CN102479809A - 用于在集成电路中形成鳍的器件和方法 - Google Patents

用于在集成电路中形成鳍的器件和方法 Download PDF

Info

Publication number
CN102479809A
CN102479809A CN2011103507279A CN201110350727A CN102479809A CN 102479809 A CN102479809 A CN 102479809A CN 2011103507279 A CN2011103507279 A CN 2011103507279A CN 201110350727 A CN201110350727 A CN 201110350727A CN 102479809 A CN102479809 A CN 102479809A
Authority
CN
China
Prior art keywords
fin
fin structure
contact
type
separator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103507279A
Other languages
English (en)
Other versions
CN102479809B (zh
Inventor
王建勋
张智胜
林以唐
谢铭峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102479809A publication Critical patent/CN102479809A/zh
Application granted granted Critical
Publication of CN102479809B publication Critical patent/CN102479809B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体FinFET器件，包括：在第一方向上形成的多个栅极线，以及两种类型的鳍结构。第一类型的鳍结构在第二方向上形成，并且第二类型的鳍结构垂直于第一类型的鳍结构。接触孔连接到一个或者多个第二类型的鳍结构。本发明还公开了一种用于在集成电路中形成鳍的器件和方法。

Description

用于在集成电路中形成鳍的器件和方法
本发明涉及以下共同转让的美国专利申请，其全部内容结合于此作为援引：于2010年11月19日提交的，标题为“Method for Forming MetrologyStructures from Fins in Integrated Circuitry”的美国专利申请No.12/949,881(代理人案号No.24061.1573)；以及于2010年11月23日提交的，标题为“Method for Adjusting Fin Width in Integrated Circuitry”的美国专利申请No.12/952,376(代理人案号No.24061.1572)。
技术领域
本发明基本上涉及半导体制造，更具体地来说，涉及集成电路器件及形成该器件的方法。
背景技术
半导体工业不断地追求着高密度、高性能、以及低成本。达到上述目标的主要方式是改变器件尺寸的大小。然而，超过100nm工艺技术节点的尺寸改变会出现许多困难，比如栅氧化层厚度、源极掺杂深度和漏极掺杂深度、以及电流密度。这些困难产生新式器件结构，从而改进了现有的金属氧化物半导体场效应晶体管(MOSFET)器件。这些新式器件结构中的一些包括多栅极MOSFET器件。鳍式场效应晶体管(FinFET)是一种多栅极器件，具有形成为垂直鳍的沟道。在垂直鳍侧面的上方并且沿着该垂直鳍侧面形成多个栅极。FinFET的沟道长度可以是一个范围，并且为栅极结构提供了较宽的工艺窗口。通常，FinFET器件包括较高纵横比的半导体鳍，其中，形成了晶体管的沟道和源极/漏极区域。FinFET中的沟道和源极/漏极区域增加的表面面积使得半导体晶体管器件更快、更可靠并且能够更好地控制。这些优点在各个类型的半导体器件中有着许多新的应用。
用于制造FinFET器件的工艺使用了苛刻的工艺控制，该工艺控制包括对接触接合(contact landing)面积的控制。例如，接触孔需要用窄垂直鳍沟道或者凸起的源极/漏极阱引出(well-pick-up)线覆盖。当水平栅极和垂直栅极在多栅极FinFET结构中共存时，用于接触接合的工艺控制甚至会变得更加困难。
这样，就需要改进FinFET集成电路的鳍结构和其他方面。
发明内容
本发明提供了一种在半导体FinFET器件中形成鳍的方法以及相应的半导体FinFET器件。在一个实施例中，一种半导体FinFET器件，包括：在第一方向上形成的多个栅极线，以及两种类型的鳍结构。第一类型的鳍结构在第二方向上形成，并且第二类型的鳍结构垂直于第一类型的鳍结构。接触孔连接到一个或者多个第二类型的鳍结构。
在另一实施例中，一种半导体FinFET器件，包括：多个栅极线；多个第一类型的第一鳍结构，与栅极线中的至少一个相交叉。该器件还包括第二类型的第二鳍结构，作为延伸部件与第一类型的第一鳍结构中的一个相偏离，但是连接到第一类型的第一鳍结构中的一个。接触孔连接到第二鳍结构的延伸部件。
在又一实施例中，一种半导体FinFET器件，包括：第一组栅极线，在第一方向上形成；第二组栅极线，在第二方向上形成，其中，第一方向和第二方向相互垂直。该器件还包括第一类型的第一鳍结构，在第二方向上与第一组栅极线相交叉；第二类型的第二鳍结构，在第一方向上与第二组栅极线相交叉；第一接触孔，连接到一个或者多个第一鳍结构或者第二鳍结构。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的数量和尺寸可以被任意增加或减少。
图1A是用于FinFET器件中的芯轴(mandrel)和隔离件阵列的横截面。图1B示出了对应于图1A的芯轴和隔离件阵列的顶视图。图1C是图1A和图1B中所示出的芯轴和隔离件阵列所形成的鳍结构阵列的顶视图。
图2A和图2B是根据本发明某些实施例的当应用结合隔离件技术时，平行芯轴和隔离件阵列的横截面图和顶视图。
图3A和图3B是由图2A和图2B中所示出的芯轴和结合隔离件阵列所形成的较宽的鳍结构的横截面图和顶视图。
图4A是具有用于FinFET器件中的L型和T型隔离件阵列的接触连接件的顶视图。图4B示出了沿着图4A中所示出的X-X’剖切线的带有L型和T型鳍阵列的接触连接件的横截面图。
图5A是当应用结合隔离件技术时用于FinFET器件的L型和T型隔离件阵列的接触连接件的顶视图，以及图5B是根据本发明的一些实施例沿着图5A中所示的Y-Y’线的具有L型和T型鳍阵列的接触连接件的横截面图。
图6示出根据本发明一些实施例的当应用结合隔离件技术时，将具有窄鳍结构的接触连接件结构和另一种具有宽鳍结构的接触连接件进行比较。
图7示出根据本发明各个实施例的当应用结合隔离件技术时，将设置在窄鳍结构上的双极结式晶体管(BJT)的发射极环和另一种设置在加宽的鳍结构的BJT的发射极环。
图8是根据本发明一个实施例的当应用结合隔离件技术时，包括垂直鳍的FinFET布局的顶视图。
图9是根据本发明另一实施例的当应用结合隔离件技术时，包括垂直设置的反U型鳍结构的FinFET布局的顶视图。
图10是根据本发明另一实施例的当应用结合隔离件技术时，包括垂直设置的矩形鳍结构的FinFET布局的顶视图。
图11是根据本发明另一实施例的当应用结合隔离件技术时，包括垂直设置的U型鳍结构的FinFET布局的顶视图。
图12是根据本发明另一实施例的当应用结合隔离件技术时，包括垂直设置的双鳍的FinFET布局的顶视图。
图13是根据本发明另一实施例的当应用结合隔离件技术时，包括用于改进接触接合的T型鳍结构的FinFET布局的顶视图。
图14是根据本发明另一实施例的当应用结合隔离件技术时，包括用于改进接触接合的T型鳍结构和突出鳍的FinFET布局的顶视图。
图15是根据本发明另一实施例的当应用结合隔离件技术时，包括用于改进接触接合的突出鳍结构的FinFET布局的顶视图。
图16是根据本发明另一些实施例的当应用结合隔离件技术时，包括在水平栅极结构上的多个鳍的双向FinFET布局的顶视图。
具体实施方式
应该理解，以下公开内容提供了许多用于实施本发明的不同特征的不同实施例或实例。以下描述组件和配置的具体实例用以简化本发明。当然，这仅仅是实例，并不是用于限制本发明。而且，在以下说明书中将第一部件形成在第二部件上或上方可以包括第一部件和第二部件被形成为直接接触的实施例，还可以包括其它附加部件形成为介于第一部件和第二部件之间，使得第一部件和第二部件可以不直接接触的实施例。为了简化和清晰，各个部件可以以不同比例任地意绘制。另外，本发明可以在不同实例中重复参考标号和/或字母。这种重复是为了简化和清晰的目的，并没有在本质上表示各个所讨论的实施例和/或配置之间的关系。所讨论的特定实施例仅仅是说明性的，并不限制本发明的范围。
鳍式场效应晶体管(FinFET)使用基本上矩形的鳍结构，该鳍结构可以通过许多种方式形成。在第一种方法中，通过在体硅上首先沉积硬掩模层，从而将基板上的体硅蚀刻为矩形鳍形状。硬掩模形成了图案，该图案覆盖在鳍的顶部。然后，蚀刻体硅，从而在由硬掩模层覆盖的区域之间形成沟槽。通过将介电材料(通常是二氧化硅)沉积到沟槽中，从而将沟槽形成为浅沟槽隔离(STI)部件。介电材料通常沉积到超出完全覆盖鳍的程度，可选地，如果没有移除硬掩模层，则沉积到超出完全覆盖鳍和硬掩模层的程度。将介电材料向下平坦化到鳍/硬掩模的顶表面，然后，将介电材料蚀刻到低于鳍的顶部的平面，从而使得鳍的一部分凸出到STI的上方。
在第二种方法中，通过沉积STI层并且在STI层中蚀刻沟槽，从而首先在体硅材料上形成STI部件。STI部件之间的沟槽的底部暴露出体硅。然后，硅在沟槽中生长，从而通过使用诸如外延工艺而形成鳍。一旦达到了期望的鳍高度，则将STI蚀刻到低于鳍的顶部的水平面，从而将鳍的部分暴露出来。体硅材料可以是硅基板或者沉积的硅，比如，在绝缘体上硅(SOI)和底层硅基板之间具有阻挡氧化物(BOX)层的SOI。
上述两种方法都使用了具有期望的鳍尺寸的光掩模工艺，通常处于或者超出了当前光刻法技术的限制。随着减小器件尺寸需求的增长，发展出了一种第一方法的变形，其中，使用加长的芯轴作为硬掩模，用来蚀刻到体硅中，在移除芯轴之后，在芯轴的两侧留下窄隔离件作为鳍。在图1A和图1B中描述了芯轴/隔离件工艺。
参考图1A-图1C，提供了半导体基板110，比如硅基板，或者氧化物基板上硅(silicon on oxide substrate)。基板包括芯轴阵列。通过光刻法和蚀刻工艺，形成芯轴121、122、123、124、和125。芯轴隔开一间距101，并且具有宽度102。然后，在芯轴121、122、123、124、和125中每个的周围都沉积共形隔离件材料，从而形成隔离件阵列。在本实施例中，由硬掩模材料制造隔离件阵列，隔离件侧壁131、132a、132b、133a、133b、134a、134b、135a、135b、和136比芯轴121、122、123、124、和125的宽度小。在本实施例中，选择芯轴阵列的间距和宽度，使得每对邻近的芯轴结构的相向的侧壁之间的距离大约等于芯轴的宽度102。由此看来，芯轴121、122、123、124、和125分别夹在隔离件侧壁131和132a、132b和133a、133b和134a、134b和135a、135b和136之间。
然后，隔离件之间的芯轴121、122、123、124、和125在随后的蚀刻工序中被移除，从而只留下了隔离件，这里称其为鳍结构。可以理解，鳍结构可以用作硬掩模，用于蚀刻下方的硅层，形成附加的鳍结构。利用芯轴/隔离件方法，鳍结构131、132a、132b、133a、133b、134a、134b、135a、135b、和136非常窄并且相互靠拢，而且可以不用困难的光刻法工艺形成。这样，鳍结构具有宽度152，间距151(图1C)，该间距151可以是芯轴间距101的一半。例如，芯轴间距从20nm变化到200nm，芯轴宽度从10nm变化到100nm，并且鳍宽度从5nm变化到180nm。垂直鳍结构为在FinFET工艺中，形成双栅极晶体管、三栅极晶体管、以及多栅极晶体管的栅极沟道的构件(building block)。
可以进一步期望形成具有不同宽度的鳍结构。例如，多个电路部件可以针对各个垂直结构使用各种横向尺寸，这样可以通过多尺寸鳍结构而获益。而且，可以期望，在上述芯轴和隔离件工艺中形成鳍结构，从而在连接线的顶面上提供相对大的接触接合面积。另外，可以期望，改进了源极和漏极结构中的阱引出，并且改进了双极结式晶体管(BJT)集成电路中的发射极效率。
下面，将论述对上述方法的变形，从而达到一个或者多个上面所列举的期望。可以进一步期望，该变形保持现有晶体管结构限度的鳍密度。而且，不期望产生新的光掩模，特别对于现有的产品。因此，可以期望，避免产生新的光掩模，并且在现有晶体管结构的限度中形成FinFET，从而不会影响其他层的布局。
现在参考图2A-图2B，提供了一种在半导体基板210(比如硅基板或者氧化物基板上硅)中制造鳍结构的方法。为了参考的目的，将这种新方法称为结合隔离件工艺。通过光刻法和蚀刻工艺，形成芯轴221、222、223、224、和225的阵列。基于对特定鳍尺寸的器件需要，将芯轴阵列设计为具有间距201和宽度202，该间距201和宽度202适于形成期望的鳍。然后，将共形隔离件材料沉积在芯轴221、222、223、224、和225周围。在本实施例中，共形隔离件阵列由硬掩模材料制成。另外，隔离件侧壁231、232a、232b、233a、233b、234a、234b、235a、235b、和236比芯轴221、222、223、224、和225的宽度小。芯轴阵列的间距和宽度可以设计为，使得每对邻近的芯轴结构的邻近的相向侧壁实际上相互接触，并且结合为一个结构。如图2B所示，芯轴221、222、223、224、和225分别夹在隔离件侧壁231和232a、232b和233a、233b和234a、234b和235a、235b和236之间。相向的侧壁232a和232b、233a和233b、234a和234b、235a和235b分别彼此非常靠近，或者分别彼此接触。
现在参考图3A-图3B，接着，隔离件之间的芯轴材料在随后的蚀刻工序中被移除，从而只留下了隔离件，现在将其称为鳍结构。鳍结构232、233、234、和235分别由邻近的隔离件232a和232b、233a和233b、234a和234b相结合形成。如图3B所示，如此形成的鳍结构232、233、234、和235具有较宽的宽度252和间距251，该间距251与芯轴间距201相同。同时，鳍结构231和236没有与其他隔离件相结合。因此，鳍结构231和236的鳍宽度不变。具有宽度252的间距251在整个工艺中，在由器件布局所允许的范围内是变化的。例如，芯轴间距可以从20nm变化到200nm，其宽度可以从10nm变化到100nm，鳍宽度252从5nm变化到180nm。较宽的垂直鳍结构可以用来形成连接器线，以用于阱引出、Fin IC电路中的接触接合、BJT发射极沟道、以及期望的较宽鳍的其他应用。
参考图4A-图4B，提供了L型隔离件和T型隔离件阵列。水平鳍401、402、403以及垂直鳍404、405、和406利用与图1A、图1B、和图1C类似的芯轴和隔离件工艺制造。根据布局中的形状，鳍404是L型鳍，鳍405和406是T型鳍。接触件421和422分别覆盖在鳍404和鳍406上。鳍404和鳍406中的每个都形成接触接合表面421a和422a，如图4B所示。鳍401、402、和403的横向尺寸为FinFET形成栅极沟道，因此，鳍401、鳍402、和鳍403是合适的，并且不需要任何改变。然而，连接线鳍404和406的横向尺寸对于形成良好的接触接合来说太窄。
参考图5A-图5B，提供了另一种L型隔离件和T型隔离件阵列。利用结合隔离件工艺制成水平鳍501、502、503和垂直鳍504和505。根据其在布局中的形状，鳍504是L型鳍，鳍505是T型鳍。接触件521和522分别覆盖在鳍504和505上。如图5B中所示，鳍504和505是形成了接触接合表面521a和522a的线。将图5A中的构件550放大，以示出在接触件521覆盖在顶部上之前，具有一对邻近的芯轴551和552以及其结合的侧壁504a和504b的中间状态布局。图5B示出了沿着图5A中的Y-Y’剖切虚线，具有L型隔离件和T型隔离件阵列的接触连接件的横截面图。鳍501、502、和503保持较窄的横向尺寸，以形成FinFET的栅极沟道。连接线鳍504和505的横向尺寸是单个鳍504a和504b的两倍，从而改进了到521a和522a的接触接合面积。
参考图6，示出了具有窄鳍结构的接触连接结构600，以及具有较宽的鳍结构的接触连接结构650。如上所述，鳍结构可以利用结合隔离件技术形成。较窄的鳍结构601形成了与接触件610、611、612、613、和614的连接件，其中，接触接合通过鳍线601的横向宽度而被限制。然而，接触连接结构650具有较宽的鳍结构651，从而为接触件660、661、662、663、和664提供接触接合面积。图6中的构件651示出了当接触件660、661、662、663、和664覆盖到线651的顶表面上之前，具有一对邻近的芯轴655和656及其结合隔离件651a和651b的中间状态布局。因此，连接线鳍651的横向尺寸比单个鳍651a和651b得到了加宽，从而形成了改进的接触接合。
图7比较了根据上述两种方法所形成的双极结式晶体管(BJT)的不同的发射极环布局。双极结式晶体管是集电极-基极-发射极三端晶体管，由于不同电荷浓度的两个区域的结之间的电荷载流子的双向扩散而具有电荷流。
由图1中的方法所形成的布局700示出了由四个窄鳍结构侧710、711、712、和713所形成的发射极环。没有示出形成在发射极环上的其他晶体管部件。将BJT发射极重掺杂，以提高发射极注入的效率。为了获得较高的电流增益，注入到发射极-基极结的绝大多数载流子都来自发射极。因此，随着鳍尺寸不断减小，集成BJT电路中的发射极注入电流720、721、722、和723可能会被较窄的发射极鳍710、711、712、和713限制。
在通过结合隔离件工艺所形成的布局750中，由于加宽了发射极鳍760、761、762、和763，因此，集成BJT电路中的发射极注入电流770、771、772、和773大大增加。利用上面所述的结合隔离件技术，形成了较宽的鳍760、761、762和763。由于发射极鳍较宽，因此，布局750中的BJT发射极的效率得到了改进。
图8示出了根据本发明一个实施例的当应用结合隔离件技术时，包括垂直鳍的FinFET布局的顶视图。布局800包括一组垂直栅极811、812、813、814、815、816、817、818、和819，连接到一个垂直栅极811的一组水平鳍821、822、823、和824，连接到其他垂直栅极813、814、815、816、817、和818的另一组水平鳍825、826、827、828。布局800还包括单鳍沟道接触件854、856、857以及双鳍沟道接触件851、852、853、855、和858。单个鳍沟道接触件接合在一个鳍沟道(或者一个鳍线)上，例如，接触件854集中在鳍线825，接触件856和857集中在鳍沟道828，应用比如图6中的附图650所示的阱引出线上的接触接合，其中，在结合隔离件工艺之后，接触接合面积是较宽鳍沟道825和828的两倍。双鳍沟道接触件通过分别将接触件的一侧接合到一个鳍，从而与邻近的鳍相连接。例如，双鳍接触件851和852连接鳍821、822、和823，双鳍接触件853、855、和858以类似于菊花链的方式连接鳍825、826、827、和828。当工艺窗口通常被覆盖和CD控制的工艺误差限制时，由结合隔离件工艺形成的较宽鳍大大增加了单鳍沟道接触件和双鳍沟道接触件的工艺窗口。
另外，布局800包括由垂直鳍部分830和水平鳍部分831形成的L型鳍，以及接合到垂直鳍部分830上的单个鳍沟道接触件850。作为结合隔离件工艺所带来的优点，这种接触接合还具有较大的覆盖面积，在其下具有较宽的鳍830。
布局800还包括分别覆盖垂直栅极812、815、和816的栅极接触件861、862、和863。
图9示出了根据本发明另一实施例的当应用结合隔离件技术时，包括垂直设置的反U型鳍结构的FinFET布局的顶视图。布局900包括一组垂直栅极、连接到垂直栅极的一组水平鳍、单鳍沟道接触件、双鳍沟道接触件、以及栅极接触件，与图8类似。图9还包括由两个垂直鳍部分930和931、水平桥接鳍部分934形成的U型鳍结构、以及两个水平鳍腿932和933，其中，水平桥接鳍部分934将垂直鳍930和931桥接在一起。U型鳍结构通过两个水平鳍腿932和933，连接到邻近的垂直栅极线913和914。在移除芯轴材料之后，诸如934的桥接鳍通常从附近的芯轴材料的顶端和底端隔离件部件留了下来。在一些工艺中，移除了相邻的延长鳍之间的桥接鳍。诸如934的桥接鳍既可以形成隔离件结合，也可以不形成隔离件结合。
参考图9，三鳍沟道接触件950通过分别将其每侧接合到每个鳍上，从而连接到邻近的三个鳍930、931、和934。在这种情况下，由结合隔离件工艺形成的较宽的鳍大大增加了接触接合面积，从而增加了三鳍接触件950的工艺窗口。
图10示出了根据本发明另一实施例的当应用结合隔离件技术时，包括垂直设置的矩形鳍结构的FinFET布局的顶视图。布局1000包括一组垂直栅极、连接到垂直栅极的一组水平鳍、单鳍沟道接触件、双鳍沟道接触件、以及栅极接触件，与图8和图9类似。另外，布局1000还包括矩形鳍结构，由两个垂直鳍部分1030和1031、两个桥接鳍1032和1033、以及三鳍沟道接触件1050形成，其中，该三鳍沟道接触件1050通过分别将其每侧接合到每个鳍上，从而连接到邻近的三个鳍1030、1031、和1033。在这种情况下，由结合隔离件工艺所形成的较宽的鳍还大大增加了接触接合面积，从而增加了三鳍接触件1050的工艺窗口。
图11示出了根据本发明另一实施例的当应用结合隔离件技术时，包括垂直设置的U型鳍结构的FinFET布局的顶视图。布局1100包括一组垂直栅极、连接到垂直栅极的一组水平鳍、单鳍沟道接触件、双鳍沟道接触件、以及栅极接触件，与图8、图9、和图10类似。另外，布局1100还包括U型鳍结构，由两个垂直鳍部分1130和1131、一个桥接鳍1132、以及双鳍沟道接触件1150形成，其中，该双鳍沟道接触件1150通过分别将其每侧接合到每个鳍上，从而连接到邻近的两个鳍1130、和1131。在这种情况下，由结合隔离件工艺所形成的较宽的鳍还大大增加了双鳍接触件1150的接合面积。
图12示出了根据本发明另一实施例的当应用结合隔离件技术时，包括垂直设置的鳍的FinFET布局的顶视图。布局1200包括一组垂直栅极、连接到垂直栅极的一组水平鳍、单鳍沟道接触件、双鳍沟道接触件、以及栅极接触件，与图8、图9、图10、和图11类似。另外，布局1200还包括一对垂直鳍1230和1231，从垂直鳍1232和1233在垂直于垂直鳍1232和1233的方向上延伸。结果，经由邻近的两个鳍1230和1231，通过分别将接触件1250的每侧接合到每个鳍上，双鳍沟道接触件1250连接到水平鳍1232。在该布局中，由结合隔离件工艺形成的较宽的鳍大大增加了双鳍接触件1250的接合面积。
图13示出了根据本发明另一实施例的当应用结合隔离件技术时，包括用于改进该接触接合的T型鳍结构的FinFET布局的顶视图。布局1300包括一组垂直栅极、连接到垂直栅极的一组水平鳍、单鳍沟道接触件、以及栅极接触件。另外，布局1300还包括一对短垂直鳍1330和1331、桥接鳍1334、以及三鳍沟道接触件1350，其中，该短垂直鳍1330和1331从水平鳍1332和1333沿着垂直于水平鳍1332和1333的方向上延伸。三鳍沟道接触件1350集中在桥接鳍1334上，还通过分别将接触件1350的每侧都接合到每个鳍上，从而连接到邻近的两个垂直鳍1330和1331。在这种布局中，由结合隔离件工艺形成的较宽的鳍还大大增加了三鳍接触件1350的接合面积。
图14示出了根据本发明的另一实施例的当应用结合隔离件技术时，包括用于改进该接触接合的T型鳍结构和突出鳍结构的FinFET布局的顶视图。图14具有图13中的所有元件。另外，布局1400还包括与水平鳍1433相连接的突出鳍1434。突出鳍1434是与鳍线1433衔接且略微偏置的结构。突出鳍结构的目的是为了将接触件1451的位置从较低的鳍线1435向上移动。如果突出鳍1434不与接触件1451偏置，则在线间距较小时，较低的鳍线1435可能会与接触件1451发生短路。
图15示出了根据本发明另一实施例的当应用结合隔离件技术时，包括用于改进接触接合的突出鳍结构的FinFET布局的顶视图。布局1500包括突出鳍1531，该突出鳍1531略微偏离水平鳍1530，但是仍连接到水平鳍1530。鳍1531连接到接触件1550的顶侧上，但是接触件1550并不连接到邻近的较低鳍线1535。与图14类似，如果突出鳍1531不与接触件1550偏置，则在线间距较小时，较低的鳍线1535可能会与接触件1550发生短路。
图16示出了根据本发明另一实施例的当应用结合隔离件技术时，包括在水平栅极结构上的多个鳍的双向FinFET布局的顶视图。布局1600包括一组垂直栅极、连接到垂直栅极的一组水平鳍、单鳍沟道接触件、双鳍沟道接触件、以及栅极接触件，与上述附图类似。布局1600还包括水平栅极1618、与水平栅极1618相交叉的一对垂直鳍1630和1631、以及双鳍沟道接触件1650。接触件1650通过分别将其每侧都接合到每个鳍上，从而连接到邻近的两个鳍1630和1631。在这种布局中，由结合隔离件工艺形成的较宽的鳍还增加了接触接合面积，因此，放大了栅极线附近的双鳍接触件1650的工艺窗口。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。

Claims (10)

1.一种半导体FinFET器件，包括：
多个栅极线，在第一方向上形成；
第一类型的鳍结构，在第二方向上形成；
第二类型的鳍结构，垂直于所述第一类型的鳍结构；以及
接触孔，连接到一个或者多个所述第二类型的鳍结构。
2.根据权利要求1所述的半导体FinFET器件，其中，所述第一类型的鳍结构由结合隔离件工艺形成；
所述第二类型的鳍结构由结合隔离件工艺形成，
其中，所述第一方向垂直于所述第二方向。
3.根据权利要求1所述的半导体FinFET器件，其中，所述第一类型的鳍结构的横向宽度在从5nm到180nm的范围内；以及
所述第二类型的鳍结构的横向宽度在从5nm到180nm的范围内。
4.一种半导体FinFET器件，包括：
多个栅极线；
多个第一类型的第一鳍结构，与所述栅极线中的至少一个相交叉；
第二类型的第二鳍结构，作为突出部件与所述第一类型的第一鳍结构中的一个相偏离并与其相连接；以及
接触孔，连接到所述第二鳍结构的所述突出部件。
5.根据权利要求4所述的半导体FinFET器件，其中，所述第一鳍结构由结合隔离件工艺形成；
所述第二鳍结构由结合隔离件工艺形成，
其中，所述第二鳍结构的所述突出部件的横向宽度在从5nm到180nm的范围内。
6.一种半导体FinFET器件，包括：
第一组栅极线，在第一方向上形成；
第二组栅极线，在第二方向上形成，其中，所述第一方向和所述第二方向相互垂直；
第一类型的第一鳍结构，在所述第二方向上与所述第一组栅极线相交叉；
第二类型的第二鳍结构，在所述第一方向上与所述第二组栅极线相交叉；以及
第一接触孔，连接到一个或者多个所述第一鳍结构或者所述第二鳍结构。
7.根据权利要求6所述的半导体FinFET器件，其中，所述第一鳍结构由结合隔离件工艺形成；以及
所述第二鳍结构由结合隔离件工艺形成。
8.根据权利要求6所述的半导体FinFET器件，其中，所述第一鳍结构的横向宽度在5nm到180nm的范围内；以及
所述第二鳍结构的横向宽度在5nm到180nm的范围内。
9.根据权利要求6所述的半导体FinFET器件，进一步包括：第三类型的第三鳍结构，其中，所述第三鳍结构作为突出部件与所述第一鳍结构之一相偏离并与其相连接，并且第二接触孔连接到所述第三鳍结构的所述突出部件。
10.根据权利要求6所述的半导体FinFET器件，进一步包括：第四类型的第四鳍结构，其中，所述第四鳍结构作为突出部件与所述第二鳍结构之一相偏离并与其相连接，并且，第四接触孔连接到所述第四鳍结构的所述突出部件。
CN201110350727.9A 2010-11-23 2011-11-08 用于在集成电路中形成鳍的器件和方法 Active CN102479809B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/953,148 US8525267B2 (en) 2010-11-23 2010-11-23 Device and method for forming Fins in integrated circuitry
US12/953,148 2010-11-23

Publications (2)

Publication Number Publication Date
CN102479809A true CN102479809A (zh) 2012-05-30
CN102479809B CN102479809B (zh) 2017-03-01

Family

ID=46063547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110350727.9A Active CN102479809B (zh) 2010-11-23 2011-11-08 用于在集成电路中形成鳍的器件和方法

Country Status (2)

Country Link
US (1) US8525267B2 (zh)
CN (1) CN102479809B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8357569B2 (en) 2009-09-29 2013-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating finfet device
US8110466B2 (en) 2009-10-27 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cross OD FinFET patterning
US8415718B2 (en) 2009-10-30 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming epi film in substrate trench
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8942030B2 (en) 2010-06-25 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for SRAM cell circuit
US8796759B2 (en) 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US9130058B2 (en) 2010-07-26 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Forming crown active regions for FinFETs
US8367498B2 (en) 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8633076B2 (en) 2010-11-23 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for adjusting fin width in integrated circuitry
US9472550B2 (en) 2010-11-23 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Adjusted fin width in integrated circuitry
US8796124B2 (en) 2011-10-25 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Doping method in 3D semiconductor device
US8693235B2 (en) 2011-12-06 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for finFET SRAM arrays in integrated circuits
US8889561B2 (en) * 2012-12-10 2014-11-18 Globalfoundries Inc. Double sidewall image transfer process
US9000483B2 (en) 2013-05-16 2015-04-07 United Microelectronics Corp. Semiconductor device with fin structure and fabrication method thereof
US9257427B2 (en) 2013-07-15 2016-02-09 Globalfoundries Inc. Merged tapered finFET
US9177797B2 (en) * 2013-12-04 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography using high selectivity spacers for pitch reduction
US9691763B2 (en) * 2013-12-27 2017-06-27 International Business Machines Corporation Multi-gate FinFET semiconductor device with flexible design width
US9190466B2 (en) 2013-12-27 2015-11-17 International Business Machines Corporation Independent gate vertical FinFET structure
US9177951B2 (en) * 2014-01-06 2015-11-03 Globalfoundries Inc. Three-dimensional electrostatic discharge semiconductor device
US9281192B2 (en) 2014-03-13 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMP-friendly coatings for planar recessing or removing of variable-height layers
US9236446B2 (en) 2014-03-13 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Barc-assisted process for planar recessing or removing of variable-height layers
US9893191B2 (en) * 2014-08-20 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET transistor with u-shaped channel
US9305845B2 (en) 2014-09-04 2016-04-05 International Business Machines Corporation Self-aligned quadruple patterning process
JP6711642B2 (ja) 2015-02-25 2020-06-17 株式会社半導体エネルギー研究所 半導体装置
US9425213B1 (en) * 2015-06-30 2016-08-23 Stmicroelectronics, Inc. Stacked short and long channel FinFETs
US10121879B2 (en) 2015-09-28 2018-11-06 International Business Machines Corporation Forming odd number of fins by sidewall imaging transfer
US9882028B2 (en) * 2016-06-29 2018-01-30 International Business Machines Corporation Pitch split patterning for semiconductor devices
TWI713219B (zh) 2017-04-24 2020-12-11 聯華電子股份有限公司 半導體元件及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664582B2 (en) * 2002-04-12 2003-12-16 International Business Machines Corporation Fin memory cell and method of fabrication
CN1503368A (zh) * 2002-11-26 2004-06-09 ̨������·����ɷ����޹�˾ 具有多重栅极晶体管的静态随机存取存储单元及其制造方法
US20100237436A1 (en) * 2009-03-23 2010-09-23 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6706571B1 (en) 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
KR100513405B1 (ko) 2003-12-16 2005-09-09 삼성전자주식회사 핀 트랜지스터의 형성 방법
US7244640B2 (en) 2004-10-19 2007-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a body contact in a Finfet structure and a device including the same
US7247887B2 (en) 2005-07-01 2007-07-24 Synopsys, Inc. Segmented channel MOS transistor
US7265008B2 (en) 2005-07-01 2007-09-04 Synopsys, Inc. Method of IC production using corrugated substrate
US7605449B2 (en) 2005-07-01 2009-10-20 Synopsys, Inc. Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material
US7807523B2 (en) 2005-07-01 2010-10-05 Synopsys, Inc. Sequential selective epitaxial growth
US7190050B2 (en) 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US8466490B2 (en) 2005-07-01 2013-06-18 Synopsys, Inc. Enhanced segmented channel MOS transistor with multi layer regions
US7508031B2 (en) 2005-07-01 2009-03-24 Synopsys, Inc. Enhanced segmented channel MOS transistor with narrowed base regions
US20080121948A1 (en) * 2006-08-16 2008-05-29 International Business Machines Corporation FINFET drive strength de-quantization using multiple orientation fins
US7898037B2 (en) 2007-04-18 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Contact scheme for MOSFETs
US7939862B2 (en) 2007-05-30 2011-05-10 Synopsys, Inc. Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers
US8883597B2 (en) 2007-07-31 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
US7687859B2 (en) * 2007-09-07 2010-03-30 Infineon Technologies Ag Electronic circuit and method of manufacturing an electronic circuit
US8283231B2 (en) 2008-06-11 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. finFET drive strength modification
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US8153493B2 (en) 2008-08-28 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET process compatible native transistor
US7862962B2 (en) 2009-01-20 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout design
US7989355B2 (en) 2009-02-12 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pitch halving
US8053299B2 (en) 2009-04-17 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664582B2 (en) * 2002-04-12 2003-12-16 International Business Machines Corporation Fin memory cell and method of fabrication
CN1503368A (zh) * 2002-11-26 2004-06-09 ̨������·����ɷ����޹�˾ 具有多重栅极晶体管的静态随机存取存储单元及其制造方法
US20100237436A1 (en) * 2009-03-23 2010-09-23 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US20120126326A1 (en) 2012-05-24
US8525267B2 (en) 2013-09-03
CN102479809B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
CN102479809A (zh) 用于在集成电路中形成鳍的器件和方法
CN102479754B (zh) 调节集成电路中鳍片宽度的方法
CN103187438B (zh) 鳍式bjt
US10699941B2 (en) MOSFETs with channels on nothing and methods for forming the same
US9647066B2 (en) Dummy FinFET structure and method of making same
KR101633182B1 (ko) 소스 및 드레인을 위한 지지 구조물들을 갖춘 나노와이어 ｍｏｓｆｅｔ 및 그 제조방법
CN103227197B (zh) 场效应晶体管和形成晶体管的方法
CN104517857A (zh) 包括鳍形场效应晶体管的集成电路器件及其形成方法
CN103545372A (zh) 具有沟槽场板的FinFET
US8350269B2 (en) Semiconductor-on-insulator (SOI) structure and method of forming the SOI structure using a bulk semiconductor starting wafer
TWI644364B (zh) 鰭式場效電晶體半導體元件及形成其的方法
CN103811344A (zh) 半导体器件及其制造方法
US10497810B2 (en) Method for fabricating semiconductor device
US9257327B2 (en) Methods of forming a Field Effect Transistor, including forming a region providing enhanced oxidation
TWI487112B (zh) 半導體裝置及其製造方法
US9472550B2 (en) Adjusted fin width in integrated circuitry
CN102412272B (zh) BiCMOS工艺中的垂直寄生型PNP器件
CN104716173B (zh) 一种半导体器件及其制造方法
US10720449B2 (en) Semiconductor and method of manufacturing the same
CN108493249A (zh) Soi嵌入式三栅极晶体管及其制造方法
US20240313071A1 (en) Semiconductor devices
KR102626334B1 (ko) 반도체 장치 및 이의 제조 방법
US7667300B2 (en) Semiconductor device including gate stack formed on inclined surface and method of fabricating the same
US20050189617A1 (en) Bipolar transistor having multiple interceptors
KR19980067670A (ko) 더블 게이트 트랜지스터 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant