CN102479750A - 一种化学机械平坦化的方法 - Google Patents

Abstract

本发明公开了一种化学机械平坦化的方法，所述方法包括：提供半导体晶片，所述晶片包括衬底、形成于所述衬底上的第一介质层以及形成于第一介质层内的互连结构；在所述第一介质层内形成沟槽，所述沟槽与所述互连结构相接；在所述沟槽与第一介质层上形成导电层，所述导电层与所述互连结构电连接；在所述导电层上形成开口，所述开口的底部高于所述导电层的底部；在所述导电层上形成第二介质层；对所述晶片进行化学机械研磨，至所述第一介质层露出。所述方法释放了导电层的应力，从而减小了由于导电层的应力导致晶片的弯曲，进而减小由于晶片弯曲导致晶片的不平整，提高晶片平整度。

Description

一种化学机械平坦化的方法

技术领域

本发明通常涉及集成电路制造工艺，具体来说，涉及集成电路制造工艺中的化学机械平坦化的方法。

背景技术

化学机械平坦化(CMP)是一种表面全局平坦化技术，通过晶片和一个抛光头之间的相对运动来平坦化晶片表面。由于CMP能精确并均匀地把晶片表面抛光为需要的厚度和平坦度，已经成为最广泛采用的技术，在集成电路制造工艺中，用来抛光多层金属化互连结构中的介质和金属层。但在CMP之前，需要在晶片上沉积金属或介质材料的薄膜，而沉积的薄膜通常都有应力，该应力会使晶片弯曲，并导致CMP工艺后晶片的不平坦，而严重的不平坦会导致器件的短路或开路，影响产品的合格率。

因此，需要提出一种能够有效释放金属材料应力并提高晶片平坦度的方法。

发明内容

为了解决上述问题，本发明提供了一种化学机械平坦化的方法，所述方法包括：提供半导体晶片，所述晶片包括衬底、形成于所述衬底上的第一介质层以及形成于第一介质层内的互连结构；在所述第一介质层内形成沟槽，所述沟槽与所述互连结构相接；在所述沟槽及第一介质层上形成导电层，所述导电层与所述互连结构电连接；在所述导电层上形成开口，所述开口的底部高于所述导电层的底部；在所述导电层上形成第二介质层；对所述晶片进行化学机械研磨，至所述第一介质层露出。

通过采用本发明所述的方法，在沉积了导电层后，通过在导电层内形成开口，从而释放导电层的应力，而后填充应力较小的第二介质层，从而减小由于导电层的应力导致晶片的弯曲，进而减小由于晶片弯曲导致晶片的不平整，提高晶片平整度。

附图说明

图1示出了根据本发明的实施例的化学机械平坦化方法的流程图；

图2-8示出了根据本发明实施例的一种CMP的方法各个制造阶段的示意图。

具体实施方式

本发明通常涉及制造半导体器件的方法。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

参考图1，图1示出了根据本发明的实施例的化学机械平坦化方法的流程图。在步骤S101，提供半导体晶片，所述晶片包括衬底、形成于所述衬底上的第一介质层以及形成于第一介质层内的互连结构。本发明较佳的实施例是应用在半导体金属互连结构平坦化中，如图2所示，为应用在形成通孔的金属平坦化中，在此实施例中，在此步骤中，可以包括提供半导体衬底200、形成半导体器件(图中未示出)、形成第一介质层220以及形成互连结构210，所述互连结构210可以包括通孔及金属连线。所述半导体衬底200包括硅衬底(例如晶片)，还可以包括其他基本半导体或化合物半导体，例如Ge、SiGe、GaAs、InP或Si:C等。根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，所述半导体衬底200可以包括各种掺杂配置。此外，可选地，所述半导体衬底200可以包括外延层，也可以包括绝缘体上硅(SOI)结构，还可以具有应力以增强性能。所述器件结构可以包括晶体管、二极管或其他半导体组件、以及部分金属互连结构等。在其他实施例中，还可以是单镶嵌工艺形成导电连线的平坦化中，还可以是双镶嵌工艺形成金属互连结构的平坦化中，此处仅是示例，本发明并不限于此。

在步骤S102，在所述第一介质层内形成沟槽，所述沟槽与所述互连结构相接。参考图2，在本实施例中，利用刻蚀技术，在所述互连结构210上的第一介质层220内形成通孔槽230。在其他实施例中，还可以形成金属连线槽或者通孔及金属连线一体槽。

在步骤S103，在所述沟槽及第一介质层上形成导电层，所述导电层与所述互连结构电连接。参考图3，可以在所述晶片上依次形成衬垫层232-1和金属层232-2，从而形成了包括衬垫层232-1和金属232-2的导电层232，所述衬垫层232-1可以包括：TaN、TiN、Ta、Ti、TiSiN、TaSiN、TiW、WN或Ru，或其组合，起到防止金属层扩散至其他层内。所述金属层232-2可以包括：W、Ti、TiN、Cu，或其组合。所述导电层的厚度为大约20-1000nm，可以通过CVD、溅射、电镀或其他合适的方法来形成。

在步骤S103，在所述导电层上形成开口，所述开口的底部高于所述导电层的底部，并填充所述开口，在所述导电层上形成第二介质层。具体来说，在本发明所示实施例中，首先，如图4所示，在所述导电层232上形成具有多个沟槽的光致抗蚀剂层234。而后，如图5所示，刻蚀所述导电层232，在所述导电层232内形成开口235，所述开口235不暴露导电层232之下的第一介质层220，优选地，所述开口235的底部距离所述导电层底面的高度为10-200nm，接着去除光致抗蚀剂层234(图未示出)，优选地，参考图5，所述开口235形成于第一介质层220之上的导电层232内，所述第一介质层220之上的导电层232相对于通孔230内的导电层232具有更平坦的表面，以在相对平坦的导电层232内形成开口。而后，如图6所示，在所述开口235及导电层232上形成第二介质层236，相对于导电层232，所述第二介质层236具有更小的应力，例如光敏刻蚀剂或聚合物。在本发明实施例中，所述开口释放了导电层232的部分应力。

在步骤S105，对所述晶片进行化学机械研磨，至所述第一介质层露出。如图7所示，利用化学机械研磨的方法去除第二介质层236以及第一介质层220上的导电层232，至所述第一介质层220露出，使通孔238上表面与第一介质层上表面大致相平(二者的高度差在工艺误差允许的范围内)，从而实现所述晶片的平坦化。

而后，可以根据需要，完成后续加工步骤，例如，如图8所示，在通孔238上形成另一金属层240以及形成另一层间介质层250，此处仅为示例，本发明对此不做任何限制。

以上对本发明实施例的化学机械平坦化方法进行了详细的描述，本发明所述的方法，是在沉积了导电层后，通过在导电层内形成开口，从而释放导电层的应力，在填充应力较小的材料第二介质层后，进行化学机械平坦化，这种方法减小了由于导电层的应力导致晶片的弯曲，进而减小由于晶片弯曲导致晶片的不平整，提高晶片平整度。

虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。

此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (8)

1.一种化学机械平坦化的方法，所述方法包括：

提供半导体晶片，所述晶片包括衬底、形成于所述衬底上的第一介质层以及形成于第一介质层内的互连结构；

在所述第一介质层内形成沟槽，所述沟槽与所述互连结构相接；

在所述沟槽及第一介质层上形成导电层，所述导电层与所述互连结构电连接；

在所述导电层上形成开口，所述开口的底部高于所述导电层的底部；

在所述导电层上形成第二介质层；

对所述晶片进行化学机械研磨，至所述第一介质层露出。

2.根据权利要求1所述的方法，其中所述导电层的厚度为20-1000nm。

3.根据权利要求1所述的方法，其中所述开口的底部距离所述导电层底面的高度为10-200nm。

4.根据权利要求1所述的方法，其中所述第二介质层的材料包括光敏刻蚀剂或聚合物。

5.根据权利要求1所述的方法，其中所述沟槽包括通孔槽和/或导电连线槽。

6.根据权利要求1至5中任一项所述的方法，所述导电层包括衬垫层和金属层。

7.根据权利要求6所述的方法，其中所述金属层包括：W、Ti、、TiAl、Cu，或其组合。

8.根据权利要求6所述的方法，其中所述衬垫层包括：TaN、TiN、Ta、Ti、TiSiN、TaSiN、TiW、WN或Ru，或其组合。

Images