CN102474253A - 传输门电路及利用了该传输门电路的功率合成电路、功率放大电路、发送装置及通信装置 - Google Patents

传输门电路及利用了该传输门电路的功率合成电路、功率放大电路、发送装置及通信装置 Download PDF

Info

Publication number
CN102474253A
CN102474253A CN2010800310313A CN201080031031A CN102474253A CN 102474253 A CN102474253 A CN 102474253A CN 2010800310313 A CN2010800310313 A CN 2010800310313A CN 201080031031 A CN201080031031 A CN 201080031031A CN 102474253 A CN102474253 A CN 102474253A
Authority
CN
China
Prior art keywords
terminal
transistor
circuit
signal
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800310313A
Other languages
English (en)
Inventor
长山昭
福冈泰彦
五十岚贞男
矶山伸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN102474253A publication Critical patent/CN102474253A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30078—A resistor being added in the pull stage of the SEPP amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30114—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the push transistor circuit comprising one or more capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种降低了输出波形紊乱的传输门电路以及利用了该传输门电路的功率合成电路以及利用了该功率合成电路的传输门电路的发送装置及通信装置。本发明的传输门电路具备：输出端子(3、4)；漏极与输出端子(3)连接的晶体管(5)；漏极与输出端子(4)连接的晶体管(6)；漏极与输出端子(3)连接且源极与接地电位连接的晶体管(7、8)；漏极与输出端子4连接且源极与接地电位连接的晶体管(9、10)，其中，对晶体管(5、6)的源极输入第1、第2输入信号，对晶体管(5)的栅极输入与第2输入信号同相的信号且对晶体管(6)的栅极输入与第1输入信号同相的信号，而且，对晶体管(7、9)的栅极输入与第2输入信号反相的信号，对晶体管(8、10)的栅极输入与第1输入信号反相的信号。

Description

传输门电路及利用了该传输门电路的功率合成电路、功率放大电路、发送装置及通信装置
技术领域
本发明涉及一种降低输出波形紊乱的传输门电路以及利用了该传输门电路的功率合成电路、功率放大电路、发送装置以及通信装置。
背景技术
现有的数字电路等中已知有：通过对晶体管的栅极端子施加的电压来导通-截止(ON-OFF)晶体管的源极端子与漏极端子之间的通路，作为开关电路而发挥功能的传输门电路(例如，参照非专利文献1)。
现有技术文献
专利文献
非专利文献1：電子デバイス〔I〕初版，昭晃堂，1979年，P172～P173(电子设备〔I〕初版，昭晃堂，1979年，P172～P173)
发明所要解决的课题
但是，在上述现有传输门电路中存在问题，即存在以下情况：起因于栅极端子和源极端子、漏极端子之间的寄生电容等，将产生栅极端子的电压为低电平(基准值以下)时晶体管为截止状态但输出电压不成为0的时域，导致输出波形紊乱。
由此，在将这样的传输门电路用在功率合成电路或功率放大器中的情况下，将出现功耗増大且合成效率或功率附加效率恶化的不妥当情形，并且，在将其用在发送装置或通信装置中的情况下，将出现功耗増大的不妥当情形。
发明内容
本发明是鉴于这样的现有技术中的问题点而提出的，其目的在于提供一种降低了输出波形紊乱的传输门电路以及利用了该传输门电路的功率合成电路、功率放大电路、发送装置以及通信装置。
解决课题的手段
本发明的第1传输门电路的特征在于，具备：第1输出端子以及第2输出端子；第1晶体管，其漏极端子与所述第1输出端子连接；第2晶体管，其漏极端子与所述第2输出端子连接；以及第3晶体管以及第4晶体管，其各自的漏极端子与所述第1输出端子连接且各自的源极端子与接地电位连接，其中，对所述第1晶体管的源极端子输入第1输入信号且对所述第2晶体管的源极端子输入第2输入信号，对所述第1晶体管的栅极端子输入与所述第2输入信号同相的信号且对所述第2晶体管的栅极端子输入与所述第1输入信号同相的信号，对所述第3晶体管的栅极端子输入与所述第2输入信号反相的信号且对所述第4晶体管的栅极端子输入与所述第1输入信号反相的信号。
另外，本发明的第2传输门电路的特征在于：在本发明的第1传输门电路中，还具备第5晶体管以及第6晶体管，该第5晶体管以及第6晶体管各自的漏极端子与所述第2输出端子连接且各自的源极端子与接地电位连接，其中，对所述第6晶体管的栅极端子输入与所述第2输入信号反相的信号且对所述第5晶体管的栅极端子输入与所述第1输入信号反相的信号。
另外，本发明的第3传输门电路的特征在于，在本发明的第1传输门电路中，还具备：第7晶体管，其漏极端子与栅极端子连接且漏极端子经由第1电阻器与电源电位连接，源极端子经由第2电阻器与接地电位连接；以及第8晶体管，其漏极端子与栅极端子连接且漏极端子经由第3电阻器与电源电位连接，源极端子经由第4电阻器与接地电位连接，其中，所述第7晶体管的所述栅极端子与所述第1晶体管的所述栅极端子连接且所述第2晶体管的所述源极端子与所述第1晶体管的所述栅极端子经由第1电容器而连接，所述第8晶体管的所述栅极端子与所述第2晶体管的所述栅极端子连接且所述第1晶体管的所述源极端子与所述第2晶体管的所述栅极端子经由第2电容器而连接。
本发明的第1功率合成电路的特征在于具备：本发明的第1传输门电路；第9晶体管，其栅极端子与所述传输门电路的所述第1输出端子连接且源极端子与接地电位连接；第1低通滤波电路，其一端与所述第9晶体管的漏极端子连接且另一端与电源电位连接；以及输出匹配电路，其一端与所述第9晶体管的漏极端子连接且另一端与第3输出端子连接。
本发明的第2功率合成电路的特征在于具备：本发明的第2传输门电路；第9晶体管，其栅极端子与所述传输门电路的所述第1输出端子连接且源极端子与接地电位连接；第10晶体管，其栅极端子与所述传输门电路的所述第2输出端子连接且源极端子与接地电位连接；第1低通滤波电路，其一端与所述第9晶体管的漏极端子连接且另一端与电源电位连接；第2低通滤波电路，其一端与所述第10晶体管的漏极端子连接且另一端与电源电位连接；以及输出匹配电路，其一端与所述第9晶体管的漏极端子及所述第10晶体管的漏极端子连接且另一端与第3输出端子连接。
本发明的功率放大电路的特征在于具备：上述构成的功率合成电路；以及恒包络线信号生成电路，其将具有包络线变动的输入信号变换为第1恒包络线信号以及第2恒包络线信号并作为所述第1输入信号以及所述第2输入信号进行输出。
本发明的发送装置的特征在于：发送电路经由上述构成的功率放大电路与天线进行连接。
本发明的通信装置的特征在于：发送电路及接收电路均与天线连接，并且，在所述发送电路与所述天线之间插入上述构成的功率放大电路。
另外，本说明书中的“反相的信号”意味着：电压为高电平(基准值以上)的状态与低电平(基准值以下)的状态相对于原始信号发生反转后的信号，在为正弦波等的情况下，将振幅的中心设为基准值。由此，相对于原始正弦波的信号，高电平的状态与低电平的状态进行反转的矩形波的信号也包含在“反相的信号”的范围内。
发明效果
本发明的第1传输门电路中，第2输入信号的电压为高电平(比基准值高的电压的状态)时第1晶体管成为导通状态，漏极端子与源极端子导通，第1输入信号的电压为高电平时第2晶体管成为导通状态，漏极端子与源极端子导通，所以，能够作为在第2输入信号的电压为高电平时从第1输出端子输出第1输入信号并且在第1输入信号的电压为高电平时从第2输出端子输出第2输入信号的传输门电路而发挥功能。
另外，根据本发明的第1传输门电路，第1输入信号以及第2输入信号中至少一方为低电平(比基准值低的电压)时，第3晶体管以及第4晶体管中至少一方成为导通状态，所以，能够使第1输出端子与接地电位连接。由此，从第1输出端子输出的信号中，能够使第1输入信号以及第2输入信号中至少一方为低电平时的电压大致为0。
根据本发明的第2传输门电路，第1输入信号以及第2输入信号中至少一方为低电平(比基准值低的电压)时，第5晶体管以及第6晶体管中至少一方成为导通状态，所以，能够使第2输出端子与接地电位连接。由此，从第2输出端子输出的信号中，能够使第1输入信号以及第2输入信号中至少一方为低电平时的电压大致为0。根据本发明的第3传输门电路，通过对第1电阻器以及第2电阻器的值以及电源电位的设定，能够将第7晶体管的栅极端子中的电位一定程度地固定在所希望的值，所以，能够防止第1晶体管的栅极端子中的电位的缓慢变动而使其收敛于所希望的值。
另外，根据本发明的第3传输门电路，通过对第3电阻器以及第4电阻器的值以及电源电位的设定，能够将第8晶体管的栅极端子中的电位一定程度地固定在所希望的值，所以，能够防止第2晶体管的栅极端子中的电位的缓慢变动而使其收敛于所希望的值。
根据本发明的第1功率合成电路，能够从第3输出端子输出具有与第1输入信号以及第2输入信号的相位差的増减相反地进行増减的振幅的输出信号，并且，较之于不经由传输门电路而将第1输入信号以及第2输入信号直接输入到第9晶体管的栅极端子的情况，本发明能够短缩第9晶体管成为导通的时间，所以，能够获得合成效率高的功率合成电路。
根据本发明的第2功率合成电路，能够从第3输出端子输出具有与第1输入信号以及第2输入信号的相位差的増减相反地进行増减的振幅的输出信号，并且，较之于不经由传输门电路而将第1输入信号以及第2输入信号直接输入到第9晶体管以及第10晶体管的栅极端子的情况，本发明能够短缩第9晶体管以及第10晶体管成为导通的时间，所以，能够获得合成效率高的功率合成电路。
根据本发明的功率放大电路，作为第1放大电路以及第2放大电路，能够利用功率附加效率高的饱和放大电路对第1以及第2恒包络线信号进行放大后合成并输出，所以，能够获得可对具有包络线变动的输入信号以高功率附加效率进行放大并输出的功率放大电路。
根据本发明的发送装置，即使在高频区域，也能够利用可使用且功率附加效率高的本发明的功率放大电路对来自发送电路的具有包络线变动的发送信号进行放大，所以，能够获得即使在高频区域也可使用且功耗小的发送装置。
根据本发明的通信装置，即使在高频区域，也能够利用可使用且功率附加效率高的本发明的功率放大电路对来自发送电路的具有包络线变动的发送信号进行放大，所以，能够获得即使在高频区域也可使用且功耗小的通信装置。
附图说明
图1是表示本发明的实施方式的第1例的传输门电路的电路图。
图2是表示图1中的倒相电路的一个示例的电路图。
图3是表示本发明的实施方式的第2例的传输门电路的电路图。
图4是表示本发明的实施方式的第3例的传输门电路的电路图。
图5是表示本发明的实施方式的第4例的传输门电路的电路图。
图6是表示本发明的实施方式的第5例的传输门电路的电路图。
图7是表示图6中的矩形化电路的一个示例的电路图。
图8是表示本发明的实施方式的第6例的功率合成电路的电路图。
图9是表示本发明的实施方式的第7例的功率合成电路的电路图。
图10是表示本发明的实施方式的第8例的功率放大电路的框图。
图11是表示本发明的实施方式的第9例的发送装置的框图。
图12是表示本发明的实施方式的第10例的通信装置的框图。
图13(a)是表示对比较例的传输门电路的电特性的仿真结果的曲线图，(b)是表示本发明的实施方式的第5例的传输门电路的电特性的仿真结果的曲线图。
具体实施方式
以下，参照附图，对本发明的高频电路的详细情况进行说明。
(实施方式的第1例)
图1是表示本发明的实施方式的第1例的传输门电路的电路图。图2是表示图1的倒相电路11、12、13、14的一个示例的电路图。
如图1所示，本例的传输门电路具备：第1输入端子1、第2输入端子2、第1输出端子3、第2输出端子4、第1晶体管5、第2晶体管6、第3晶体管7、第4晶体管8、第5晶体管9、第6晶体管10、第1倒相电路11、第2倒相电路12、第3倒相电路13、以及第4倒相电路14。另外，第1～第6晶体管5～10均为n沟道FET(场效应晶体管)。
本例的传输门电路中，第1晶体管5的源极端子与第1输入端子1连接，其漏极端子与第1输出端子3连接。第2晶体管6的源极端子与第2输入端子2连接，且漏极端子与第2输出端子4连接。第3晶体管7以及第4晶体管8各自的漏极端子与第1输出端子3连接，且各自的源极端子与接地电位连接。第5晶体管9以及第6晶体管10各自的漏极端子与第2输出端子4连接，且各自的源极端子与接地电位连接。
另外，第1输入端子1与第2晶体管6的栅极端子直接连接，第1输入端子1与第4晶体管8的栅极端子经由第2倒相电路12相连接，第1输入端子1与第5晶体管9的栅极端子经由第3倒相电路13相连接。并且，第2输入端子2与第1晶体管5的栅极端子直接连接，第2输入端子2与第3晶体管7的栅极端子经由第1倒相电路11相连接，第2输入端子2与第6晶体管10的栅极端子经由第4倒相电路14相连接。
本例的传输门电路中，第1～第4倒相电路11～14是具有针对输入信号使电压为高电平(基准值以上)的状态与电压为低电平(基准值以下)的状态反转来输出的功能的电路，在为正弦波等的情况下，是以振幅的中心为基准值。即，是如逻辑电路的非电路那样，若输入高电平的信号则输出低电平的信号，若输入低电平的信号则输出高电平的信号的电路。另外，作为高电平，能够使用正电压(+2V等)；作为低电平能够使用0V等。
根据具备这样构成的本例的传输门电路，第1晶体管5的栅极端子与第2输入端子2连接，且第2晶体管6的栅极端子与第1输入端子1连接，由此，在对第1输入端子1输入第1输入信号，对第2输入端子2输入第2输入信号的情况下，第1输入信号的电压为高电平时，第2晶体管6成为导通状态，第2输入信号通过第2晶体管6而向第2输出端子4侧传输，第2输入信号的电压为高电平时第1晶体管5成为导通状态，第1输入信号通过第1晶体管5而向第1输出端子3侧传输。由此，作为第2输入信号的电压为高电平时则从第1输出端子3输出第1输入信号、且第1输入信号的电压为高电平时则从第2输出端子4输出第2输入信号的传输门电路而发挥功能。另外，在第1输入信号以及第2输入信号的高电平的电压低于第1以及第2晶体管5、6的阈值电压的情况下，施加偏压来进行调整。
另外，本例的传输门电路中，第2输入端子2与第3晶体管7的栅极端子经由第1倒相电路11相连接，并且，第1输入端子1与第4晶体管8的栅极端子经由第2倒相电路12相连接。根据具备这样构成的本例的传输门电路，第1输入信号以及第2输入信号中至少一方为低电平时，则从第1倒相电路11以及第2倒相电路12中至少一方输出高电平的信号。由此，第3晶体管7以及第4晶体管8中至少一方成为导通状态，第1输出端子3以及第1晶体管5的漏极端子与接地电位连接，所以，能够将从第1输出端子3输出的输出信号的电压大致设为0。
另外，本例的传输门电路中，第1输入端子1与第5晶体管9的栅极端子经由第3倒相电路13相连接，并且，第2输入端子2与第6晶体管10的栅极端子经由第4倒相电路14相连接。根据具备这样构成的本例的传输门电路，第1输入信号以及第2输入信号中至少一方为低电平时，则从第3倒相电路13以及第4倒相电路14中至少一方输出高电平的信号。由此，第5晶体管9以及第6晶体管10中至少一方成为导通状态，第2输出端子4及第2晶体管6的漏极端子与接地电位连接，所以，能够将从第2输出端子4输出的输出信号的电压大致设为0。
在现有的传输门电路中存在问题，即存在以下的情况：起因于成为传输门的晶体管的栅极端子与源极端子及漏极端子之间的寄生电容等，将产生栅极端子的电压为低电平时晶体管成为截止状态但输出电压不为0的时域，导致输出波形出现紊乱。例如有这样的情况，即，在对源极端子所施加的电位大的情况下，晶体管即使为截止状态，也有对源极端子所施加的信号的一部分传递至漏极端子。在输出信号为矩形波的情况下，输出波形中，在波形的上升前或下降后的电压本应成为0的时域，产生被称为“平顶”的、电压在0(低电平)与高电平之间平稳地进行变化的丘陵状的部分。这样的平顶的产生导致输出信号的动态范围减少。另外，尤其是在对脉宽短的信号进行处理的情况下，若产生该平顶则波形失真，导致信号质量降低。
根据本例的传输门电路，第1输入信号以及第2输入信号中至少一方为低电平时，第1输出端子3和第1晶体管5的漏极端子以及第2输出端子4和第2晶体管6的漏极端子与接地电位连接，所以，能够将从第1输出端子3及第2输出端子4输出的输出信号的电压大致设为0。由此，防止因平顶的产生所引起的输出信号的波形紊乱，能够设为：仅当第1输入信号以及第2输入信号这两者均为高电平时，从第1输出端子3以及第2输出端子4输出输出信号。
另外，尽管在本例中作为单端(single-end)的信号输入进行了说明，但在平衡信号输入的情况下，针对一方的信号，另一方的信号进行180°相位反转，所以，能够不利用倒相电路11、12、13、14而获得可防止因平顶的产生所引起的输出信号的波形紊乱的传输门电路。
图2表示倒相电路11、12、13、14的一个示例。图2的倒相电路由输入端子39、晶体管40、第5电阻器41、第6电阻器42、直流电压源43、输出端子44构成。晶体管40的栅极端子与输入端子39连接，并且，第6电阻器42经由直流电压源43与接地电位连接。另外，晶体管40的漏极端子与输出端子44连接，并且，经由电阻器41与电源电位Vdd连接。晶体管40的源极端子与接地电位连接。
晶体管40通过输入到与栅极端子连接的输入端子39中的输入信号的电压而在导通状态和截止状态之间变化。另外，将由第6电阻器42以及直流电压源43决定的直流偏压施加到晶体管40的栅极端子，决定晶体管40成为导通状态的输入信号的电压。另外，设为对输入端子39施加使晶体管40在饱和区域进行动作所需的足够大的电压信号。
对输入端子39输入高电平的信号且晶体管40为导通状态时，晶体管40的漏极端子与接地连接，从输出端子44输出接地电位即低电平的信号。另一方面，对输入端子39输入低电平的信号且晶体管40为截止状态时，晶体管40的漏极端子上直接呈现电源电压Vdd，所以，从输出端子44输出高电平的信号。这样，相对于对输入端子39输入的信号，能够将高电平及低电平进行调换后的反相的信号，即倒相后的信号从输出端子44输出。
(实施方式的第2例)
图3是表示本发明的实施方式的第2例的传输门电路的电路图。另外，本例中，仅针对与前述第1例不同的点进行说明，对于相同的构成要素则赋予同一参照符号并省略重复的说明。
如图3所示，本例的传输门电路是具备省去了图1的传输门电路中的第5晶体管9、第6晶体管10、第3倒相电路13以及第4倒相电路14的构成。
根据具备这样构成的本例的传输门电路，与第1例的传输门电路同样，能够仅在第1输入信号以及第2输入信号这两者均为高电平时，从第1输出端子3输出输出信号。
另外，本例的传输门电路中，能够将从第2输出端子4输出的输出信号用作基准信号。另外，本例的传输门电路中，也可将第2输出端子4作为终端。
(实施方式的第3例)
图4是表示本发明的实施方式的第3例的传输门电路的电路图。另外，本例中，仅针对与前述第1例不同的点进行说明，对于相同的构成要素赋予同一参照符号并省略重复的说明。
如图4所示，本例的传输门电路还具备：第7晶体管16、第8晶体管17、第1电容器18、第2电容器19、第1电阻器20、第2电阻器21、第3电阻器22、第4电阻器23。
第7晶体管16的漏极端子与第7晶体管16的栅极端子连接，并且，经由第1电阻器20与电源电位Vdd连接。另外，第7晶体管16的源极端子经由第2电阻器21与接地电位连接。并且，第7晶体管16的栅极端子与第1晶体管5的栅极端子直接连接。通过这些的第7晶体管16、第1电阻器20以及第2电阻器21来构成第1稳压电路。
第8晶体管17的漏极端子与第8晶体管17的栅极端子连接，并且，经由第3电阻器22与电源电位Vdd连接。另外，第7晶体管16的源极端子经由第4电阻器23与接地电位连接。并且，第8晶体管17的栅极端子与第2晶体管6的栅极端子直接连接。通过这些的第8晶体管17、第3电阻器22以及第4电阻器23来构成第2稳压电路。
另外，本例的传输门电路中，第2晶体管6的源极端子及第2输入端子2与第1晶体管5的栅极端子经由第1电容器18相连接，并且，第1晶体管5的源极端子及第1输入端子1与第2晶体管6的栅极端子经由第2电容器19相连接。
根据具备这样构成的本例的传输门电路，通过将第7晶体管16的栅极端子与漏极端子进行连接，能够使第7晶体管16作为恒流源来进行动作。并且，能够通过第1电阻器20以及第2电阻器21来决定流过第7晶体管16的电流值。由此，通过设定第1电阻器20以及第2电阻器21的值以及电源电位Vdd，能够将作为恒流源而发挥功能的第7晶体管16的栅极电压维持为所希望的值。由于该第7晶体管16的栅极端子与第1晶体管5的栅极端子直接连接，所以，能够将第1晶体管5的栅极电压稳定在所希望的值。即，在下降后具有振铃(ringing)的脉冲波被施加于第1晶体管5的栅极端子的情况下，通常在振铃每超过第1晶体管5的阈值时，第1晶体管5成为导通状态，从第1晶体管5的源极端子向漏极端子传送信号。然而，根据本例的传输门电路，即使在具有振铃的脉冲波被施加于第1晶体管5的栅极端子的情况下，由于第1稳压电路进行动作使得抑制第1晶体管5的栅极电压的变动，所以也能够使第1晶体管5的栅极电压实现稳定化。另外，第1稳压电路的动作速度慢，所以，对脉冲波的上升不会造成坏影响。
同样，通过将第8晶体管17的栅极端子与漏极端子连接，能够使第8晶体管17作为恒流源进行动作。并且，能够由第3电阻器22以及第4电阻器23来决定流过第8晶体管17的电流值。由此，通过第1电阻器20以及第2电阻器21的值以及电源电位Vdd的设定，能够将作为恒流源而发挥功能的第8晶体管17的栅极电压维持为所希望的值。将该第8晶体管17的栅极端子与第2晶体管6的栅极端子直接连接，所以，能够使第2晶体管6的栅极电压稳定在所希望的值。
如此，即使在具有振铃的脉冲波被输入到第1晶体管5以及第2晶体管6各自的栅极端子中的情况下，第1稳压电路以及第2稳压电路也能够降低振铃的影响，所以，能够降低从第1输出端子3以及第2输出端子4输出的输出信号的波形紊乱。
另外，尽管在本例的传输门电路中将第1电阻器20、第2电阻器21、第3电阻器22、第4电阻器23设为了可变电阻器，但也可以设为固定电阻器。另外也可以不是电阻器，而是由二极管等构成的电平转换器。
(实施方式的第4例)
图5是表示本发明的实施方式的第4例的传输门电路的电路图。另外，本例中，仅对与前述第3例不同的点进行说明，对于相同的构成要素赋予同一参照符号并省略重复的说明。
如图5所示，本例的传输门电路具备在省略了图4的传输门电路中的第5晶体管9、第6晶体管10、第3倒相电路13以及第4倒相电路14后而得到的构成。
根据具备这样构成的本例的传输门电路，与第3例的传输门电路同样，能够使第1晶体管5以及第2晶体管6的栅极电压稳定在所希望的值。
另外，本例的传输门电路中，能将从第2输出端子4输出的输出信号用作基准信号。另外，本例的传输门电路中，也可将第2输出端子4作为终端。
(实施方式的第5例)
图6是表示本发明的实施方式的第5例的传输门电路的电路图。图7是表示图6的传输门电路中的第1矩形化电路26以及第2矩形化电路27的一个示例的电路图。另外，本例中，仅针对与前述第3例不同的点进行说明，对于相同的构成要素赋予同一参照符号并省略重复的说明。
如图6所示，本例的传输门电路还具备：第1矩形化电路26以及第2矩形化电路27。第1矩形化电路26插入在第1输入端子1与第1晶体管5的源极端子、第2倒相电路12、第3倒相电路13及第2电容器19之间。第2矩形化电路27插入在第2输入端子2与第2晶体管6的源极端子、第1倒相电路11、第4倒相电路14及第1电容器18之间。
根据具备这样构成的本例的传输门电路，即使在第1输入信号以及第2输入信号为正弦波等信号的情况下，第1矩形化电路26以及第2矩形化电路27也能够将其变为矩形波而输出，所以，能够获得可更正確地对传输门进行导通-截止的传输门电路。
图7表示作为矩形化电路26、27的一个示例的电路图。矩形化电路由输入端子45、第11晶体管46、第12晶体管47、输出端子48构成。第11晶体管46的栅极端子与输入端子45连接，并且，其源极端子与电源电位Vdd连接。第12晶体管47的栅极端子与输入端子45连接，并且，其源极端子与接地电位连接。而且，第11晶体管46的漏极端子及第12晶体管47的漏极端子均与输出端子48连接。另外，第11晶体管46为p沟道FET，第12晶体管47为n沟道FET。
根据具备这样构成的矩形化电路，在正弦波电压被施加在输入端子45的情况下，电压为正的期间内，第11晶体管46成为截止，第12晶体管47成为导通。其结果是，在输出端子48上大致直接呈现为第12晶体管47的源极电位而输出0V，所以，针对输入为高电平，输出被反转为低电平。
另外电压为负的期间内，第11晶体管46成为导通，第12晶体管47成为截止。其结果是，在输出端子48上大致直接呈现第11晶体管的源极电位而输出Vdd，所以，针对输入为低电平的情形，输出被反转为高电平。
第11晶体管46以及第12晶体管47的导通/截止将大约0.5×Vdd程度作为阈值，在该电压附近骤然切换。由此，在提供了正弦波输入信号的情况下，其电压为正电压时输出低电平，为负电压时输出高电平，其结局，正弦波被进行矩形化变换。
其中，在正弦波输入信号小的情况下，矩形化电路具有小信号放大特性，从而存在高电平不成为电源电压且低电平不成为接地电位这样的情况。在该情况下，通过对矩形化电路进行级联来增大电路增益，能够实现从正弦波至矩形波的变换电路。
(实施方式的第6例)
图8是表示本发明的实施方式的第6例的功率合成电路的电路图。本例的功率合成电路，如图8所示，由本发明的传输门电路15、第9晶体管30、第10晶体管31、第1低通滤波电路32、第2低通滤波电路33、谐波匹配电路34、电容器36、输出匹配电路37、第3输出端子38来构成。
第9晶体管30的栅极端子与传输门电路15的第1输出端子3连接，并且，其源极端子与接地电位连接。第10晶体管31的栅极端子与传输门电路15的第2输出端子4连接，并且，其源极端子与接地电位连接。第1低通滤波电路32的一端经由谐波匹配电路34与第9晶体管30的漏极端子连接，并且，另一端与电源电位Vdd连接。第2低通滤波电路33的一端经由谐波匹配电路34与第10晶体管31的漏极端子连接，并且，另一端与电源电位Vdd连接。输出匹配电路37的一端经由电容器36与第9晶体管30的漏极端子及第10晶体管31的漏极端子及一对的谐波匹配电路34、34连接，并且，另一端与第3输出端子38连接。另外，第9晶体管30与第10晶体管31均是将夹断(pinch off)电压(通漏极电流的阈值电压)作为Vp的n沟道FET。
输出匹配电路37是将从第9晶体管的漏极端子观察第3输出端子38侧的阻抗、从第10晶体管31的漏极端子观察第3输出端子38的阻抗在基波设为匹配的电路。一对的谐波匹配电路34将两阻抗设定为在基波的偶数次谐波进行短路，在基波的奇数次谐波进行开路。由此，第9晶体管30以及第10晶体管31进行F级动作。
第1低通滤波电路32及第2低通滤波电路33用于阻止高频信号的流出，由电感器构成。一对的电容器36是隔直用电容器。另外，通过未图示的偏压电路，对第9晶体管30、第10晶体管31的栅极端子施加偏压Vb(≤Vp)。在此，Vp＝Vb，若不对栅极端子另施加比导通电压Von＝Vp-Vb(＝0)大的电压，则第9晶体管30、第10晶体管31不会成为导通状态。
本例的功率合成电路中，输入作为以基本周期进行振动的矩形波、半波整流波等的振幅以及频率彼此相等的恒包络线信号的第1输入信号以及第2输入信号，且将第1输入信号与第2输入信号的合成信号的基波分量从第3输出端子38输出。此时的合成效率(输出功率与从第9晶体管30的恒压源Vdd和第10晶体管31的恒压源Vdd提供的功率的比值)将提高。
传输门电路15中，进行制御，使得第9晶体管30的导通期间既比在将第1输入信号直接施加于第9晶体管30的栅极端子时的导通期间要短，又以基本周期产生。另外，还进行制御，使得第10晶体管31的导通期间既比在将第2输入信号直接施加于第10晶体管31的栅极端子时的导通期间要短，又以基本周期产生。
如此，第9晶体管30及第10晶体管31仅在第1输入信号与第2输入信号均比Von要大的期间而成为导通状态。由此，较之于直接将第1输入信号施加于第9晶体管30的栅极端子，导通状态的期间变短，所以，导通期间也变短，电源效率(输出功率与从第9晶体管30的恒压源Vdd提供的功率的比值)将提高。同样，较之于直接将第2输入信号施加于第10晶体管31的栅极端子，成为导通状态的期间变短，所以，电源效率(输出功率与从第10晶体管31的恒压源Vdd提供的功率的比值)将提高。其结果，合成效率将提高。
第1输入信号和第2输入信号均比Von大的期间按照每一基本周期而产生，所以，在第9晶体管30和第10晶体管31，导通期间按照每一基本周期而产生。由此，第9晶体管30与第10晶体管31的漏极电压也包含基波成分。所以，通过输出匹配电路37，从第9晶体管30和第10晶体管31的漏极电压中提取基波成分，其结果，从第3输出端子38输出第1输入信号与第2输入信号的合成信号的基波成分。
如上所述，根据本例的功率合成电路，第9晶体管30以及第10晶体管31的导通期间均以基本周期而产生，所以，从第3输出端子38输出第1输入信号与第2输入信号的合成信号的基波成分。该输出信号成为具有与第1输入信号和第2输入信号的相位差的増减相反地进行増减的振幅的信号。另外，较之于不经由传输门15电路而将第1输入信号以及第2输入信号直接输入到第9晶体管30以及第10晶体管31的栅极端子的情况，本发明能够短缩第9晶体管30以及第10晶体管31成为导通状态的时间，所以，电源效率将提高。进而能够提高合成效率。
另外，尽管本例的功率合成电路中示出了具有一对的谐波匹配电路34的示例，但在不使第9晶体管30以及第10晶体管31进行F级动作的情况下，不需要谐波匹配电路34。
(实施方式的第7例)
图9是表示本发明的实施方式的第7例的功率合成电路的电路图。如图9所示，本例的功率合成电路是具备在省略了图7的功率合成电路中的第10晶体管31、第2低通滤波电路33、与此连接的1个谐波匹配电路34以及与此连接的1个电容器36后而得到的构成。另外，本例中仅针对与前述第3例不同的点进行说明，对于相同的构成要素赋予同一参照符号并省略重复的说明。
根据具备这样构成的本例的功率合成电路，与第6例的功率合成电路同样，能够从第3输出端子38输出具有与第1输入信号以及第2输入信号的相位差的増减相反地进行増减的振幅的信号，能够提高合成效率。
(实施方式的第8例)
图10是表示本发明的实施方式的第8例的功率放大电路的电路图。如图10所示，本例的功率合成电路具备：本发明的功率合成电路25；以及恒包络线信号生成电路24，其将具有包络线变动的输入信号变换为第1恒包络线信号以及第2恒包络线信号，并作为输入到功率合成电路25的第1输入信号以及第2输入信号而输出。
根据具备这样构成的本例的功率放大电路，能够获得可将具有包络线变动的输入信号以高功率附加效率进行放大后进行输出的功率放大电路。
(实施方式的第9例)
图11是表示利用了本发明的功率放大电路的发送装置的构成例的框图。
如图11所示，本例的发送装置中，发送电路81经由本发明的功率放大电路70与天线82进行连接。根据具有这样构成的本例的发送装置，能够利用功耗小且功率附加效率高的本发明的功率放大电路70来放大从发送电路81输出的具有包络线变动的发送信号，所以，能够获得功耗小发送时间长的发送装置。
(实施方式的第10例)
图12是表示利用了本发明的功率放大电路的通信装置的构成例的框图。
如图12所示，本例的通信装置中，发送电路81以及接收电路83与天线82进行连接，在发送电路81与天线82之间插入本发明的功率放大电路70。另外，在天线82与发送电路81以及接收电路83之间插入天线共用电路84。根据具有这样构成的本例的通信装置，能够利用功耗小且功率附加效率高的本发明的功率放大电路70来放大从发送电路81输出的具有包络线变动的发送信号，所以，能够获得功耗小发送时间长的发送装置。
(变形例)
本发明并不限于前述实施方式的示例，在未脱离本发明的宗旨的范围内能够进行各种变更、改良。
例如，尽管在前述实施方式的第1、第3以及第5例中示出了第1输出端子3、第2输出端子4单独存在的情况，但并不限于此。例如，也可以将第1输出端子3与第2输出端子4进行连接来成为1个输出端子。
【实施例】
接着，对本发明的传输门电路的具体示例进行说明。
通过电路仿真算出了图6所示的本发明的实施方式的第5例的传输门电路中的电特性。作为计算条件，将频率设为2.7GHz，电源电压设为1.5V，晶体管均设为n沟道MOSFET。解析了对第1输入端子1以及第2输入端子2分别输入频率为2.7GHz且相位差为179°的恒包络线信号的情况。
图13(b)表示其仿真结果。另外，图13(a)表示从图6所示的传输门电路中去除第1～第4晶体管7～10、第1～第4倒相电路11～14、第5晶体管16、第6晶体管17以及第1～第4电阻器20～23后的对比例的传输门电路的仿真结果。图13(a)、(b)的曲线图中，横轴表示时间，纵轴表示电压。另外，细的实线表示对第1晶体管5的栅极端子施加的电压，细的虚线表示对第1晶体管5的源极端子施加的电压，粗的实线表示在第1输出端子3呈现的传输门电路的输出信号的电压。
根据图13(a)所示的曲线图，传输门电路的输出信号的电压波形中，在脉冲状的波形的上升前以及下降后的电压本应成为0的时域，存在有被称为平顶的、电压在0与高电平之间平稳地变化的丘陵状的部分。另一方面，根据图13(b)所示的曲线图可知：在传输门电路的输出信号的电压波形中，在成为脉冲状部分的前后见不到平顶，能够获得理想的传输门电路的动作。由此，本发明的有效性得到了确认。
符号说明
1：第1输入端子
2：第2输入端子
3：第1输出端子
4：第2输出端子
5：第1晶体管
6：第2晶体管
7：第3晶体管
8：第4晶体管
9：第5晶体管
10：第6晶体管
11：第1倒相电路
12：第2倒相电路
13：第3倒相电路
14：第4倒相电路
15：传输门电路
16：第7晶体管
17：第8晶体管
18：第1电容器
19：第2电容器
20：第1电阻器
21：第2电阻器
22：第3电阻器
23：第4电阻器
24：恒包络线生成电路
25：功率合成电路
30：第9晶体管
31：第10晶体管
32：第1低通滤波电路
33：第2低通滤波电路
38：第3输出端子
70：功率放大装置
81：发送电路
82：天线
83：接收电路

Claims (8)

1.一种传输门电路，其特征在于，
具备：
第1输出端子以及第2输出端子；
第1晶体管，其漏极端子与所述第1输出端子连接；
第2晶体管，其漏极端子与所述第2输出端子连接；以及
第3晶体管以及第4晶体管，其各自的漏极端子与所述第1输出端子连接且各自的源极端子与接地电位连接，
其中，对所述第1晶体管的源极端子输入第1输入信号且对所述第2晶体管的源极端子输入第2输入信号，对所述第1晶体管的栅极端子输入与所述第2输入信号同相的信号且对所述第2晶体管的栅极端子输入与所述第1输入信号同相的信号，对所述第3晶体管的栅极端子输入与所述第2输入信号反相的信号且对所述第4晶体管的栅极端子输入与所述第1输入信号反相的信号。
2.根据权利要求1所述的传输门电路，其特征在于：
还具备第5晶体管以及第6晶体管，该第5晶体管以及第6晶体管各自的漏极端子与所述第2输出端子连接且各自的源极端子与接地电位连接，
其中，对所述第6晶体管的栅极端子输入与所述第2输入信号反相的信号且对所述第5晶体管的栅极端子输入与所述第1输入信号反相的信号。
3.根据权利要求1所述的传输门电路，其特征在于，
还具备：
第7晶体管，其漏极端子与栅极端子连接且漏极端子经由第1电阻器与电源电位连接，源极端子经由第2电阻器与接地电位连接；以及
第8晶体管，其漏极端子与栅极端子连接且漏极端子经由第3电阻器与电源电位连接，源极端子经由第4电阻器与接地电位连接，
其中，所述第7晶体管的所述栅极端子与所述第1晶体管的所述栅极端子连接且所述第2晶体管的所述源极端子与所述第1晶体管的所述栅极端子经由第1电容器而连接，所述第8晶体管的所述栅极端子与所述第2晶体管的所述栅极端子连接且所述第1晶体管的所述源极端子与所述第2晶体管的所述栅极端子经由第2电容器而连接。
4.一种功率合成电路，其特征在于具备：
权利要求1所述的传输门电路；
第9晶体管，其栅极端子与所述传输门电路的所述第1输出端子连接且源极端子与接地电位连接；
第1低通滤波电路，其一端与所述第9晶体管的漏极端子连接且另一端与电源电位连接；以及
输出匹配电路，其一端与所述第9晶体管的漏极端子连接且另一端与第3输出端子连接。
5.一种功率合成电路，其特征在于具备：
权利要求2所述的传输门电路；
第9晶体管，其栅极端子与所述传输门电路的所述第1输出端子连接且源极端子与接地电位连接；
第10晶体管，其栅极端子与所述传输门电路的所述第2输出端子连接且源极端子与接地电位连接；
第1低通滤波电路，其一端与所述第9晶体管的漏极端子连接且另一端与电源电位连接；
第2低通滤波电路，其一端与所述第10晶体管的漏极端子连接且另一端与电源电位连接；以及
输出匹配电路，其一端与所述第9晶体管的漏极端子及所述第10晶体管的漏极端子连接且另一端与第3输出端子连接。
6.一种功率放大电路，其特征在于具备：
权利要求4所述的功率合成电路；以及
恒包络线信号生成电路，其将具有包络线变动的输入信号变换为第1恒包络线信号以及第2恒包络线信号并作为所述第1输入信号以及所述第2输入信号进行输出。
7.一种发送装置，其特征在于：
发送电路经由权利要求6所述的功率放大电路与天线进行连接。
8.一种通信装置，其特征在于：
发送电路及接收电路均与天线连接，
并且，在所述发送电路与所述天线之间插入权利要求6所述的功率放大电路。
CN2010800310313A 2009-07-29 2010-03-30 传输门电路及利用了该传输门电路的功率合成电路、功率放大电路、发送装置及通信装置 Pending CN102474253A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009176249 2009-07-29
JP2009-176249 2009-07-29
PCT/JP2010/055625 WO2011013403A1 (ja) 2009-07-29 2010-03-30 トランスファーゲート回路ならびにそれを用いた電力合成回路，電力増幅回路，送信装置および通信装置

Publications (1)

Publication Number Publication Date
CN102474253A true CN102474253A (zh) 2012-05-23

Family

ID=43529070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800310313A Pending CN102474253A (zh) 2009-07-29 2010-03-30 传输门电路及利用了该传输门电路的功率合成电路、功率放大电路、发送装置及通信装置

Country Status (5)

Country Link
US (1) US20120270512A1 (zh)
EP (1) EP2461483A4 (zh)
JP (1) JP5204902B2 (zh)
CN (1) CN102474253A (zh)
WO (1) WO2011013403A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108599734A (zh) * 2018-05-10 2018-09-28 南京信息工程大学 宽带有源功分器及宽带有源功率合成器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260703A (ja) * 2004-03-12 2005-09-22 Matsushita Electric Ind Co Ltd 電力合成型増幅器
CN101183856A (zh) * 2006-11-15 2008-05-21 夏普株式会社 运算放大电路、带通滤波器电路以及红外线信号处理电路
CN101257281A (zh) * 2007-03-02 2008-09-03 冲电气工业株式会社 振荡信号输出电路
US7443211B2 (en) * 2005-12-16 2008-10-28 Via Technologies Inc. Transmitter and transmission circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61123218A (ja) * 1984-11-20 1986-06-11 Fujitsu Ltd 半導体論理回路
JPS63276920A (ja) * 1987-02-05 1988-11-15 Nec Ic Microcomput Syst Ltd 論理回路
JPH05136674A (ja) * 1991-11-11 1993-06-01 Sharp Corp 高周波信号用スイツチ
GB2262851B (en) * 1991-12-24 1995-05-10 Marconi Gec Ltd R.F. mixer
JPH0685641A (ja) * 1992-08-31 1994-03-25 Mitsubishi Electric Corp マイクロ波スイッチ
JP2853673B2 (ja) * 1996-09-13 1999-02-03 日本電気株式会社 デコード回路
JP3563370B2 (ja) * 2001-06-08 2004-09-08 Ｎｅｃマイクロシステム株式会社 信号生成回路
US7030683B2 (en) * 2004-05-10 2006-04-18 Sandisk Corporation Four phase charge pump operable without phase overlap with improved efficiency
GB0522477D0 (en) * 2005-11-03 2005-12-14 Analog Devices Inc Modulator
JP5204499B2 (ja) * 2008-01-31 2013-06-05 京セラ株式会社 増幅器
JP2009213090A (ja) * 2008-03-06 2009-09-17 Japan Radio Co Ltd 電力増幅回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260703A (ja) * 2004-03-12 2005-09-22 Matsushita Electric Ind Co Ltd 電力合成型増幅器
US7443211B2 (en) * 2005-12-16 2008-10-28 Via Technologies Inc. Transmitter and transmission circuit
CN101183856A (zh) * 2006-11-15 2008-05-21 夏普株式会社 运算放大电路、带通滤波器电路以及红外线信号处理电路
CN101257281A (zh) * 2007-03-02 2008-09-03 冲电气工业株式会社 振荡信号输出电路

Also Published As

Publication number Publication date
WO2011013403A1 (ja) 2011-02-03
JPWO2011013403A1 (ja) 2013-01-07
US20120270512A1 (en) 2012-10-25
EP2461483A4 (en) 2014-04-23
JP5204902B2 (ja) 2013-06-05
EP2461483A1 (en) 2012-06-06

Similar Documents

Publication Publication Date Title
CN101826844B (zh) 一种功率放大器和基于功率放大器的信号放大方法
CN104270122A (zh) 一种占空比校正电路
CN103166627A (zh) 一种带有共模反馈的低电压差分信号驱动器
CN104426523A (zh) 具有减小的抖动的波形转换电路
CN102545850A (zh) Pwm比较器及d类放大器
CN104348431A (zh) 共模反馈的差分放大电路及方法、集成电路
CN102474253A (zh) 传输门电路及利用了该传输门电路的功率合成电路、功率放大电路、发送装置及通信装置
CN110912524A (zh) D类功放振荡电路、d类功放振荡器及其频率调节方法
CN103199799A (zh) 一种带工艺补偿偏置的功率放大器
CN105515536A (zh) 轨到轨放大器
KR20110068613A (ko) 응답속도를 개선한 아날로그 회로
CN108449077A (zh) 高速内部迟滞型比较器
CN108847825A (zh) 晶体管推挽对及具有该推挽对结构的射频放大电路
CN104065352B (zh) 信号生成电路
CN111030613B (zh) 射频信号处理电路和射频前端单元
CN104506151B (zh) 一种用于医疗电子的运算放大器
US10804849B2 (en) Self-biased amplifier for use with a low-power crystal oscillator
US10146245B2 (en) I-V converting module
CN216649648U (zh) 一种超快沿脉冲信号发生器
CN113258908A (zh) 用于开环脉宽调制驱动器的双自举
TW200713822A (en) Transmitting circuit applied to input output interface
CN101861004B (zh) 一种用于通信的led恒流源驱动电路
CN109714031B (zh) 一种轨到轨高性能比较器
CN211089598U (zh) D类功放振荡电路及d类功放振荡器
US20120268190A1 (en) Local oscillator clock signals

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120523