CN102467949A - I/o单元结构 - Google Patents
I/o单元结构 Download PDFInfo
- Publication number
- CN102467949A CN102467949A CN2011103329178A CN201110332917A CN102467949A CN 102467949 A CN102467949 A CN 102467949A CN 2011103329178 A CN2011103329178 A CN 2011103329178A CN 201110332917 A CN201110332917 A CN 201110332917A CN 102467949 A CN102467949 A CN 102467949A
- Authority
- CN
- China
- Prior art keywords
- unit
- circuit
- type
- computer
- readable recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2113/00—Details relating to the application field
- G06F2113/18—Chip packaging
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种系统,包括计算机可读存储介质和处理器。计算机可读存储包括代表用于模制和/或制造半导体器件的第一类型的输入/输出(“I/O”)单元的数据。第一类型的I/O单元包括用于提供第一多种功能的电路。处理器与计算机可读存储介质进行通信,并且被配置为选择第一类型的I/O单元,在半导体器件的模型上配置多个第一类型的I/O单元,并在计算机可读存储介质中存储包括多个第一类型的I/O单元的半导体器件的模型。
Description
技术领域
所公开的系统和方法涉及集成电路。更具体地,所公开的系统和方法涉及集成电路(“IC”)的输入/输出(“I/O”)单元的布局和结构。
背景技术
I/O单元设置在IC芯片上,以能够使信号和电能在一个IC芯片和另一个IC芯片或器件之间传送。传统地,每一个I/O单元都设置有特定唯一的目的,诸如提供特定的功能或能量级(例如,接地或工作电压)。
随着集成电路尺寸的持续减小,用于每个I/O单元的接合间距也变小。I/O单元的接合间距的减小导致I/O单元的内部互连相对加长,这增加了互连电容的影响。此外,接合间距的减小导致电迁移的较大电位,这是因为较薄的互连向/从IC芯片分配相同量的电能。
发明内容
为解决上述问题,本发明提供了一种系统,包括:计算机可读存储介质,包括代表用于模制和/或制造半导体器件的第一类型的输入/输出(“I/O”)单元的数据,第一种类型的I/O单元包括用于提供第一多种功能的电路;以及处理器,与计算机可读存储介质进行通信,处理器被配置为:a)选择第一类型的I/O单元,b)在半导体器件的模型上配置多个第一类型的I/O单元,以及c)在计算机可读存储介质中存储含多个第一类型的I/O单元的半导体器件的模型。
其中,计算机可读存储介质包括代表第二类型的I/O单元的数据,第二类型的I/O单元所具有的I/O单元间距不同于第一类型的I/O单元所具有的I/O单元间距。
其中,第一类型的I/O单元包括:第一节点,连接至第一电源;和第二节点,连接至用于提供第一功能的电路。
其中,第一类型的I/O单元的第一功能是保护免受静电放电的影响。
其中,第一电源为集成电路提供工作电力。
其中,处理器被配置为:d)在集成电路的模型上配置第二类型的I/O单元的第一个,第二类型的I/O单元被配置为提供多种功能,并且其I/O单元间距不同于第一类型的I/O单元的I/O单元间距;以及e)从集成电路的模型中去除第二类型的I/O单元的第一个。
其中,处理器被配置为:d)向第二电路分配第一电路的金属资源,第一电路被配置为提供第一类型的I/O单元的第一功能,第二电路被配置为提供第一类型的I/O单元的第二功能;以及e)在计算机可读存储介质中存储第一类型的I/O单元的数据。
其中,计算机可读存储介质包括用于模制和/或制造半导体器件的多种不同类型的I/O单元的数据,多种不同类型的I/O单元的每一个的I/O单元间距均不同于其他I/O单元中的至少一个的I/O单元间距。
此外,本发明还提供了一种系统,包括:计算机可读存储介质,包括:第一存储介质部,包含用于提供第一多种功能的第一类型的I/O单元的数据;和第二存储介质部,包含用于提供第二多种功能的第二类型的I/O单元的数据;以及处理器,与计算机可读存储介质进行通信,处理器被配置为:在集成电路的模型上配置第一类型或第二类型的多个I/O单元,并且在计算机可读存储介质中存储含第一类型或第二类型的多个I/O单元的集成电路的模型。
其中,第一类型的I/O单元的I/O单元间距不同于第二类型的I/O单元的I/O单元间距。
其中,第一类型和第二类型的I/O单元的I/O单元间距基于由第一类型和第二类型的I/O单元所提供的功能的数量。
其中,第一类型的I/O单元包括:第一节点,连接至第一电源,和第二节点,连接至用于提供第一功能的电路。
其中,第一功能是保护免受静电放电的影响。
其中,第一电源为集成电路提供工作电力。
其中,处理器被配置为:在显示器上向用户显示第二类型的I/O单元的第一个;以及从显示器上去除第二类型的I/O单元的第一个。
其中,处理器被配置为修改第一存储介质部,使得第一类型的I/O单元的第一电路的资源被分配给第一类型的I/O单元的第二电路。
其中,处理器被配置为:生成代表集成电路的物理布局的数据,集成电路包括多个第一类型的I/O单元或多个第二类型的I/O单元;以及在第三计算机存储介质部中存储数据。
此外,还提供了一种方法,包括:a)将用于模制和/或制造半导体器件的第一类型的第一输入/输出(“I/O”)单元的第一电路的资源分配给第一类型的第一I/O单元的第二电路;b)在计算机可读存储介质的库中存储第一类型的I/O单元;c)从库的多个可用I/O单元类型中选择第一类型的I/O单元;以及d)基于含至少一个第一类型的I/O单元的集成电路的电子表示来为集成电路创建掩模。
该方法还包括:e)使用掩模制造半导体器件。
其中,多种功能包括向/从集成电路传送数据以及保护集成电路免受静电放电的影响。
附图说明
图1是具有对应I/O单元和接合焊盘位置的集成电路和基板的平面图。
图2A是包括多个I/O单元的集成电路的一个实例的平面图。
图2B是图2A所示集成电路的I/O单元的一个实例的示意图。
图3是集成电路的I/O单元的另一个实例的示意图。
图4是集成电路的I/O单元的另一个实例的示意图。
图5是集成电路的I/O单元的另一个实例的示意图。
图6是集成电路的I/O单元的另一个实例的示意图。
图7是设计和制造集成电路的方法的流程图的一个实例。
图8是用于执行图7所示方法的一些或所有步骤的系统的一个实例的框图。
具体实施方式
图1示出了集成电路(“IC”)100,其包括环绕有源区域104的外围所设置的多个输入/输出(“I/O”)单元102。每个I/O单元102均包括用于接合或连接至另一个IC、器件或基板108(如本领域技术人员所理解的,其具有多个对应的接合焊盘110)的I/O焊盘106。I/O接合焊盘106的间距尺寸(芯片上焊盘到焊盘的重复距离)通常为国际半导体技术路径图(“ITRS”)为每个处理技术规定的工业的标准尺寸。I/O接合焊盘的间距尺寸表示I/O单元的高度(在本文被称为“I/O单元间距”)。
图2A示出了IC 200的一个实例,其包括具有改进的结构并环绕IC 200的有源区域204的外围设置的多个I/O单元202。I/O单元202包括用于在单个I/O单元202内提供多种功能的电路208、210和212(例如,数据传送、接地电平、工作电压等)。通过将多种功能引入单个I/O单元202,可以在I/O单元的所有功能专用电路上利用和共享I/O单元的全部区域和金属资源。
例如,图2B示出了改进I/O单元202的一个实例,其包括多个接合焊盘206-1、206-2和206-3(统称为“接合焊盘206”)和用于向IC 204提供接地和工作电压208以及数据传输部210、212的电路。I/O单元202可以包括用于提供其他功能的电路,诸如本领域技术人员所理解的静电放电(“ESD”)触发器或箝位电路。
I/O单元202的多个接合焊盘206的每一个均连接至用于输出至基板108上的对应接合焊盘110的对应电路。例如,接合焊盘206-1连接至提供工作电压VDD的电路208。具体地,电路208包括金属氧化物半导体(“MOS”)晶体管218,其漏极连接至设置为VDD的电压源节点,其源极连接至地,以及其栅极连接至MOS晶体管220的栅极和反相器222的输出端。MOS晶体管220的漏极连接至设置为VDD的电压源节点,其源极连接至地。反相器222的输入端连接至节点224,其设置在电阻器226和电容器228之间以提供RC电路。传统地,要求两个独立的I/O单元来提供MOS晶体管218和220,这导致至少增加5%的面积,以容纳多个反相器222、电阻器226和电容器228。
接合焊盘206-2提供了与电路212和208的接地连接,并且接合焊盘206-3连接至电路212。电路212被配置为提供向/从IC进行数据传送的功能,并且包括反相器对230和232。尽管在图2B中I/O单元202被示为包括三个接合焊盘206,但本领域的技术人员应该理解,每个I/O单元可以如图3和图4所示包括更少或更多的接合焊盘和电路。在一些实施例中,I/O单元间距基于由I/O单元所提供的接合焊盘和/或功能的数量。本领域的技术人员应该理解,可以在I/O单元中实现用于执行不同功能的多种不同类型的电路。
图3示出了包括两个接合焊盘206(每一个均与电路208、210相关)的I/O单元202A的一个实例,以及图4示出了包括四个接合焊盘206(每一个均与提供特定功能的对应电路208、210、212和214相关)的I/O单元202B的一个实例。从而,I/O单元间距尺寸可以根据包括在I/O单元中的接合焊盘206的数量而改变。在一个实施例中,I/O单元间距尺寸“Y”可以是根据由ITRS为可应用半导体处理技术提出的尺寸的I/O单元间距尺寸的多倍。例如,如果由ITRS提出的I/O单元间距尺寸为20μm,则具有两个接合焊盘206的I/O单元202A可具有40μm的I/O单元间距,即,YA=40μm,以及I/O单元202B可具有80μm的I/O单元间距,即,YA=80μm。
与仅包括单个功能和I/O焊盘的I/O单元相比,为I/O单元提供增加数量的接合焊盘和增加的I/O单元间距尺寸能够更加有效地利用I/O单元面积并且具有再分配和/或组合I/O单元的资源的能力。图5和图6是可以利用和共享I/O单元202的不同电路的资源以及I/O单元206的面积的各种方式的实例。例如,图5示出了I/O单元202C的一个实例,其中,电路208具有比电路210更大的面积需求,并且比电路212和210分配有I/O单元202C更多的面积。在图6中,例如,I/O单元200D的电路208和210共享由参考标号216(诸如金属互连和路径)所指定的资源。
I/O单元202中不同电路之间资源的分配和/或共享能够缩短不同I/O电路之间的互连,这增加了可通过I/O单元的网络传输数据的速度。此外,分配I/O单元中不同电路的金属资源还帮助缓解了电迁移(“EM”)问题,由于附加金属可以被分配以抵消金属路径和互连的宽度减小,其根据更先进的技术规格而持续减小。
在图7中示出了包括改进的I/O单元结构的IC的设计和制造方法的一个实例的流程图。图7所示的方法可以在一个系统(诸如图8所示的系统800)中完全或部分地实现。系统800包括电子设计自动化(“EDA”)工具810(诸如由加利福尼亚芒廷维尤的Synopsis有限公司售卖的“ICCOMPLIER”TM),其具有路由器820(诸如也由Synopsis售卖的“ZROUTE”TM)。可以使用其他EDA工具810,诸如均由加利福尼亚圣何塞的CadenceDesign System公司售卖的“VIRTUOSO”定制设计平台或Cadence“ENCOUNTER”数字IC设计平台以及“VIRTUOSO”芯片组件路由器820。
EDA工具810是通过从计算机可读存储介质830、840检索所存储的程序指令836以及在通用处理器814上执行指令所形成的专用计算机。处理器814可以是任何中央处理单元(CPU)、微处理器、微控制器、或用于执行指令的计算设备或电路。计算机可读存储介质830、840可以为随机存取存储器(RAM)和/或更持久的存储器,诸如ROM。RAM的实例包括但不限于静态随机存取存储器(“SRAM”)或动态随机存取存储器(“DRAM”)。如本领域技术人员所理解的,ROM可以实现为可编程只读存储器(“PROM”)、可擦除只读存储器(“EPROM”)或电可擦除可编程只读存储器(“EEPROM”)。
系统800可包括显示器816以及用户界面或输入设备812(诸如鼠标、触摸屏、麦克风、跟踪球、键盘或类似设备,用户可以通过这类设备向系统800输入设计和布局指令)。一个或多个计算机可读存储介质830、840可存储由用户输入的数据,诸如IC设计和单元信号832(其可以包括I/O单元库832a)、设计规则834、一个或多个程序文件836以及一个或多个图形数据库系统(“GDS”)II文件842。
EDA工具810还可以包括允许在EDA工具810和外部设备之间传送软件和数据的通信界面818。通信界面818的实例可包括调制解调器、以太网卡、无线网络卡、个人计算机存储卡国际协会(“PCMCIA”)槽和卡等。经由通信界面818传送的软件和数据可以是信号形式(可以为电信号、电磁信号、光信号等),其能够被通信界面818所接收。这些信号可以经由通信路径(例如信道)而提供给通信界面818,其中通信路径可使用电线、电缆、光纤、电话线、网络链接、射频(“RF”)链接或其他通信信道来实现。
路由器820能够接收包括在IC布局中的多个单元的标识符,包括彼此连接的多个单元内的从I/O单元库832a中选择的单元对的列表832。设计规则834可用于各种处理技术(例如,大于、小于或等于32nm的技术)。在一些实施例中,设计规则834配置路由器820,以在制造栅格上定位连接线和通孔。其他实施例可允许路由器820在布局中包括隐去栅格(off-grid)的连接线和/或通孔。
再次参照图7,在块702中创建和优化I/O单元。例如,I/O单元的面积和资源可以在上述多功能电路中再分配和修改。如上所述,每个I/O单元中的电路可以根据电路的资源需求而分配更多或更少的空间。附加或可选地,I/O单元的资源可以通过每个I/O单元内的电路共享,以减少金属互连和路径的长度,从而增加可通过I/O单元向/从IC传输数据的速度和/或分配附加金属资源,以帮助缓解EM问题。
在块704中,在I/O单元的库832a中存储优化I/O单元的电子文件。I/O单元的库832a可包括多个I/O单元,每一个均具有不同的间距尺寸。在块706中,从I/O单元库832中的多个I/O单元中选择第一I/O单元,并且第一I/O单元被配置在集成电路的电子模型上。该集成电路的电子模型和电子模型上多个I/O单元的配置可以向用户显示在显示器816上。此外,如本领域的技术人员所理解的,第一I/O单元的选择和配置可以由用户通过输入设备812进行,这使得处理器调整显示在显示器816上的图像。如上所述,I/O单元可包括一个或多个接合焊盘206,并且具有作为由ITRS提出的I/O单元间距的多倍的I/O单元间距尺寸。此外,I/O单元可包括用于提供各种功能的电路,包括但不限于用于提供接地和工作电压的电路、用于向/从IC提供数据传输的电路和/或ESD保护电路。
在判定块708中,进行含I/O单元的IC的布局是否被认可的确定。如果布局没有被认可,则在块706中,从存储在I/O单元库832中的多个可用I/O单元中选择另一I/O单元。新选择的I/O单元可具有与先前选择的I/O单元不同的I/O单元间距和/或不同数量的接合焊盘206。I/O单元可以配置在IC的电子模型上。可以持续地重复这种迭代直到布局被认可。
一旦在块708中认可了布局,则在块710中,IC的布局被存储在计算机可读存储介质中。如本领域技术人员所理解的,IC的模型可以以GDSII格式被存储。
在块712中,GDSII文件被掩模制造设备(诸如光学图样生成器)所使用,以为含I/O单元的IC生成一个或多个掩模。在块714中,如本领域的技术人员所理解的,路由器820可以在单个半导体晶片上制造含I/O单元的IC。
在一些实施例中,一种系统包括计算机可读存储介质和处理器。计算机可读存储包括代表用于模制和/或制造半导体器件的第一类型的输入/输出(“I/O”)单元的数据。第一类型的I/O单元包括用于提供第一多种功能的电路。处理器与计算机可读存储介质进行通信,并且被配置为选择第一类型的I/O单元,在半导体器件的模型上配置多个第一类型的I/O单元,并在计算机可读存储介质中存储包括多个第一类型的I/O单元的半导体器件的模型。
在一些实施例中,一种系统包括与计算机可读存储介质通信的处理器。计算机可读存储介质包括:第一存储介质部,包含用于提供第一多种功能的第一类型的I/O单元的数据;以及第二存储介质部,包含用于提供第二多种功能的第二类型的I/O单元的数据。处理器被配置为在集成电路的模型上配置多个第一或第二类型的I/O单元,并在计算机可读存储介质中存储包括多个第一或第二类型的I/O单元的集成电路的模型。
在一些实施例中,一种方法包括向用于模制和/或制造半导体器件的第一类型的第一输入/输出(“I/O”)单元的第二电路分配第一类型的第一I/O单元的第一电路的资源。第一类型的I/O单元被存储在计算机可读存储介质的库中,并且第一类型的I/O单元从库的多个可用I/O单元类型中选择。基于包括至少一个第一类型的I/O单元的集成电路的电子表示创建用于集成电路的掩模。
本文描述的改进的I/O单元结构(其中,单个I/O单元包括用于提供多种功能的多个电路)能够有利地使资源在I/O单元的电路中进行分配和/或共享。与仅提供I/O单元(每一个均具有单个专用功能)列表的传统库相比,创建和提供具有各种I/O单元间距尺寸和功能的I/O单元的库能够使设计者优化半导体晶片上的I/O单元的布局。分配和/或共享资源的能力帮助减小了I/O单元阵列的总的尺寸,这帮助减小了互连的长度,从而增加了可通过I/O单元传送数据的速度。此外,资源的再分配和/或共享通过针对向IC提供电能和提供来自IC的电能的电路增加可用金属量来帮助减小EM的可能性。
本发明可以以用于实践这些处理的计算机实现处理和装置的形式来至少部分地具体化。本发明还可以以嵌入真实的机器可读存储介质(诸如RAM、ROM、CD-ROM、DVD-ROM、BD-ROM、硬盘驱动器、闪存或任何其他机器可读存储介质)的计算机程序码的形式来至少部分地具体化,其中,当计算机程序码被加载到计算机中并通过计算机执行时,计算机变为实践本发明的装置。本发明可以以计算机程序码(无论是否加载到计算机中和/或被计算机执行)的形式来至少部分地具体化,使得当计算机程序码被加载到计算机中并通过计算机执行时,计算机变为实践本发明的装置。当在通用处理器上实施时,计算机程序码片段配置处理器以创建专用逻辑电路。可选地,本发明可以在由用于执行根据本发明概念的方法的专用集成电路形成的数字信号处理器中被至少部分地具体化。
尽管根据示例性实施例描述了系统和方法,但本发明不限于此。此外,所附权利要求应该有被广泛构件,以包括所公开系统和方法的其他各种变型和实施例,在不背离系统和方法的等效范围的情况下,本领域的技术人员可以实现这些变型和实施例。权利要求中使用的定界符(诸如‘a)’和‘i)’)不应该看作是输入权利要求的任何顺序,而仅是为了用作视觉线索来增加权利要求的分析以及在稍后引用权利要求的特定部分时用作标识。
Claims (10)
1.一种系统,包括:
计算机可读存储介质,包括代表用于模制和/或制造半导体器件的第一类型的输入/输出(“I/O”)单元的数据,所述第一种类型的I/O单元包括用于提供第一多种功能的电路;以及
处理器,与所述计算机可读存储介质进行通信,所述处理器被配置为:
a)选择所述第一类型的I/O单元,
b)在半导体器件的模型上配置多个所述第一类型的I/O单元,以及
c)在所述计算机可读存储介质中存储含多个所述第一类型的I/O单元的半导体器件的模型。
2.根据权利要求1所述的系统,其中,所述计算机可读存储介质包括代表第二类型的I/O单元的数据,所述第二类型的I/O单元所具有的I/O单元间距不同于所述第一类型的I/O单元所具有的I/O单元间距。
3.根据权利要求1所述的系统,其中,所述第一类型的I/O单元包括:第一节点,连接至第一电源;和第二节点,连接至用于提供第一功能的电路。
4.根据权利要求1所述的系统,其中,所述处理器被配置为:
d)在所述集成电路的模型上配置所述第二类型的I/O单元的第一个,所述第二类型的I/O单元被配置为提供多种功能,并且其I/O单元间距不同于所述第一类型的I/O单元的I/O单元间距;以及
e)从所述集成电路的模型中去除所述第二类型的I/O单元的所述第一个。
5.根据权利要求1所述的系统,其中,所述处理器被配置为:
d)向第二电路分配第一电路的金属资源,所述第一电路被配置为提供所述第一类型的I/O单元的第一功能,所述第二电路被配置为提供所述第一类型的I/O单元的第二功能;以及
e)在所述计算机可读存储介质中存储所述第一类型的I/O单元的数据。
6.一种系统,包括:
计算机可读存储介质,包括:
第一存储介质部,包含用于提供第一多种功能的第一类型的I/O单元的数据;和
第二存储介质部,包含用于提供第二多种功能的第二类型的I/O单元的数据;以及
处理器,与所述计算机可读存储介质进行通信,所述处理器被配置为:
在集成电路的模型上配置第一类型或第二类型的多个I/O单元,并且
在所述计算机可读存储介质中存储含所述第一类型或所述第二类型的多个I/O单元的集成电路的模型。
7.根据权利要求6所述的系统,其中,所述第一类型的I/O单元的I/O单元间距不同于所述第二类型的I/O单元的I/O单元间距,
其中,所述第一类型和所述第二类型的I/O单元的I/O单元间距基于由所述第一类型和所述第二类型的I/O单元所提供的功能的数量。
8.根据权利要求6所述的系统,其中,所述第一类型的I/O单元包括:第一节点,连接至第一电源,和第二节点,连接至用于提供第一功能的电路。
9.根据权利要求6所述的系统,其中,所述处理器被配置为:
在显示器上向用户显示所述第二类型的I/O单元的第一个;以及
从所述显示器上去除所述第二类型的I/O单元的所述第一个。
10.一种方法,包括:
a)将用于模制和/或制造半导体器件的第一类型的第一输入/输出(“I/O”)单元的第一电路的资源分配给所述第一类型的第一I/O单元的第二电路;
b)在计算机可读存储介质的库中存储所述第一类型的I/O单元;
c)从所述库的多个可用I/O单元类型中选择所述第一类型的I/O单元;以及
d)基于含至少一个所述第一类型的I/O单元的集成电路的电子表示来为集成电路创建掩模,
该方法,还包括:
e)使用所述掩模制造半导体器件。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/947,938 | 2010-11-17 | ||
US12/947,938 US8302060B2 (en) | 2010-11-17 | 2010-11-17 | I/O cell architecture |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102467949A true CN102467949A (zh) | 2012-05-23 |
CN102467949B CN102467949B (zh) | 2015-04-29 |
Family
ID=46049004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110332917.8A Active CN102467949B (zh) | 2010-11-17 | 2011-10-27 | I/o单元结构 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8302060B2 (zh) |
CN (1) | CN102467949B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9537308B2 (en) * | 2013-12-03 | 2017-01-03 | Lattice Semiconductor Corporation | ESD protection using shared RC trigger |
US9268894B2 (en) * | 2014-05-16 | 2016-02-23 | Stmicroelectronics International N.V. | Area optimized driver layout |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6446250B1 (en) * | 2000-10-02 | 2002-09-03 | Artisan Components, Inc. | Input/output cell generator |
US6499134B1 (en) * | 2000-07-13 | 2002-12-24 | International Business Machines Corporation | Method of assigning integrated circuit I/O signals in an integrated circuit package |
CN1499524A (zh) * | 2002-10-31 | 2004-05-26 | ��ʽ���綫֥ | 能够进行高速处理的半导体存储装置 |
US7340699B2 (en) * | 2004-01-07 | 2008-03-04 | Kabushiki Kaisha Toshiba | Analysis apparatus for semiconductor LSI circuit electrostatic discharge by calculating inter-pad voltage between pads |
US20100131913A1 (en) * | 2008-11-26 | 2010-05-27 | Synopsys, Inc. | Method and apparatus for scaling i/o-cell placement during die-size optimization |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01289138A (ja) * | 1988-05-16 | 1989-11-21 | Toshiba Corp | マスタースライス型半導体集積回路 |
US5317210A (en) | 1993-02-23 | 1994-05-31 | Altera Corporation | I/O cell for programmable logic device providing latched, unlatched, and fast inputs |
JP2002026130A (ja) * | 2000-07-06 | 2002-01-25 | Nec Microsystems Ltd | 半導体集積回路及びi/oブロック配置方法 |
US6667865B2 (en) * | 2000-09-11 | 2003-12-23 | Texas Instruments Incorporated | Efficient design of substrate triggered ESD protection circuits |
US6550047B1 (en) * | 2000-10-02 | 2003-04-15 | Artisan Components, Inc. | Semiconductor chip input/output cell design and automated generation methods |
US6452417B1 (en) | 2001-04-12 | 2002-09-17 | Cypress Semiconductor Corporation | I/O cell architecture for CPLDs |
US6823502B2 (en) * | 2002-12-31 | 2004-11-23 | Lsi Logic Corporation | Placement of configurable input/output buffer structures during design of integrated circuits |
JP4671739B2 (ja) | 2005-04-05 | 2011-04-20 | パナソニック株式会社 | 半導体集積回路装置及びこれに備えるi/oセル |
-
2010
- 2010-11-17 US US12/947,938 patent/US8302060B2/en active Active
-
2011
- 2011-10-27 CN CN201110332917.8A patent/CN102467949B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6499134B1 (en) * | 2000-07-13 | 2002-12-24 | International Business Machines Corporation | Method of assigning integrated circuit I/O signals in an integrated circuit package |
US6446250B1 (en) * | 2000-10-02 | 2002-09-03 | Artisan Components, Inc. | Input/output cell generator |
CN1499524A (zh) * | 2002-10-31 | 2004-05-26 | ��ʽ���綫֥ | 能够进行高速处理的半导体存储装置 |
US7340699B2 (en) * | 2004-01-07 | 2008-03-04 | Kabushiki Kaisha Toshiba | Analysis apparatus for semiconductor LSI circuit electrostatic discharge by calculating inter-pad voltage between pads |
US20100131913A1 (en) * | 2008-11-26 | 2010-05-27 | Synopsys, Inc. | Method and apparatus for scaling i/o-cell placement during die-size optimization |
Also Published As
Publication number | Publication date |
---|---|
US8302060B2 (en) | 2012-10-30 |
CN102467949B (zh) | 2015-04-29 |
US20120124531A1 (en) | 2012-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10268793B2 (en) | System and method for designing cell rows | |
JP7261273B2 (ja) | 集積回路のための適応的多階層電力分配グリッド | |
US8336018B2 (en) | Power grid optimization | |
JP4357409B2 (ja) | 半導体集積回路装置及びその設計方法 | |
US8132142B2 (en) | Various methods and apparatuses to route multiple power rails to a cell | |
US8296705B2 (en) | Code tiling scheme for deep-submicron ROM compilers | |
CN106934090B (zh) | 时脉树架构、集成电路及其布局方法 | |
US20060195810A1 (en) | Aligned logic cell grid and interconnect routing architecture | |
KR102257031B1 (ko) | 반도체 집적 회로 설계 방법 | |
KR102276030B1 (ko) | 인터페이스 회로소자를 갖는 집적회로와, 그 인터페이스 회로소자용 인터페이스 셀 | |
CN106559068B (zh) | 集成电路 | |
US20240088899A1 (en) | Logic cell structure and integrated circuit with the logic cell structure | |
CN104733386A (zh) | 半导体集成电路装置及其布局设计方法 | |
CN110867439A (zh) | 天线保护单元 | |
US9760669B2 (en) | Congestion mitigation by wire ordering | |
CN102467949A (zh) | I/o单元结构 | |
US8680648B2 (en) | Compact metal connect and/or disconnect structures | |
TWI708156B (zh) | 對電源-接地胞元群組進行分割的方法及系統 | |
CN102194815B (zh) | 金属氧化物半导体组件及其制作方法 | |
US20070234261A1 (en) | Design support device for semiconductor device, design support method for semiconductor device, and design support program for semiconductor device | |
CN108268693B (zh) | 对电源-接地胞元群组进行分割的方法及系统 | |
US20140111274A1 (en) | Programmable revision cell id system and method | |
US11935894B2 (en) | Integrated circuit device with improved layout | |
Shomalnasab et al. | Density-uniformity-aware analog layout retargeting | |
JP2005276970A (ja) | オンチップデカップリングキャパシタ挿入方法及び集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |