CN102461351A - 多层陶瓷基片的制造方法 - Google Patents
多层陶瓷基片的制造方法 Download PDFInfo
- Publication number
- CN102461351A CN102461351A CN2010800273920A CN201080027392A CN102461351A CN 102461351 A CN102461351 A CN 102461351A CN 2010800273920 A CN2010800273920 A CN 2010800273920A CN 201080027392 A CN201080027392 A CN 201080027392A CN 102461351 A CN102461351 A CN 102461351A
- Authority
- CN
- China
- Prior art keywords
- stacked body
- pressure process
- cavity
- pressure
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1082—Partial cutting bonded sandwich [e.g., grooving or incising]
Abstract
制造具有空腔的多层陶瓷基片的方法包括,第一加压步骤,其中第一和第二未烧结片堆叠体各自通过加压多个未烧结陶瓷生片而形成;形成穿透第二片堆叠体的孔的步骤;通过将其上形成了所述孔的第二未烧结片堆叠体设在该第一未烧结片堆叠体上形成初步第三未烧结片堆叠体的步骤;第一和第二薄膜分别放置在该初步第三未烧结片堆叠体的顶部和底部上。通过加压第一和第二薄膜以及初步第三未烧结片堆叠体形成第三片堆叠体的步骤;以及烧结第三未烧结片堆叠体的步骤。从而多个陶瓷生片通过平板模层叠而不受空腔形状的影响,且生产过程简化并以稳定的方式进行。
Description
技术领域
示例性的实施例涉及多层陶瓷基片的制造方法,更特别地,涉及一种用于陶瓷静电吸盘或陶瓷加热器的具有空腔的多层陶瓷基片的制造方法。
背景技术
一般,众所周知多层陶瓷基片具有良好的等离子阻隔性,耐氧化性,耐化学性以及良好的电绝缘性。因此,多层陶瓷基片已经广泛取代金属用于电力行业的各个领域,以弥补金属的物理和化学缺陷。特别是,多层陶瓷基片已经广泛取代金属用于制造半导体器件。例如,在制造半导体器件的各种工艺中,多层陶瓷基片已经被用于通过在晶片上施加静电力以保持晶片的静电吸盘、和将晶片加热到高温的陶瓷加热器。
传统的多层陶瓷基板通常是如下制造。多个未烧结陶瓷片堆叠体在一起并被加压以彼此固定。然后,该固定的陶瓷片束被烧结到一个烧结温度,从而制造出多层陶瓷基片。特别是,当多层陶瓷基片用作陶瓷静电吸盘或陶瓷加热器时,电极层(或电极图案)可以被设在该未烧结陶瓷片之间,且电连接到该电极层的布线通过一空腔向外暴露。电能通过该布线传输到该电极层,该电极层产生静电力或热量。
附图1是示出现有的具有空腔的多层陶瓷基板的制造方法的处理步骤的剖视图。
参照图1,多个未烧结陶瓷片1相互堆叠,且电极层8可以形成在该未烧结陶瓷基片1上。然后,多个具有为形成空腔3的孔2的未烧结陶瓷片堆叠体在该电极层8上。该多个未烧结陶瓷片被彼此加压从而形成片堆叠体4,其中邻近的陶瓷片1被彼此固定。最后,该片堆叠体被加热到烧结温度从而形成现有的具有空腔3的多层陶瓷基片。
特别的,通常通过使用一对分别位于该片堆叠体4的底部和顶部的彼此平行的平板模具5和6对该未烧结陶瓷片1进行加压。因此,就存在一个问题,即当对该片堆叠体4进行加压时,该空腔3的底部很难被加压。也就是说,通过空腔3暴露的电极层8不能与该平板模具直接接触,从而很难在加压过程中被加压。因此,陶瓷片1易于彼此分离且电极层8和陶瓷片1有可能变形。
为此,有建议在平板模具上设置突入空腔3内的突出部。然而,将突入部准确插入空腔3通常需要与各空腔的形状和结构相对应的各平板模具,且因此必须需要将该突出部与该空腔3校准的额外的校准过程,这导致了平板模具操作不方便,且很难对制造设备作快速处理。此外,当该突出没有与该空腔3准确配合时,施加到该平板模具上的压力可能难以被准确地传递到该空腔3的底部。从而,施加到空腔3底部的压力太小从而导致陶瓷片1不能充分地彼此加压或施加到空腔3底部的压力太大而导致该电极层8可能变形。
此外,有建议将多个陶瓷片1加压后形成片堆叠体4,通过在切除该片堆叠体的一部分在该片堆叠体4上形成凹槽作为空腔3。然而,部分切除该片堆叠体4往往会对空腔3周围的电极层8和陶瓷片1造成损坏。
因此,仍然需要改进多层陶瓷基片的制造方法,以使能够在片堆叠体中容易和有效地形成空腔。
发明内容
技术问题
示例性的实施例提供了一种通过使用一对平板模具而不论空腔形状,容易且稳定地制造具有空腔的多层陶瓷基片的制造方法。
技术方案
依据某些示例性实施例,提供了一种多层陶瓷基片的制造方法。通过第一加压过程加压多个未烧结陶瓷片可以分别形成第一和第二片堆叠体。穿透该第二片堆叠体可以形成孔。通过将具有孔的第二片堆叠体定位在第一片堆叠体上形成第三初步片堆叠体。第一薄膜和第二薄膜可以分别形成在该第三初步片堆叠体的顶部和底部上。通过第二加压过程加压该第一和第二薄膜以及该第三初步片堆叠体可以形成第三片堆叠体。该第一和第二薄膜可以从该第三片堆叠体移除,然后该烧结该第三片堆叠体。
在一个示例性实施例中,该第三初步片堆叠体具有由该第二片堆叠体的孔的内壁和该第二片堆叠体下方的第一片堆叠体限定的空腔,该空腔由第一薄膜覆盖,以及第一和第二薄膜包括树脂以使得其可以防止空腔中的空气通过第一和第二片堆叠体泄漏。
在一个示例性实施例中,在第二片堆叠体的上表面和第一薄膜之间,以及第一片堆叠体的下表面和第二薄膜之间还可以至少形成硅(Si)层。在这种情况下,树脂包括聚对苯二甲酸乙二醇酯(PET)。
在一个示例性实施例中,进行第一加压过程的压力可以比第二加压过程低。
在一个示例性实施例中,进行第一加压过程的压力可以在1MPa到2Mpa之间,进行第二加压过程的压力可以在3MPa到3.5Mpa之间。
在一个示例性实施例中,进行第一加压过程的时间可以比第二加压过程短。
在一个示例性实施例中,进行第一加压过程的时间可以在85秒到95秒之间,进行第二加压过程的压力可以在595秒到605秒之间。
在一个示例性实施例中,第一和第二加压过程可以通过彼此平行安装的一对平板模具来进行。
在一个示例性实施例中,第一和第二加压过程可以在65℃到100℃的温度中进行。
在一个示例性实施例中,在形成第三初步片堆叠体之前,还可以在第一片堆叠体上形成电极层。
有益效果
根据本发明构思的一些示例性实施例,第三初步片堆叠体的孔可以由在其顶部和底部覆盖薄膜从而以这样一种方式形成空腔,使得在利用一对平板模具形成第三片堆叠体的第二加压过程中空腔中的空气可以与周围充分密封。从而,与通过第二加压过程施加到平板模具上的外部压力成比例的足够的空气压力可以施加到该空腔的底部,并因此该空腔的底部充分地粘结到该片堆叠体的单个陶瓷片上,尽管该空腔的底部可能没有直接与该平板模具接触。因此,通过使用该平板模具而不管该空腔的形状如何可以容易地制造出具有空腔的多层陶瓷基片。
特别的,不管空腔形状如何,利用该平板模具通过第二加压过程可以形成第三片堆叠体,因此,不需要仅仅用于空腔的特定形状的单个模具且该模具可以是标准化的,并因此减少了单个模具与片堆叠体相校准的时间。此外,模具的标准化可以提高生产设备的兼容性和生产过程的简单化。进一步的,在第二加压过程中,该电极层可以不与该模具直接接触,从而可以不考虑平板模具而设计空腔,因此防止了电极层和设计设施的损坏和污染。
此外,本发明构思的多层陶瓷基片可以通过第一和第二加压过程的分离的两个加压过程的步骤而形成。特别的,第一加压过程可以在低于第二加压过程的压力并在小于第二加压过程的时间下进行,从而提高了制造该陶瓷基片过程的效率和稳定性。
附图说明
通过下面详细说明并结合附图将会更清楚了解所示例性实施例。
图1是示出制造现有的具有空腔的多层陶瓷基片的方法之工艺步骤的剖视图。
图2是显示按照本发明构思的示例性实施例的制造具有空腔的多层陶瓷基片之方法的流程图。
图3-9是示出如图2所示的多层陶瓷基片制造方法的工艺步骤的剖视图。
具体实施方式
以下将结合附图对各种示例性实施例进行更加详细的描述,其中附图中显示几种示例性实施例。然而本发明可以不同形式实施而非限于文中所提之实施例。还有,文中所提实施例仅为本发明之揭露更加彻底和完整,借此将本发明之范围完全地传达给本领域技术人员。为达到清楚的说明,在附图中层和区域的尺寸和相对大小会以夸大的形式进行呈现。
应理解的是,当一元件或层被称作“位于…上”、“连接到”或“耦合到”另一元件或层时,则表示一元件或层是可直接位于另一元件或层上、一元件或层是可直接连接到另一元件或层上或一元件或层是可直接耦合到另一元件或层上,或是中间元件或层是可存在的。相反的,当一元件或层与另一元件或层的关系被指示为“直接位于…上”、“直接连接到”或“直接耦合到”时,则表示中间元件或层是不存在的。全文中相同的符号表示相同的元件。于此所述的术语“和/或”包括了一个或多个相关所列项目任一与所有组合。
可以理解的是,虽然第一、第二、第三等术语是可用于各种元件、部件、区域、层和/或部分,但这些元件、部件、区域、层和/或部分并不仅限于这些术语。这些术语仅是为了将一元件、一部件、一区域、一层或一部分与另外的一元件、一部件、一区域、一层或一部分之间进行区分。在不脱离本发明的教导下,以下所讨论的一第一元件、一第一部件、一第一区域、一第一层或一第一部分可以被称作一第二元件、一第二部件、一第二区域、一第二层或一第二部分。
为便于说明起见,例如“位于…下方”、“位于…之下”、“底部”、“位于…上方”、“位于…之上”等空间术语是用于对附图中所示的一元件或特征与另一元件或特征的关系。可以理解的是,这些空间术语除了对附图中所示的方向进行说明之外,这些空间术语可用以包含了于使用中或操作中的装置的不同方向。例如,如果在附图中所示的装置被翻转时,则原本“元件位于其它元件的下方”或特征的描述便会改变为“元件位于其它元件的上方”或特征的状态。因此,“位于…之下”的示范术语是可以同时包括“位于…之上”和“位于…之下”的方向。装置也可采用其它方向(以90度或其它角度旋转)进行转向,于此可利用空间相关描述符号来解释。
这里所使用的技术术语仅仅是用以描述特定实施例,但不因此而造成对本发明的限制。单数形式同样可以包括复数形式,除非在文字上有清楚的指明。更可以理解的是,当说明书中使用了“comprise(包括)”和/或“comprising(包括)”等术语以指明所述特征、整体、步骤、操作、元件和/或部件的存在时,不会因此而排除了一个或多个其它特征、整体、步骤、操作、元件和/或组的存在或增加。
在此将参考作为本发明的理想实施例的示意图的截面图描述本发明的实施例。因而,可以预料到由于例如制作技术和/或容差引起的这些图解的形状的变化。因此,本发明的实施例不应被解释为受限于在此示出的区域的特定形状,而应包括由于例如制作产生的形状偏差。例如,图示为长方形的注入区在它的边缘处一般将具有圆形或弯曲的特征和/或注入浓度梯度而不是从注入到非注入区的二进制变化。同样,通过注入形成的掩埋区可以在该掩埋区和通过其进行注入的表面之间的区域中产生一些注入。因此,在图中示出的区域实际上是示意性的,并且它们的形状并不旨在说明元件的区域的精确形状并且并不旨在限制本发明的范围。
除非另有定义,在此所使用的所有术语(包括技术术语和科学术语)与本领域技术人员所理解的意义是相同的。更应理解的是,术语,如常用词典中有定义的术语,应解释为具有与相关技术文字中的该术语的意义一致的含义,并且除非在说明书中有特别的定义,否则这些术语是不宜采用理想或过度形式概念的方式而加以定义。
下面将参照附图详细说明示例性的实施例。用于在半导体基片例如晶片上形成薄膜的沉积设备被设置以作为下文中用于处理基片的设备。然而,该沉积设备仅仅是示例性的示例性实施例而不能解释为对其具有限制性。从而,本发明构思中的本示例性实施例中的起模顶杆也可以应用于例如干刻蚀设备,平面设备等用于处理该基片的各种设备上和离子注入过程中,只要该过程是进行在位于该设备的基座上的基片上。
图2是显示按照本发明构思的示例性实施例的制造具有空腔的多层陶瓷基片之方法的流程图。图3-9是示出如图2所示的多层陶瓷基片制造方法的工艺步骤的剖视图。
参照图2-图4,可以通过第一加压过程各自形成第一未烧结片堆叠体12和第二未烧结片堆叠体14(步骤S110)。例如,多个未烧结陶瓷生片11可以通过第一加压过程加压从而形成第一未烧结片堆叠体12,多个另外的未烧结陶瓷生片可以通过与第一未烧结片堆叠体12相独立的第一加压过程加压从而形成第二未烧结片堆叠体14。
特别的,陶瓷粉末和为均匀分散该陶瓷粉末的分散剂可以溶于一溶剂从而形成第一陶瓷混合物。然后,粘结剂和增塑剂可以与该第一陶瓷混合物相混合从而形成第二陶瓷混合物。可以向第二陶瓷混合物中提供空气并由于气泡而产生分布在该第二陶瓷混合物中的气隙。当包括气隙的该第二陶瓷混合物形成为陶瓷片11时,由于该空气间隙使得在该陶瓷片11的表面上会分布多个凹槽,同时在该陶瓷片11中可能仍然保留有气隙。为此,需要通过额外的工艺从该第二陶瓷混合物中去除气隙。此后,没有气隙的第二陶瓷混合物通过各种工艺可以被加工成薄板或薄的结构,从而形成没有凹槽和气隙的未烧结陶瓷片。例如,该第二陶瓷混合物通过刮刀工艺(doctor blade process)可以形成为大量的片,每个加工形成的片可以通过干燥处理来干燥,从而形成该未烧结陶瓷片11。
然后,多个未烧结陶瓷片11可以设置在第一和第二平板模具32和34之间,然后对在第一和第二平板模具32和34之间的陶瓷生片11进行第一加压过程。可以向第一和第二平板模具32和34施加外部压力,并因此加压在该第一和第二平板模具中间的未烧结生片11。从而,相邻的陶瓷生片11通过该外部压力彼此粘结或固定,从而形成第一未烧结片堆叠体12。以相同的方式,多个其它未烧结陶瓷片可以设置在第一和第二平板模具32和34之间,以及在第一和第二平板模具32和34之间的陶瓷生片进行第一加压过程,从而形成第二未烧结片堆叠体14。即,在第一和第二片堆叠体12和14中,该陶瓷片11可以彼此粘结或固定。有时,由于外部压力彼此粘结或固定在一起的陶瓷生片11状态会被称为陶瓷生片11的堆叠状态。在本示例性实施例中,第一片堆叠体12和第二片堆叠体14可以通过基本相同的第一加压过程而形成。
由于空腔24可以仅仅在第二片堆叠体14上形成,尽管具有通过第一加压过程的相同形成过程,但第一片堆叠体和第二片堆叠体12和14需要彼此区分。因此,第一片堆叠体和第二片堆叠体12和14可以不必同时形成,只要第一片堆叠体和第二片堆叠体12和14可以单独或分别形成。例如,第一片堆叠体12可以在第二片堆叠体14之前或之后形成。为此,形成该第一和第二片堆叠体12和14的处理步骤在图2中相同的参考标记S110表示。
可以为静电吸盘或陶瓷加热器设置电极层18。该电极层18可以形成在多层陶瓷基片中并可以在该陶瓷吸盘中产生静电力或者在该陶瓷加热器中产生热量。在本示例性实施例中,该电极层18可以形成在第一片堆叠体12和14之间的位置。特别的,该电极层18可以在第一加压过程中与第一片堆叠体12一同形成。该电极层18可以位于多个陶瓷生片11的顶部或底部并在第一加压过程中被压于多个陶瓷生片11。在这种情况下,电极层18会与第一和第二平板模具32和34中的一个直接接触,并可能被该平板模具32和34损伤或污染。从而,可以在该电极层18和第一和第二平板模具32和34中的一个中间设置保护膜(未示出)。任何种类的保护膜都可以允许使用,只要该电极层18在第一加压过程中可以受到充分保护。例如,保护膜可以包括树脂或与将在此后详述的第一和第二薄膜42和44相同的材料。电极层18可以通过第一加压过程形成在第二片堆叠体14的表面,然后该第一片堆叠体12可以设置在电极层18上。或者,可以将用于电极的单独的片设置在该第一和第二片堆叠体12和14之间,并当该第一和第二片堆叠体12和14通过第二加压过程形成片堆叠体10时可以形成电极层18。
参照图2-5,用于空腔24的孔22可以形成在该第一和第二片堆叠体12和14中一个(S120)中。在本示例性实施例中,孔22形成为穿过第二片堆叠体。
可以使用各种工艺形成穿过第二片堆叠体14的孔22。例如,可以使用冲压工艺和钻削工艺形成该孔22。或者,也可以采用激光束来形成该孔22。。只要可以将孔22形成预期的形状,也可以采用其它任何工艺形成该孔22。从而,该第一片堆叠体12形成为具有电极层18,该第二片堆叠体可形成为具有孔22。
参照图2-6,穿过其中形成孔22的第二片堆叠体14可以位于设置有电极层18的第一片堆叠体12上,从而形成第三初步未烧结片堆叠体16(步骤S130)。然后,在第三初步片堆叠体16的顶部上可以形成第一薄膜42以覆盖孔22,并且可以在第三初步片堆叠体16的底部上形成第二薄膜44(S140)。
特别的,第一和第二片堆叠体12和14可以设置成这样一种方式,其中电极层18可以设置在该第一和第二片堆叠体12和14之间。即,具有孔22的第二片堆叠体1可以位于其上形成了电极层18的第一片堆叠体12上。因此,由孔22的内壁和该第一片堆叠体12限定的空腔24,可以以这样一种方式形成于该第三初步片堆叠体16,其中该电极层18可以通过空腔24暴露。即,空腔24的底部可以对应于该电极层18。
在形成第三初步片堆叠体16后,第一薄膜42和第二薄膜44可以各自形成在该第三初步片堆叠体16的顶部和底部上,以防止该第三初步片堆叠体16通过其顶部和底部与周围连通。即,第一薄膜42可以形成在该第二片堆叠体14的顶部,第二薄膜44可以形成在第一片堆叠体16的底部。当对该由第一和第二薄膜42和44覆盖的第三初步片堆叠体16进行加压时,由于该第一和第二薄膜42和44,而可以在空腔24中产生空气压力。
特别的,空腔24可以由第一薄膜42覆盖,从而可以使空腔24同周围相隔离。在本实施例中,第一薄膜42可以包括用于防止空腔24中的空气同周围相连通的密封件,从而空腔24中的空气气压在第二加压过程中保持恒定。例如,该第一和第二薄膜42和44可包括用于密封空气的树脂基材料,例如聚对苯二甲酸乙二醇酯(PET)树脂。进一步的,第一和第二薄膜42和44可以涂覆硅(Si)从而便于该第一和第二薄膜42和44从该初步的第三片堆叠体16a分离。该硅(Si)层可以形成在薄膜42和44会接触的第一和第二片堆叠体12和14的部分上。或者,该硅(Si)层可以形成在第一和第二薄膜42和44的整个表面上。即,该硅(Si)层可以形成在第二片堆叠体14的上表面和第一薄膜42之间以及第一片堆叠体12的下表面和第二薄膜44之间。尽管本示例性实施例公开了PET树脂作为第一和第二薄膜42和44,本领域公知的任何其它材料或元件也可以用作为薄膜42和44,只要该空腔24可以为空气密封而充分地与周围密封,以及在接下来的第二加压过程中允许具有足够的压力阻力。
第一和第二薄膜42和44可以粘结到初步第三片堆叠体16的表面,从而该第一和第二薄膜42和44可以限制该第三初步片堆叠体16。从而可以充分防止第一和第二片堆叠体12和14以及其中的陶瓷片11在第二加压过程中变形。
参照图2-7,第一薄膜42,第二薄膜44以及第三初步片堆叠体16可以被加压形成第三未烧结片堆叠体(S150)。特别地,有第一和第二薄膜42和44设在其上的第三初步片堆叠体16设置在一对平板模具32和34之间,可以对该平板模块32和34进行第二加压过程。在本示例性实施例中,用于第二加压过程中的平板模具32和34可以与在第一加压过程中的基本上一样,因此在图7以及在图3和4中采用相同的附图标记32和34来标记该平板模具。依据该第二加压过程,第一和第二片堆叠体12和14可以彼此粘结或固定,从而形成第三片堆叠体16。
平板模具32和34可包括平板结构,并因此在第二加压过程中空腔24的底部不会与第一模具32直接接触。然而,因为第一和第二薄膜42和44可以设置在第三初步片堆叠体16a的顶部和底部上,该空腔24在第二加压过程中可以与周围充分地密封。第一薄膜42可覆盖空腔24顶部,在第二加压过程中可以防止空腔24中的空气向上泄漏。第二薄膜44在第二加压过程中可以防止空腔24中的空气通过陶瓷片11向下泄漏。由于该第一和第二片堆叠体12和14的未烧结陶瓷片11可以相对良好地与周围连通,因此可能气密性不足,在第二加压过程中空腔24中的大量空气可以通过陶瓷片11向周围泄漏。从而,在第二加压过程后,空腔24中可能不产生空气压力。因此,在第二加压过程中,可通过第一和第二薄膜42和44将空腔中的空气与周围充分密封,空腔24在第二加压过程中可以处于足够的气压下。
在第二加压过程中,空腔24中的空气压力可与通过第一平板模具32施加到第一薄膜42上的外部压力成比例,从而在空腔24底部的电极层18也可以被与外部压力成比例地加压。即,尽管空腔24的底部不与第一平板模具32直接接触,但通过与上平板模具的外部压力成比例的空腔24中的空气压力,对应于空腔34底部的电极层18可以充分地粘结并叠置在第一片堆叠体12上。从而,尽管在第二加压过程中没有直接加压,但由于空腔24内的空气压力产生的间接施压,电极层18也可以稳固地设置在第三片堆叠体16上。
尽管本示例性实施例中公开了形成第三初步片堆叠体16的步骤,在该第三初步片堆叠体16的顶部和底部形成第一和第二薄膜的步骤和加压该第三初步片堆叠体16的步骤依次顺序进行,但如本领域普通技术人员应知道的,只要第一和第二薄膜42和44可具有相同的结构和功能,对这些步骤和顺序其它任意调整均是允许的。例如,第二薄膜44可以首先形成在第二平板模具34上,然后具有电极层18的第一片堆叠体12可以形成在该第二薄膜44上。此后,具有孔22的第二片堆叠体14可以形成在第一片堆叠体12上,第一薄膜42可以形成在该第二片堆叠体14上。最后,第一平板模具32可以形成在第一薄膜42上,第二加压过程可以施加到平板模具32和34上。因此,只是示例性地公开了在形成第一和第二薄膜42和44之前首先形成第一和第二片堆叠体12和14的情况下的,形成第三初步片堆叠体16(步骤S130)的步骤、形成第一和第二薄膜的步骤(步骤S140)和形成第三片堆叠体16(步骤S150)的步骤,因此上述次序不能解释为是限制性的。
参照图2-8,该第一和第二薄膜42和44可以从第三片堆叠体16上移除(步骤S160)。因此,该第三片堆叠体16可以为初步多层陶瓷基片10,其具有多个彼此粘结或固定的陶瓷片11、在陶瓷片11之间的电极层18、以及穿过一些陶瓷片11并露出该电极层的空腔24。
参照图2-9,其中第一和第二薄膜从其上移除的第三片堆叠体16可以加热到烧结温度(步骤S170),从而形成具有空腔24的多层陶瓷基片10。
对初步多层陶瓷基片10的烧结过程可以依据未烧结陶瓷片11中的陶瓷而不同。例如,当未烧结陶瓷包括氧化铝(Al2O3),该烧结过程可以在大约1600℃到大约1650℃的温度和湿氢气氛围中进行。相反的,当未烧结陶瓷片11包括氮化铝(AlN)时,该烧结过程可以在大约1750℃到大约1850℃的温度和氮气氛围中进行。
进一步地,可以在初步多层陶瓷基片10的上部和底部上进一步形成抗变形陶瓷片(未示出),并由此可以充分防止初步多层陶瓷基片10的陶瓷片11在烧结过程中变形。例如,该抗变形陶瓷片具有比陶瓷片11高的烧结温度。
如上所述,第一和第二片堆叠体12和14分别由多个陶瓷片11通过第一加压过程形成。然后,电极层18可以形成在该第一片堆叠体12上,用于空腔24的孔22可以形成在该第二片堆叠体14上。具有电极层18的第一片堆叠体和具有孔22的第二片堆叠体14可以通过第二加压过程形成为第三片堆叠体16,其覆盖有第一和第二薄膜42和44。薄膜42和44可以从该第三片堆叠体16上移除,从而形成初步多层陶瓷基片10。可以在烧结温度下烧结初步多层陶瓷基片10从而形成本发明的多层陶瓷基片。
在本示例性实施例中,第一加压过程可以在低于第二加压过程的压力下进行,从而可以防止陶瓷片11沉陷(sagging)。第二加压过程可以在常规的条件下进行。
例如,进行第一加压过程的压力可以2Mpa以下,进行第二加压过程的压力可以3.5Mpa以下。优选的,进行第一加压过程的压力可以在1MPa到2Mpa之间,进行第二加压过程的压力可以在3MPa到3.5Mpa之间。
当第一加压过程在低于大约1Mpa下进行时,陶瓷片11和电极层18彼此间的粘结可能不足,并因此使得第一片堆叠体12可能在第二加压过程中变形。例如,在第二加压过程中,该第一片堆叠体12可能部分地朝向空腔24凸起。相反,当第一加压过程在高于大约2Mpa下进行时,有第一和第二片堆叠12和14可能没有充分彼此粘结的问题。当第二加压过程在高于大约3.5Mpa下进行时,第一片堆叠12在第二加压过程中也会变形,譬如产生第一片堆叠体12朝向空腔24的部分凸起部。
第一和第二加压过程中的处理时间也会对陶瓷片11之间的粘结质量产生影响。例如,进行第一加压过程的时间可以在85秒到95秒之间,进行第二加压过程的时间可以在595秒到606秒之间。优选的,进行第一加压过程的时间可以在大约90秒,进行第二加压过程的压力可以在大约600秒。当第一和第二加压过程不在上述合适的处理时间内进行,如上述当不在合适的压力范围内的同样的缺陷将会在多层陶瓷基片中出现。
进一步的,第一和第二加压过程可以在大约65℃到大约100℃下进行。当第一和第二加压过程中的处理温度在低于大约65℃时,用于粘结陶瓷片11的粘结剂可能不会充分作用并从而导致陶瓷片11之间很难充分地粘结。相反,当第一和第二加压过程中的处理温度超过大约100℃时,陶瓷片11中的大部分的有机材料(如粘结剂和增塑剂)会被氧化,其阻碍了陶瓷片11彼此之间的粘结。
特别的,第一和第二片堆叠体12和14可以通过第一加压过程分别形成,用于空腔24的孔22可仅通过穿通第二片堆叠体14的一部分而容易地形成。然后,通过第二加压过程结合第一和第二片堆叠体12和14可以形成第三片堆叠体16。因此,与具有空腔的片堆叠体的现有形成方法相比,独立的第一加压过程和第二加压过程充分地方便了具有空腔24的第三片堆叠体16的形成,现有方法通过单个加压过程形成片堆叠体且在该片堆叠体上形成凹槽以作为空腔。进一步,第一加压过程可以在低于第二加压过程的压力并在小于第二加压过程的时间下进行,从而使得陶瓷片11的处理缺陷,例如朝向空腔的部分凸起,可以充分最小化。
工业实用性
依据多层陶瓷基片的制造方法的示例性实施例,具有空腔的第三初步片堆叠体可以在其顶部和底部覆盖有薄膜,使得在利用一对平板模具形成第三片堆叠体的第二加压过程中空腔内的空气可以与周围充分密封。从而,与通过第二加压过程施加到平板模具上的外部压力成比例的足够的空气压力可以施加到该空腔的底部,并因此该空腔的底部充分地粘结于该片堆叠体的单个陶瓷层,尽管该空腔的底部没有直接与该平板模具接触。因此,通过使用该平板模具可以容易地制造出具有空腔的多层陶瓷基片,而不管该空腔的形状如何。
进一步的,第三片堆叠体中的空腔可以仅通过第二加压过程使第一和第二片堆叠体结合而容易地形成,并可以具有与穿过第二片堆叠体的孔的形状相对应的各种形状。该孔可以仅通过穿透第二片堆叠体的某些部分而容易地形成在第二片堆叠体上而不用在其上形成凹槽,从而,该孔可以形成为各种形状。由此,本发明构思的通过简化的和成本减少的制造过程得到的多层陶瓷基片可具有陶瓷片彼此之间更加稳固的粘结和更加多样的形状。
上述为所示例性实施例的说明,但这些实施例的说明并不会造成对其本身的限制。虽然上述仅举出少部分的实施例,本领域技术人员容易理解,实际上在不脱离本发明创新教导和优点下仍可作修改。因此,针对任何修改而言,本发明的保护范围应当以权利要求的所界定的范围为准。本申请权利要求中的功能性装置语句包含了对此所述的可执行上述功能的结构,并且除了提出的结构相同物之外,也提出了等同结构。因此,可以理解的是,虽然在上述说明中提出了各种示例性的实施例,但上述说明不应该被解释为限制于这些所揭露的特定实施例、所提出的修改例也不受到所揭露的实施例的限制,并且其它所示例性的实施例也被包括在专利范围之中。
Claims (10)
1.一种制造具有空腔的多层陶瓷基片的方法,该方法包括:
通过第一加压过程对多个未烧结陶瓷片加压分别形成第一片堆叠体和第二片堆叠体;
形成穿透所述第二片堆叠体的孔;
通过将具有所述孔的第二片堆叠体放置在所述第一片堆叠体上以形成第三初步片堆叠体;
在所述第三初步片堆叠体的顶部和底部分别形成第一薄膜和第二薄膜;
通过第二加压过程对所述第一薄膜和第二薄膜以及所述第三初步片堆叠体加压形成第三片堆叠体;和
烧结所述第三片堆叠体。
2.根据权利要求1所述的方法,其中所述第三初步片堆叠体包括由所述第二片堆叠体的孔的内壁和所述第二片堆叠体下面的所述第一片堆叠体界定的空腔,使得所述空腔由所述第一薄膜覆盖,并且所述第一薄膜和第二薄膜包括树脂从而防止空腔中的空气通过所述第一片堆叠体和第二片堆叠体泄漏。
3.根据权利要求2所述的方法,进一步包括在所述第二片堆叠体的上表面和所述第一薄膜之间,以及所述第一片堆叠体的下表面和所述第二薄膜之间形成至少硅(Si)层,其中,所述树脂包括聚对苯二甲酸乙二醇酯(PET)。
4.根据权利要求1所述的方法,其中所述第一加压过程在低于所述第二加压过程的压力下进行。
5.根据权利要求4所述的方法,其中所述第一加压过程在1MPa到2Mpa的压力下进行,所述第二加压过程在3MPa到3.5Mpa的压力下进行。
6.根据权利要求1所述的方法,其中进行所述第一加压过程的时间比所述第二加压过程短。
7.根据权利要求6所述的方法,其中进行所述第一加压过程的时间在85秒到95秒之间,进行所述第二加压过程的压力在595秒到605秒之间。
8.根据权利要求1所述的方法,其中通过使用彼此平行安装的一对平板模具来进行所述第一加压过程和第二加压过程。
9.根据权利要求1所述的方法,其中所述第一加压过程和第二加压过程在65℃到100℃的温度下进行。
10.根据权利要求1所述的方法,在形成所述第三初步片堆叠体之前,还包括在所述第一片堆叠体上形成电极层。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2009-0054726 | 2009-06-19 | ||
KR1020090054726A KR101580464B1 (ko) | 2009-06-19 | 2009-06-19 | 다층 세라믹 기판의 제조 방법 |
PCT/KR2010/003314 WO2010147313A2 (ko) | 2009-06-19 | 2010-05-26 | 다층 세라믹 기판의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102461351A true CN102461351A (zh) | 2012-05-16 |
CN102461351B CN102461351B (zh) | 2014-09-24 |
Family
ID=43356857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080027392.0A Active CN102461351B (zh) | 2009-06-19 | 2010-05-26 | 多层陶瓷基片的制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8496770B2 (zh) |
KR (1) | KR101580464B1 (zh) |
CN (1) | CN102461351B (zh) |
WO (1) | WO2010147313A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111312596A (zh) * | 2020-03-10 | 2020-06-19 | 中国电子科技集团公司第二十九研究所 | 一种ltcc基板双面腔体结构的制作方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8998144B2 (en) * | 2012-02-06 | 2015-04-07 | Textron Innovations Inc. | Thermal insulation barrier for an aircraft de-icing heater |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001230548A (ja) * | 2000-02-21 | 2001-08-24 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
JP2002164655A (ja) * | 2000-11-28 | 2002-06-07 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
CN1356864A (zh) * | 2000-11-27 | 2002-07-03 | 株式会社村田制作所 | 多层陶瓷衬底及其制造方法 |
CN1384700A (zh) * | 2001-03-28 | 2002-12-11 | 株式会社村田制作所 | 多层陶瓷衬底的制造方法 |
JP2003158375A (ja) * | 2001-11-22 | 2003-05-30 | Sumitomo Metal Electronics Devices Inc | セラミック多層基板の製造方法及び半導体装置 |
CN101049058A (zh) * | 2004-10-29 | 2007-10-03 | 株式会社村田制作所 | 陶瓷多层基板及其制造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU4531793A (en) * | 1992-06-12 | 1994-01-04 | Aluminum Company Of America | Method of fabricating multilayer structures with nonplanar surfaces |
US6423174B1 (en) * | 1996-06-21 | 2002-07-23 | International Business Machines Corporation | Apparatus and insertless method for forming cavity substrates using coated membrane |
US5858145A (en) * | 1996-10-15 | 1999-01-12 | Sarnoff Corporation | Method to control cavity dimensions of fired multilayer circuit boards on a support |
US5788808A (en) | 1997-04-15 | 1998-08-04 | International Business Machines Corporation | Apparatus for forming cavity substrates using compressive pads |
US6179951B1 (en) * | 1999-03-05 | 2001-01-30 | International Business Machines Corporation | Method of protecting a non-planar feature using compressive pads and apparatus thereof |
US7018494B2 (en) * | 2002-08-28 | 2006-03-28 | Kyocera Corporation | Method of producing a composite sheet and method of producing a laminate by using the composite sheet |
US7491282B2 (en) * | 2003-03-31 | 2009-02-17 | Tdk Corporation | Method for manufacturing multi-layered ceramic electronic component |
US7244331B1 (en) * | 2004-10-07 | 2007-07-17 | Northrop Grumman Corporation | Method of producing an LTCC substrate with cavities having improved bondability |
US7578058B2 (en) * | 2005-04-19 | 2009-08-25 | Tdk Corporation | Production method of a multilayer ceramic substrate |
-
2009
- 2009-06-19 KR KR1020090054726A patent/KR101580464B1/ko active IP Right Grant
-
2010
- 2010-05-26 CN CN201080027392.0A patent/CN102461351B/zh active Active
- 2010-05-26 WO PCT/KR2010/003314 patent/WO2010147313A2/ko active Application Filing
- 2010-05-26 US US13/321,939 patent/US8496770B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001230548A (ja) * | 2000-02-21 | 2001-08-24 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
CN1356864A (zh) * | 2000-11-27 | 2002-07-03 | 株式会社村田制作所 | 多层陶瓷衬底及其制造方法 |
JP2002164655A (ja) * | 2000-11-28 | 2002-06-07 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
CN1384700A (zh) * | 2001-03-28 | 2002-12-11 | 株式会社村田制作所 | 多层陶瓷衬底的制造方法 |
JP2003158375A (ja) * | 2001-11-22 | 2003-05-30 | Sumitomo Metal Electronics Devices Inc | セラミック多層基板の製造方法及び半導体装置 |
CN101049058A (zh) * | 2004-10-29 | 2007-10-03 | 株式会社村田制作所 | 陶瓷多层基板及其制造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111312596A (zh) * | 2020-03-10 | 2020-06-19 | 中国电子科技集团公司第二十九研究所 | 一种ltcc基板双面腔体结构的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20100136587A (ko) | 2010-12-29 |
WO2010147313A3 (ko) | 2011-02-24 |
US8496770B2 (en) | 2013-07-30 |
WO2010147313A2 (ko) | 2010-12-23 |
KR101580464B1 (ko) | 2015-12-29 |
US20120061002A1 (en) | 2012-03-15 |
CN102461351B (zh) | 2014-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8106306B2 (en) | Ceramic multi-layer circuit substrate and manufacturing method thereof | |
US8530753B2 (en) | Fine wiring package and method of manufacturing the same | |
CN106847786B (zh) | 具有两种贯通连接部的连接器块以及包括连接器块的电子装置 | |
CN103443918B (zh) | 半导体装置的制造方法 | |
US8618670B2 (en) | Corrosion control of stacked integrated circuits | |
KR101441632B1 (ko) | 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머 | |
CN103531688A (zh) | 覆有反射层-荧光体层的led、其制造方法、led装置及其制造方法 | |
CN106031317B (zh) | 陶瓷基板以及模块器件的制造方法 | |
CN105340070A (zh) | 在将施加在接触表面之一上的牺牲层溶于接触表面中的至少一个中的情况下接合金属接触表面的方法 | |
JP7377961B2 (ja) | 窒化珪素基板の製造方法 | |
CN102461351B (zh) | 多层陶瓷基片的制造方法 | |
CN110678963B (zh) | 半导体晶片的复合粘接方法及相关的三维集成器件 | |
KR102427144B1 (ko) | 대형 동시소성 물품의 개선된 제조방법 | |
US7240424B2 (en) | Method of laminating low temperature co-fired ceramic (LTCC) Material | |
TW201234674A (en) | Method for producing a plurality of semiconductor components | |
TW570872B (en) | Low-pressure laminated ceramic devices and method | |
CN101378623A (zh) | 具有内埋孔穴的多层陶瓷基板及其制造方法 | |
US6194053B1 (en) | Apparatus and method fabricating buried and flat metal features | |
KR100961125B1 (ko) | 세라믹 그린시트 성형용 캐리어 필름 및 세라믹 그린시트제조방법 | |
CN104662649A (zh) | 直接键合工艺 | |
US20090133806A1 (en) | Method of manufacturing dielectric sheet and multilayer ceramic substrate | |
JP4646461B2 (ja) | 電極内蔵セラミック部材及びその製造方法 | |
KR100946017B1 (ko) | 세라믹 기판의 제조 방법 | |
GB2595097A (en) | Assembling of chips by stacking with rotation | |
JP3912153B2 (ja) | セラミック多層基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20200604 Address after: Han Guojingjidao Patentee after: Meike Ceramic Technology Co.,Ltd. Address before: Han Guojingjidao Patentee before: KOMICO Ltd. |