CN102437750A - Llc同步整流谐振变换器数字控制装置和方法 - Google Patents

Llc同步整流谐振变换器数字控制装置和方法 Download PDF

Info

Publication number
CN102437750A
CN102437750A CN2011103358429A CN201110335842A CN102437750A CN 102437750 A CN102437750 A CN 102437750A CN 2011103358429 A CN2011103358429 A CN 2011103358429A CN 201110335842 A CN201110335842 A CN 201110335842A CN 102437750 A CN102437750 A CN 102437750A
Authority
CN
China
Prior art keywords
circuit
register
resonant converter
high frequency
llc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103358429A
Other languages
English (en)
Other versions
CN102437750B (zh
Inventor
廖文
高艳霞
刘攀
杨郑浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Shanghai for Science and Technology
Original Assignee
University of Shanghai for Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Shanghai for Science and Technology filed Critical University of Shanghai for Science and Technology
Priority to CN201110335842.9A priority Critical patent/CN102437750B/zh
Publication of CN102437750A publication Critical patent/CN102437750A/zh
Application granted granted Critical
Publication of CN102437750B publication Critical patent/CN102437750B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

本发明涉及一种LLC同步整流谐振变换器数字控制装置和方法。本装置包括数字信号处理器、原边高频驱动电路、电流采样检测电路、电压采样检测电路和副边高频驱动电路。本方法使用数字信号处理芯片对LLC谐振变换器进行数字控制：轻载时提前开通副边同步整流管，有效解决了传统控制策略轻载时引入的同步整流管导通损耗问题；重载时根据电路参数及时关断副边驱动信号，并通过设计过电流保护电路监控当工作区域切换时因等效阻抗变小而导致的输出过流。

Description

LLC同步整流谐振变换器数字控制装置和方法
技术领域
本发明属于通信电源及LED照明领域，特别涉及一种LLC同步整流谐振变换器数字控制装置和方法，尤指一种改善轻载状态下LLC同步整流谐振变换器损耗的控制方法。 
背景技术
传统的LLC谐振变换器通过谐振电感、谐振电容和变压器产生谐振以实现软开关。 
LLC谐振变换器工作状态可分为两个区域：当电路工作在轻载或者空载时，谐振变换器运行在工作区域一；当电路工作于额定负载或重载时，谐振变换器运行于工作区域二。此时副边快恢复二极管零电流开通，进一步提升LLC变换器的效率。若电路工作于大电流应用场合，由快恢复二极管引起的导通损耗将降低电路的效率，通常使用同步整流管代替快恢复二极管。现有的控制方法有： 
1. 检测副边同步整流管源漏极的电压，当该电压下降至一定数值时，开通同步整流管，使电流由同步整流管的寄生体二极管转由同步整流管流过。由于MOS管源漏极电压信号与电流信号不同步，当MOS管导通时，电流已过零一段时间，副边MOS管将不能零电流开通，同时检测电路也增加了成本和体积。
2. 使用电流互感器检测流经副边同步整流管寄生体二极管的电流，当检测到有电流通过时开通同步整流管。但电流互感器具有寄生电感，易将电流信号延迟，易使开通信号延迟，同时电流互感器增加了成本和体积，容易受干扰，故较少采用。 
3. 使用专用同步整流芯片进行控制。 
当LLC谐振变换器工作在轻载状态时，流经副边同步整流管的电流比对应的原边驱动高电平信号提早了若干时间，采用传统的控制方法，不易提前副边同步整流管开通时间，从而导致了开通损耗，且损耗随着副边电流的增加而增加。 
当LLC 谐振变换器从轻载区域至重载区域切换时，经过谐振点处电路阻抗最小，易产生过电流。 
发明内容
本发明的目的在于针对现有技术存在的缺陷，提出一种LLC同步整流谐振变换器数字控制装置和方法，通过程序设计，提前LLC同步整流谐振变换器副边同步整流管的开通时间，以减少副边同步整流管开通时电流不为零所带来的损耗。启动及空载轻载时使用定频控制，并设计过流保护装置，防止因工作区域跳变而导致的输出过流。同时，为了减少计算时间，采用Delta-Sigma算法减少寄存器变量位数同时保证了补偿结果的精度。 
为达到上述目的，本发明采用下述技术方案： 
一种LLC谐振变换器同步整流数字控制装置包括一个数字信号处理器DSP、一个原边高频驱动电路、一个电流采样检测电路、一个电压采样检测电路和一个副边高频驱动电路，其特征在于所述数字信号处理器DSP分别经所述原边高频驱动电路、电流采样检测电路、电压采样检测电路和副边高频驱动电路连接受控的LLC同步整流谐振变换器电路。
所述的数字信号处理器根据经电压采样检测电路反馈的输出电压判断电路运行区域，经三极点两零点补偿后分别改变两个片内周期寄存器值以生成高频驱动信号，并由数字信号处理器输出到高频驱动电路中，经隔离和功率放大后驱动原副边MOS管。 
所述的电流检测电路检测副边输出电流，并输出到数字信号处理器检测口，数字信号处理器根据该电流大小判断是否重载或区域切换时的过流，以及时切断原副边高频驱动电路。 
上述的驱动电路采用IR公司的IR2110、或IR2130自举驱动电路、或三态门与变压器的组合驱动电路。 
一种LLC谐振变换器同步整流数字控制方法，采用于控制上述装置进行控制，其特征在于控制步骤如下： 
(1) 初始化数字信号处理器片内定时器 
Figure DEST_PATH_RE-DEST_PATH_IMAGE002
和
Figure DEST_PATH_RE-DEST_PATH_IMAGE004
，将其设为比较中断，设置相同的死区时间
Figure DEST_PATH_RE-DEST_PATH_IMAGE006
、相同的高频周期寄存器值
Figure DEST_PATH_RE-DEST_PATH_IMAGE008
、相同的比较寄存器值
Figure DEST_PATH_RE-DEST_PATH_IMAGE010
。通过合适的
Figure DEST_PATH_RE-742245DEST_PATH_IMAGE008
与
Figure DEST_PATH_RE-351081DEST_PATH_IMAGE010
值实现电路的高频低占空比软启动，减少变频启动对电路的冲击和电磁干扰。其中
Figure DEST_PATH_RE-258994DEST_PATH_IMAGE002
寄存器输出控制原边驱动信号，
Figure DEST_PATH_RE-833457DEST_PATH_IMAGE004
寄存器输出控制副边驱动信号。
(2) 进入中断后，判断电路软启动是否结束或者电路是否过流，若电路工作于输出过流状态，则关断PWM输出，退出中断；若电路工作于软启动状态，则继续保持定占空比定频启动控制； 
(3) 清中断标志，允许同级中断，将两个定时寄存器配置为周期中断，对电路进行三极点两零点的补偿，并对补偿结果采用Delta-Sigma算法，在减少寄存器位数提高计算速度的同时保证了求解精度，得到控制信号
Figure DEST_PATH_RE-DEST_PATH_IMAGE012
。
(4) 判断电路工作区域，进行分类控制：   
   若控制信号
Figure DEST_PATH_RE-863730DEST_PATH_IMAGE012
大于给定信号
Figure DEST_PATH_RE-DEST_PATH_IMAGE014
，则系统处于极轻载区域或启动区，对系统进行高频区域驱动控制，实现定频调脉宽闭环。其中给定信号
Figure DEST_PATH_RE-959862DEST_PATH_IMAGE014
为系统进行调频与调占空比切换的临界频率，精度为12位。
 若控制信号
Figure DEST_PATH_RE-DEST_PATH_IMAGE016
，则系统处于重载或额定工作区，对系统进行第二区域驱动控制，实现对应原副边驱动信号同步开通，原副边驱动信号根据电路参数关断，系统运行于调频定脉宽状态。其中给定信号
Figure DEST_PATH_RE-DEST_PATH_IMAGE018
与
Figure DEST_PATH_RE-DEST_PATH_IMAGE020
为LLC同步谐振变换器的两个谐振点，精度为12位： 
Figure DEST_PATH_RE-DEST_PATH_IMAGE022
，
Figure DEST_PATH_RE-DEST_PATH_IMAGE024
    若控制信号，则系统处于轻载区域，对系统进行第一区域驱动控制，实现副边驱动信号提前原边驱动信号若干时钟周期开通，原副边驱动信号同步关断。
(5) 退出中断，返回步骤(2)。 
  
上述主程序步骤3中的Delta-Sigma算法，其执行步骤如下：
①    上次补偿结果与上次的中间变量相加，减去上次输出得到此次中间变量。
②    此次补偿结果与此次中间变量相加后截取前12位作为此次的输出。 
  
上述主程序步骤4中，当系统处于第一区域驱动控制时，执行步骤如下：
①设置
Figure DEST_PATH_RE-354022DEST_PATH_IMAGE002
寄存器死区时间为
Figure DEST_PATH_RE-DEST_PATH_IMAGE028
，
Figure DEST_PATH_RE-281527DEST_PATH_IMAGE004
寄存器死区时间为
Figure DEST_PATH_RE-DEST_PATH_IMAGE030
，且满足
Figure DEST_PATH_RE-DEST_PATH_IMAGE032
，其中与电路启动时定频控制设置死区时间相同，实现副边驱动信号提前开通。
②
Figure DEST_PATH_RE-581424DEST_PATH_IMAGE002
的周期寄存器为， 
Figure DEST_PATH_RE-363435DEST_PATH_IMAGE004
的周期寄存器值设为
Figure DEST_PATH_RE-DEST_PATH_IMAGE036
。其中
Figure DEST_PATH_RE-DEST_PATH_IMAGE038
决定了副边同步整流管提前开通的时间，确保了谐振结束副边驱动信号立刻关断，防止能量倒灌。 
Figure DEST_PATH_RE-DEST_PATH_IMAGE040
  
上述主程序步骤4中，当系统处于第二区域驱动控制时，执行步骤如下：
①设置
Figure DEST_PATH_RE-236976DEST_PATH_IMAGE002
寄存器死区时间设置为，
Figure DEST_PATH_RE-423424DEST_PATH_IMAGE004
寄存器死区时间设置为
Figure DEST_PATH_RE-325520DEST_PATH_IMAGE030
，且满足，其中
Figure DEST_PATH_RE-806180DEST_PATH_IMAGE028
、
Figure DEST_PATH_RE-426518DEST_PATH_IMAGE030
与电路启动时定频控制设置死区时间
Figure DEST_PATH_RE-18036DEST_PATH_IMAGE006
相同，实现原副边开关管同时开通。
②
Figure DEST_PATH_RE-712322DEST_PATH_IMAGE002
的周期寄存器值设为
Figure DEST_PATH_RE-193245DEST_PATH_IMAGE034
，
Figure DEST_PATH_RE-972982DEST_PATH_IMAGE004
的周期寄存器值设为
Figure DEST_PATH_RE-DEST_PATH_IMAGE044
，确保副边开关管的及时关断。 
Figure DEST_PATH_RE-430508DEST_PATH_IMAGE040
 ，
Figure DEST_PATH_RE-DEST_PATH_IMAGE046
上述主程序步骤4中，当系统处于高频驱动控制时，执行步骤如下：
 ①关闭周期中断，清除中断标志，开启比较中断，进行两极点单零点PI补偿运算得到。
    ②设置寄存器死区时间设置为
Figure DEST_PATH_RE-129660DEST_PATH_IMAGE028
，寄存器死区时间设置为
Figure DEST_PATH_RE-657910DEST_PATH_IMAGE030
，满足
Figure DEST_PATH_RE-890570DEST_PATH_IMAGE042
，其中
Figure DEST_PATH_RE-883934DEST_PATH_IMAGE028
、
Figure DEST_PATH_RE-638264DEST_PATH_IMAGE030
与电路启动时定频控制设置死区时间相同，实现原副边开关管同时开通。 
    ③设置
Figure DEST_PATH_RE-960977DEST_PATH_IMAGE002
和
Figure DEST_PATH_RE-390822DEST_PATH_IMAGE004
周期寄存器为，设置
Figure DEST_PATH_RE-694764DEST_PATH_IMAGE002
和
Figure DEST_PATH_RE-969888DEST_PATH_IMAGE004
比较寄存器为
Figure DEST_PATH_RE-675676DEST_PATH_IMAGE048
，实现电路定频调占空比控制，防止数字信号处理器计算溢出。 
       
Figure DEST_PATH_RE-DEST_PATH_IMAGE052
， 。 
  
本发明与现有技术相比较，具有如下显而易见的突出实质性特点和显著优点：
本发明适用于数字控制的LLC同步整流谐振变换器，解决了传统控制策略在轻载时引入同步整流管导通损耗的问题，有效地提升轻载状态时电路的效率，。
     本发明根通过添加的过电流保护装置防止区域切换时的输出过流，提高了系统运行的稳定性。 
附图说明
图1是本发明LLC同步整流谐振变换器数字控制装置的结构框图。 
图2是LLC谐振变换器同步整流控制装置的原副边驱动及谐振电流电压波形图。 
图3是本发明的基于数字控制主程序算法流程图。 
图4是本发明的基于数字控制的Delta-Sigma算法流程图 
图5是本发明的基于数字控制第一区域驱动子算法流程图。 
图6是本发明的基于数字控制第二区域驱动子算法流程图。 
图7是本发明的基于数字控制高频区域驱动子算法流程图。 
具体实施方式
本发明的优选实施例结合附图详述如下： 
实施例一：
参见图1，本LLC谐振变换器同步整流数字控制装置包括一个数字信号处理器DSP（101）、一个原边高频驱动电路（103）、一个电流采样检测电路（113）、一个电压采样检测电路（102）以及一个副边高频驱动电路（104），其特征在于所述数字信号处理器DSP（101）分别经所述原边高频驱动电路（103）、电流采样检测电路（105）、电压采样检测电路（102）和副边高频驱动电路（104）连接受控的LLC同步整流谐振变换器电路（100）。
所述的数字信号处理器（101）根据经电压采样检测电路（102）反馈的输出电压判断电路运行区域，经三极点两零点补偿后分别改变两个片内周期寄存器值以生成高频驱动信号，并由数字信号处理器（101）输出到所述的高频驱动电路（103）与（104）中，所述高频驱动电路（103）、（104）将其隔离和功率放大后驱动原副边MOS管。 
所述的电流检测电路检测副边输出电流，并输出到数字信号处理器（101），数字信号处理器（101）根据该电流大小判断是否重载或区域切换时的过流，以及时切断原副边高频驱动电路（103）与（104）。 
本实施例的工作原理简述如下： 
LLC谐振变换器根据负载可以分为运行于轻载的第一工作区域与运行于重载的第二工作区域。
当电路启动或极轻载时，由于反馈的输出电压较小，电路将处于极高频运行状态，易导致数字信号处理芯片计算溢出。本发明选取临界频率
Figure DEST_PATH_RE-568764DEST_PATH_IMAGE014
，当计算的运行频率高于
Figure DEST_PATH_RE-297686DEST_PATH_IMAGE014
时，电路运行于定频状态，其频率为
Figure DEST_PATH_RE-438817DEST_PATH_IMAGE014
。此时，系统进入调占空比控制以稳定输出电压直至计算的频率低于
Figure DEST_PATH_RE-936795DEST_PATH_IMAGE014
为止。 
故本发明将电路分为三个区域：第一工作区域，第二工作区域及高频工作区域。 
当电路工作在第一工作区域时，原边开关管
Figure DEST_PATH_RE-DEST_PATH_IMAGE056
开通，输入电压通过原边开关
Figure DEST_PATH_RE-770759DEST_PATH_IMAGE056
、谐振电感
Figure DEST_PATH_RE-DEST_PATH_IMAGE058
与谐振电容进行谐振，能量由副边开关管
Figure DEST_PATH_RE-DEST_PATH_IMAGE062
传至负载端。当原边开关管
Figure DEST_PATH_RE-783714DEST_PATH_IMAGE056
关断后，寄生电容
Figure DEST_PATH_RE-DEST_PATH_IMAGE064
被充至输入电压，寄生电容放至零电压，此时原边开关管
Figure DEST_PATH_RE-DEST_PATH_IMAGE068
被寄生体二极管
Figure DEST_PATH_RE-DEST_PATH_IMAGE070
钳位，保证了零电压开通，该工作区域电路的谐振频率为
Figure DEST_PATH_RE-292318DEST_PATH_IMAGE022
。 
附图2（a）给出了第一工作区域的电路工作波形图。其中
Figure DEST_PATH_RE-644802DEST_PATH_IMAGE056
、
Figure DEST_PATH_RE-649667DEST_PATH_IMAGE068
为原边驱动波形，
Figure DEST_PATH_RE-DEST_PATH_IMAGE072
、
Figure DEST_PATH_RE-149918DEST_PATH_IMAGE062
为副边驱动波形，
Figure DEST_PATH_RE-DEST_PATH_IMAGE074
、
Figure DEST_PATH_RE-DEST_PATH_IMAGE076
分别为谐振电容电压波形与原边谐振电流波形。从图2（a）可以看出当电路工作在轻载区域时，原边电路开启时，副边电流
Figure DEST_PATH_RE-DEST_PATH_IMAGE078
、
Figure DEST_PATH_RE-DEST_PATH_IMAGE080
已经过零。故副边同步整流管需要提前几个DSP时钟周期开通以消除副边同步整流管的开通损耗。 
当电路工作在第二工作区域时，原边开关管
Figure DEST_PATH_RE-196634DEST_PATH_IMAGE056
开通，输入电压通过原边开关管
Figure DEST_PATH_RE-731521DEST_PATH_IMAGE056
、谐振电感与谐振电容
Figure DEST_PATH_RE-770201DEST_PATH_IMAGE060
进行谐振，能量由副边开关管传至负载端。此时电路的开关频率小于谐振频率，当电路谐振至励磁电流等于谐振电流时，副边同步整流管须关断，防止电流反向流入同步整流管而导致系统崩溃。这时由于励磁电感
Figure DEST_PATH_RE-DEST_PATH_IMAGE082
不被输出电压钳位，故谐振电感(
Figure DEST_PATH_RE-682104DEST_PATH_IMAGE058
)与谐振电容以及励磁电感
Figure DEST_PATH_RE-441299DEST_PATH_IMAGE082
三者共同谐振，电路谐振频率为
Figure DEST_PATH_RE-531615DEST_PATH_IMAGE024
。当原边开关管关断后，寄生电容
Figure DEST_PATH_RE-902870DEST_PATH_IMAGE064
被充电至输入电压，寄生电容
Figure DEST_PATH_RE-865010DEST_PATH_IMAGE066
放至零电压，此时原边开关管
Figure DEST_PATH_RE-431120DEST_PATH_IMAGE068
被寄生体二极管
Figure DEST_PATH_RE-290711DEST_PATH_IMAGE070
钳位，保证了零电压开通。 
附图2（b）给出了第二工作区域的电路工作波形图。其中
Figure DEST_PATH_RE-651285DEST_PATH_IMAGE056
、
Figure DEST_PATH_RE-38404DEST_PATH_IMAGE068
为原边驱动波形，
Figure DEST_PATH_RE-470523DEST_PATH_IMAGE072
、
Figure DEST_PATH_RE-361118DEST_PATH_IMAGE062
为副边驱动波形，
Figure DEST_PATH_RE-158173DEST_PATH_IMAGE074
、
Figure DEST_PATH_RE-829326DEST_PATH_IMAGE076
分别为谐振电容电压波形与原边谐振电流波形。从图2（b）可以看出当电路工作在重载区域时，原边谐振电流谐振周期较小。当谐振电流为零时，副边同步整流管需要及时关断，防止能量倒灌入原边，造成系统崩溃。 
当电路由第一工作区域向第二工作区域切换时，当运行频率过谐振点时电路阻抗最小。此时，负载稍许变动将引起电路的过流，故增设过流保护检测保证电路的稳定运行。 
实施例二： 
参见图3，本LLC谐振变换器同步整流电路的数字控制方法，采用上述的控制装置对上述电路进行控制，其特征在于控制步骤如下：
    (1) 初始化数字信号处理器（101）片内定时器
Figure DEST_PATH_RE-2818DEST_PATH_IMAGE002
和
Figure DEST_PATH_RE-13499DEST_PATH_IMAGE004
，将其设为比较中断，设置相同的死区时间
Figure DEST_PATH_RE-43772DEST_PATH_IMAGE006
、相同的高频周期寄存器值、相同的比较寄存器值
Figure DEST_PATH_RE-415290DEST_PATH_IMAGE010
。通过合适的与
Figure DEST_PATH_RE-419335DEST_PATH_IMAGE010
值实现电路的高频低占空比软启动，减少变频启动对电路的冲击和电磁干扰。其中
Figure DEST_PATH_RE-65080DEST_PATH_IMAGE002
寄存器输出控制原边驱动信号，
Figure DEST_PATH_RE-314796DEST_PATH_IMAGE004
寄存器输出控制副边驱动信号。
(2) 进入中断后，判断电路软启动是否结束或者电路是否过流，若电路工作于输出过流状态，则关断PWM输出，退出中断；若电路工作于软启动状态，则继续保持定占空比定频启动控制； 
(3) 清中断标志，允许同级中断，将两个定时寄存器配置为周期中断，对电路进行三极点两零点的补偿，得到控制信号。
LLC谐振变换器的传递函数为 
Figure DEST_PATH_RE-DEST_PATH_IMAGE084
式中，低频的
Figure DEST_PATH_RE-DEST_PATH_IMAGE086
是由输出滤波电路产生的，而
Figure DEST_PATH_RE-DEST_PATH_IMAGE088
是电容等效串联电阻(ESR)效应而产生的。当电路运行于工作状态一时，
Figure DEST_PATH_RE-DEST_PATH_IMAGE090
的解为两个分离的极点，随着开关频率向谐振点接近而接近。当电路运行于工作状态二时，该方程为双重极点。使用三型补偿方法，在
Figure DEST_PATH_RE-368968DEST_PATH_IMAGE086
处添加零点，双极点处添加一个零点，在
Figure DEST_PATH_RE-DEST_PATH_IMAGE092
处添加一极点，并在开关频率的一半处添加一个极点。
(4) 判断电路工作区域，进行分类控制： 
   若控制信号大于给定信号
Figure DEST_PATH_RE-324471DEST_PATH_IMAGE014
，则系统处于极轻载区域或启动区，对系统进行高频区域驱动控制，实现定频调脉宽闭环。
给定信号
Figure DEST_PATH_RE-805131DEST_PATH_IMAGE014
为系统进行调频与调占空比切换的临界频率。 
若控制信号
Figure DEST_PATH_RE-159889DEST_PATH_IMAGE016
，则系统处于重载或额定工作区域，对系统进行第二区域驱动控制，实现对应原副边驱动信号同步开通，原副边驱动信号根据电路参数关断，系统运行于调频定脉宽状态。 
其中给定信号
Figure DEST_PATH_RE-16987DEST_PATH_IMAGE018
与
Figure DEST_PATH_RE-711273DEST_PATH_IMAGE020
为LLC同步谐振变换器的两个谐振点： 
，
Figure DEST_PATH_RE-470468DEST_PATH_IMAGE024
    若控制信号
Figure DEST_PATH_RE-865677DEST_PATH_IMAGE026
，则系统处于轻载区域，对系统进行第一区域驱动控制，实现副边驱动信号提前原边驱动信号若干时钟周期开通，原副边驱动信号同步关断。
(5) 退出中断，返回步骤（2）。 
步骤（3）中所述的Delta-sigma算法如下： 
① 上一次补偿结果
Figure DEST_PATH_RE-DEST_PATH_IMAGE094
与上一次的中间变量
Figure DEST_PATH_RE-DEST_PATH_IMAGE096
相加，减去上一次输出
Figure DEST_PATH_RE-DEST_PATH_IMAGE098
得到中间变量
Figure DEST_PATH_RE-DEST_PATH_IMAGE100
。
Figure DEST_PATH_RE-DEST_PATH_IMAGE102
②补偿结果与
Figure DEST_PATH_RE-190927DEST_PATH_IMAGE100
相加后截取前12位作为这一次的输出
Figure DEST_PATH_RE-DEST_PATH_IMAGE104
。 
Figure DEST_PATH_RE-DEST_PATH_IMAGE106
    附图4给出了该计算方法的流程图，采用该算法运算得到的结果为12位精度，在减少寄存器位数的同时不降低系统的精度，并将该结果送入主程序步骤4进行区域判断。 
上述的主程序中第一驱动区域子程序执行如下步骤： 
①设置
Figure DEST_PATH_RE-520278DEST_PATH_IMAGE002
寄存器死区时间为
Figure DEST_PATH_RE-719178DEST_PATH_IMAGE028
，
Figure DEST_PATH_RE-703837DEST_PATH_IMAGE004
寄存器死区时间为
Figure DEST_PATH_RE-962780DEST_PATH_IMAGE030
，且满足
Figure DEST_PATH_RE-779426DEST_PATH_IMAGE032
，其中
Figure DEST_PATH_RE-516438DEST_PATH_IMAGE028
与电路启动时定频控制设置死区时间
Figure DEST_PATH_RE-39823DEST_PATH_IMAGE006
相同，实现副边驱动信号提前开通。
②
Figure DEST_PATH_RE-531985DEST_PATH_IMAGE002
的周期寄存器为
Figure DEST_PATH_RE-508031DEST_PATH_IMAGE034
， 
Figure DEST_PATH_RE-111051DEST_PATH_IMAGE004
的周期寄存器值设为
Figure DEST_PATH_RE-754522DEST_PATH_IMAGE036
。其中
Figure DEST_PATH_RE-89688DEST_PATH_IMAGE038
决定了副边同步整流管提前开通的时间，确保了谐振结束副边驱动信号立刻关断，防止能量倒灌。 
Figure DEST_PATH_RE-382391DEST_PATH_IMAGE040
上述的主程序中第二驱动区域子程序执行如下步骤： 
①设置
Figure DEST_PATH_RE-461206DEST_PATH_IMAGE002
寄存器死区时间设置为
Figure DEST_PATH_RE-959183DEST_PATH_IMAGE028
，
Figure DEST_PATH_RE-527568DEST_PATH_IMAGE004
寄存器死区时间设置为，且满足
Figure DEST_PATH_RE-688608DEST_PATH_IMAGE042
，其中
Figure DEST_PATH_RE-41092DEST_PATH_IMAGE028
、
Figure DEST_PATH_RE-983640DEST_PATH_IMAGE030
与电路启动时定频控制设置死区时间
Figure DEST_PATH_RE-483891DEST_PATH_IMAGE006
相同，实现原副边开关管同时开通。
②
Figure DEST_PATH_RE-904508DEST_PATH_IMAGE002
的周期寄存器值设为，
Figure DEST_PATH_RE-788730DEST_PATH_IMAGE004
的周期寄存器值设为，确保副边开关管的及时关断。 
Figure DEST_PATH_RE-586DEST_PATH_IMAGE040
 ，
Figure DEST_PATH_RE-327662DEST_PATH_IMAGE046
上述的主程序中高频驱动区域子程序执行如下步骤：
①关闭周期中断，清除中断标志，开启比较中断，进行两极点单零点PI补偿运算得到
Figure DEST_PATH_RE-674329DEST_PATH_IMAGE048
。
     ②设置寄存器死区时间设置为
Figure DEST_PATH_RE-475374DEST_PATH_IMAGE028
，
Figure DEST_PATH_RE-656957DEST_PATH_IMAGE004
寄存器死区时间设置为
Figure DEST_PATH_RE-112209DEST_PATH_IMAGE030
，满足
Figure DEST_PATH_RE-74349DEST_PATH_IMAGE042
，其中
Figure DEST_PATH_RE-640460DEST_PATH_IMAGE028
、
Figure DEST_PATH_RE-676549DEST_PATH_IMAGE030
与电路启动时定频控制设置死区时间
Figure DEST_PATH_RE-365019DEST_PATH_IMAGE006
相同，实现原副边开关管同时开通。 
     ③设置和
Figure DEST_PATH_RE-918677DEST_PATH_IMAGE004
周期寄存器为
Figure DEST_PATH_RE-74852DEST_PATH_IMAGE050
，设置
Figure DEST_PATH_RE-871907DEST_PATH_IMAGE002
和
Figure DEST_PATH_RE-38665DEST_PATH_IMAGE004
比较寄存器为
Figure DEST_PATH_RE-212157DEST_PATH_IMAGE048
，实现电路定频调占空比控制，防止数字信号处理器计算溢出。 
       
Figure DEST_PATH_RE-222839DEST_PATH_IMAGE052
，  。  

Claims (7)

1.一种LLC同步整流谐振变换器数字控制装置包括一个数字信号处理器（101）、一个原边高频驱动电路（103）、一个电流采样检测电路（105）、一个电压采样检测电路（102）和一个副边高频驱动电路（104），其特征在于所述数字信号处理器DSP（101）分别经所述原边高频驱动电路（103）、电流采样检测电路（105）、电压采样检测电路（102）和副边高频驱动电路（104）连接受控的LLC同步整流谐振变换器电路（100）；
所述的数字信号处理器（101）根据经电压采样检测电路（102）反馈的输出电压判断电路运行区域，经三极点两零点补偿后分别改变两个片内周期寄存器值以生成高频驱动信号，并由数字信号处理器（101）输出到所述的原边高频驱动电路（103）与副边高频驱动电路（104）中，所述两个高频驱动电路（103、104）将其隔离和功率放大后驱动原副边MOS管；
所述的电流采样检测电路（105）检测副边输出电流，并输出到数字信号处理器（101），数字信号处理器（101）根据该电流大小判断是否重载或区域切换时的过流，以及时切断原副边高频驱动电路（103、104）。
2.根据权利要求1所述的LLC同步整流谐振变换器数字控制装置，其特征在于所述副边高频驱动电路（104）采用IR公司的IR2110、或IR2130自举驱动电路、或三态门与变压器的组合驱动电路；所述原边高频驱动电路（103）采用三态门与变压器的组合驱动电路。
3.一种LLC同步整流谐振变换器的数字控制方法，采用所述的LLC同步整流谐振变换器控制装置进行控制，对其进行控制，其特征在于步骤如下：
 (1) 初始化数字信号处理器（101）片内定时器 
Figure 101944DEST_PATH_IMAGE001
和
Figure 1767DEST_PATH_IMAGE002
，将其设为比较中断，设置相同的死区时间
Figure 630194DEST_PATH_IMAGE003
、相同的高频周期寄存器值、相同的比较寄存器值，通过选择
Figure 538610DEST_PATH_IMAGE004
与
Figure 908412DEST_PATH_IMAGE005
值实现电路的高频低占空比软启动，减少变频启动对电路的冲击和电磁干扰；其中
Figure 64587DEST_PATH_IMAGE001
寄存器输出控制原边驱动信号，
Figure 425423DEST_PATH_IMAGE002
寄存器输出控制副边驱动信号；
(2) 进入中断后，判断电路软启动是否结束或者电路是否过流，若电路工作于输出过流状态，则关断PWM输出，退出中断；若电路工作于软启动状态，则继续保持定占空比定频启动控制；
(3) 清中断标志，允许同级中断，将两个定时寄存器配置为周期中断，对电路进行三极点两零点的补偿，并对补偿结果采用Delta-Sigma算法，在减少寄存器位数提高计算速度的同时保证了求解精度，得到控制信号
Figure 34259DEST_PATH_IMAGE006
；
(4) 判断电路工作区域，进行分类控制：   
   若控制信号
Figure 4489DEST_PATH_IMAGE006
大于给定信号
Figure 15170DEST_PATH_IMAGE007
，则系统处于极轻载区域或启动区，对系统进行高频区域驱动控制，实现定频调脉宽闭环；
  给定信号
Figure 45443DEST_PATH_IMAGE007
为系统进行调频与调占空比切换的临界频率，精度为12位；
   若控制信号
Figure 141575DEST_PATH_IMAGE008
，则系统处于重载或额定工作区域，对系统进行第二区域驱动控制，实现对应原副边驱动信号同步开通，原副边驱动信号根据电路参数关断，系统运行于调频定脉宽状态；其中给定信号与
Figure 46263DEST_PATH_IMAGE010
为LLC同步谐振变换器的两个谐振点，并保留12位精度：
Figure 185120DEST_PATH_IMAGE011
，
Figure 66751DEST_PATH_IMAGE012
   若控制信号
Figure 582046DEST_PATH_IMAGE013
，则系统处于轻载区域，对系统进行第一区域驱动控制，实现副边驱动信号提前原边驱动信号若干时钟周期开通，原副边驱动信号同步关断；
(5) 退出中断，返回步骤(2)。
4.根据权利要求3所述的LLC同步整流谐振变换器的数字控制方法，其特征在于所述的步骤（3）中的Delta-sigma算法在如下：
①补偿结果
Figure 629636DEST_PATH_IMAGE014
与上一次的中间变量
Figure 939395DEST_PATH_IMAGE015
相加，减去上一次输出得到中间变量；
Figure 700044DEST_PATH_IMAGE018
②补偿结果
Figure 243020DEST_PATH_IMAGE014
与
Figure 801041DEST_PATH_IMAGE017
相加后截取前12位作为这一次的输出
Figure 973919DEST_PATH_IMAGE019
，
Figure 933785DEST_PATH_IMAGE020
。
5.根据权利要求3所述的LLC同步整流谐振变换器的数字控制方法，其特征在于所述步骤（4）中的第一区域驱动子程序执行如下步骤：
 ①设置
Figure 585346DEST_PATH_IMAGE001
寄存器死区时间为
Figure 427400DEST_PATH_IMAGE021
，寄存器死区时间为
Figure 636981DEST_PATH_IMAGE022
，且满足
Figure 521761DEST_PATH_IMAGE023
，其中
Figure 788794DEST_PATH_IMAGE021
与电路启动时定频控制设置死区时间
Figure 50011DEST_PATH_IMAGE003
相同，实现副边驱动信号提前开通；
②
Figure 718890DEST_PATH_IMAGE001
的周期寄存器为
Figure 712254DEST_PATH_IMAGE024
， 的周期寄存器值设为
Figure 32956DEST_PATH_IMAGE025
；其中
Figure 556341DEST_PATH_IMAGE026
决定了副边同步整流管提前开通的时间，确保了谐振结束副边驱动信号立刻关断，防止能量倒灌。
Figure 782923DEST_PATH_IMAGE027
。
6.根据权利要求3所述的LLC同步整流谐振变换器数字控制方法，其特征在于所述步骤（4）中的第二区域驱动子程序执行如下步骤：
 ①设置
Figure 24549DEST_PATH_IMAGE001
寄存器死区时间设置为
Figure 627568DEST_PATH_IMAGE021
，
Figure 5460DEST_PATH_IMAGE002
寄存器死区时间设置为
Figure 668522DEST_PATH_IMAGE022
，且满足
Figure 131865DEST_PATH_IMAGE028
，其中
Figure 476259DEST_PATH_IMAGE021
、与电路启动时定频控制设置死区时间
Figure 44085DEST_PATH_IMAGE003
相同，实现原副边开关管同时开通；
②
Figure 994724DEST_PATH_IMAGE001
的周期寄存器值设为
Figure 939546DEST_PATH_IMAGE024
，
Figure 292030DEST_PATH_IMAGE002
的周期寄存器值设为
Figure 234578DEST_PATH_IMAGE029
，确保副边开关管的及时关断，
Figure 734830DEST_PATH_IMAGE027
 ，
Figure 421026DEST_PATH_IMAGE030
。
7.根据权利要求3所述的LLC同步整流谐振变换器数字控制方法，其特征在于所述步骤（4）中的高频区域驱动子程序执行如下步骤：
   ①关闭周期中断，清除中断标志，开启比较中断，进行两极点单零点PI补偿运算得到；
   ②设置
Figure 803783DEST_PATH_IMAGE001
寄存器死区时间设置为，
Figure 517103DEST_PATH_IMAGE002
寄存器死区时间设置为
Figure 844179DEST_PATH_IMAGE022
，满足
Figure 862951DEST_PATH_IMAGE028
，其中
Figure 337795DEST_PATH_IMAGE021
、与电路启动时定频控制设置死区时间
Figure 547376DEST_PATH_IMAGE003
相同，实现原副边开关管同时开通；
   ③设置
Figure 64945DEST_PATH_IMAGE001
和
Figure 699189DEST_PATH_IMAGE002
周期寄存器为
Figure 327616DEST_PATH_IMAGE032
，设置
Figure 629285DEST_PATH_IMAGE001
和
Figure 255438DEST_PATH_IMAGE002
比较寄存器为，实现电路定频调占空比控制，防止数字信号处理器计算溢出，
       
Figure 304702DEST_PATH_IMAGE033
， 
Figure 460876DEST_PATH_IMAGE034
。
CN201110335842.9A 2011-10-31 2011-10-31 Llc同步整流谐振变换器数字控制装置和方法 Expired - Fee Related CN102437750B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110335842.9A CN102437750B (zh) 2011-10-31 2011-10-31 Llc同步整流谐振变换器数字控制装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110335842.9A CN102437750B (zh) 2011-10-31 2011-10-31 Llc同步整流谐振变换器数字控制装置和方法

Publications (2)

Publication Number Publication Date
CN102437750A true CN102437750A (zh) 2012-05-02
CN102437750B CN102437750B (zh) 2014-07-30

Family

ID=45985662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110335842.9A Expired - Fee Related CN102437750B (zh) 2011-10-31 2011-10-31 Llc同步整流谐振变换器数字控制装置和方法

Country Status (1)

Country Link
CN (1) CN102437750B (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103701331A (zh) * 2013-12-24 2014-04-02 深圳市开立科技有限公司 可改变谐振频率的llc谐振型宽电压范围输出高效率电源
CN104333240A (zh) * 2014-11-21 2015-02-04 小米科技有限责任公司 一种谐振整流装置、谐振整流控制方法及装置
CN105911391A (zh) * 2016-04-28 2016-08-31 中国铁建电气化局集团第工程有限公司 一种rpldect轨电位限制装置电器特性测试仪
TWI568166B (zh) * 2015-11-26 2017-01-21 A High Efficiency LLC Resonant Converter with Secondary Side Synchronous Rectifier Blind Control
CN106464031A (zh) * 2014-07-03 2017-02-22 伊顿资本公司 使用负载反馈的无线功率传输系统
CN107147302A (zh) * 2017-02-28 2017-09-08 东南大学 一种同步整流llc变换器的数字控制系统及其控制方法
CN108667307A (zh) * 2018-06-08 2018-10-16 苏州舜唐新能源电控设备有限公司 Llc同步整流装置及其控制方法、电子设备、存储介质
CN109149949A (zh) * 2018-09-30 2019-01-04 西安特锐德智能充电科技有限公司 存储介质、双向谐振电路输出电压调节方法、装置及系统
CN110165874A (zh) * 2019-06-17 2019-08-23 北京同力智达科技有限公司 一种电路控制装置、系统及方法
WO2019200812A1 (zh) * 2018-04-17 2019-10-24 深圳市金威源科技股份有限公司 一种软开关电路
CN111416505A (zh) * 2020-04-14 2020-07-14 上海顺久电子科技有限公司 一种开关电源转换器
US10978244B2 (en) 2014-12-22 2021-04-13 Eaton Intelligent Power Limited Wireless power transfer apparatus and power supplies including overlapping magnetic cores
CN113659820A (zh) * 2021-07-08 2021-11-16 广州金升阳科技有限公司 一种llc谐振变换器的软启动控制方法
WO2021254536A3 (zh) * 2021-03-29 2022-02-10 深圳市正浩创新科技股份有限公司 谐振变换器及其同步整流控制方法
WO2023011138A1 (zh) * 2021-08-05 2023-02-09 杭州云电科技能源有限公司 谐振电路的控制方法、控制电路、电子设备
CN116545270A (zh) * 2023-06-28 2023-08-04 广东省洛仑兹技术股份有限公司 谐振变换器及其控制方法、开关电源

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1585253A (zh) * 2004-06-02 2005-02-23 燕山大学 串联谐振高频链正弦波逆变电源电路
CN101425751A (zh) * 2007-11-02 2009-05-06 台达电子工业股份有限公司 一种谐振转换器系统及其控制方法
CN101707440A (zh) * 2009-11-12 2010-05-12 中兴通讯股份有限公司 Llc谐振变换器控制方法、同步整流控制方法及装置
CN102355147A (zh) * 2011-10-28 2012-02-15 上海大学 数字化 llc同步整流谐振变换器控制装置和方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1585253A (zh) * 2004-06-02 2005-02-23 燕山大学 串联谐振高频链正弦波逆变电源电路
CN101425751A (zh) * 2007-11-02 2009-05-06 台达电子工业股份有限公司 一种谐振转换器系统及其控制方法
CN101707440A (zh) * 2009-11-12 2010-05-12 中兴通讯股份有限公司 Llc谐振变换器控制方法、同步整流控制方法及装置
CN102355147A (zh) * 2011-10-28 2012-02-15 上海大学 数字化 llc同步整流谐振变换器控制装置和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
廖文等: "数字控制同步整流LLC变换器研究", 《电力电子技术》 *

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103701331B (zh) * 2013-12-24 2016-08-17 深圳开立生物医疗科技股份有限公司 可改变谐振频率的llc谐振型宽电压范围输出高效率电源
CN103701331A (zh) * 2013-12-24 2014-04-02 深圳市开立科技有限公司 可改变谐振频率的llc谐振型宽电压范围输出高效率电源
CN106464031B (zh) * 2014-07-03 2019-07-05 伊顿资本公司 使用负载反馈的无线功率传输系统
CN106464031A (zh) * 2014-07-03 2017-02-22 伊顿资本公司 使用负载反馈的无线功率传输系统
CN104333240A (zh) * 2014-11-21 2015-02-04 小米科技有限责任公司 一种谐振整流装置、谐振整流控制方法及装置
US10978244B2 (en) 2014-12-22 2021-04-13 Eaton Intelligent Power Limited Wireless power transfer apparatus and power supplies including overlapping magnetic cores
TWI568166B (zh) * 2015-11-26 2017-01-21 A High Efficiency LLC Resonant Converter with Secondary Side Synchronous Rectifier Blind Control
CN105911391A (zh) * 2016-04-28 2016-08-31 中国铁建电气化局集团第工程有限公司 一种rpldect轨电位限制装置电器特性测试仪
CN105911391B (zh) * 2016-04-28 2018-09-14 中国铁建电气化局集团第一工程有限公司 一种rpldect轨电位限制装置电器特性测试仪
CN107147302A (zh) * 2017-02-28 2017-09-08 东南大学 一种同步整流llc变换器的数字控制系统及其控制方法
CN107147302B (zh) * 2017-02-28 2019-03-29 东南大学 一种同步整流llc变换器的数字控制系统及其控制方法
WO2019200812A1 (zh) * 2018-04-17 2019-10-24 深圳市金威源科技股份有限公司 一种软开关电路
CN108667307A (zh) * 2018-06-08 2018-10-16 苏州舜唐新能源电控设备有限公司 Llc同步整流装置及其控制方法、电子设备、存储介质
CN108667307B (zh) * 2018-06-08 2020-11-24 苏州舜唐新能源电控设备有限公司 Llc同步整流装置及其控制方法、电子设备、存储介质
CN109149949A (zh) * 2018-09-30 2019-01-04 西安特锐德智能充电科技有限公司 存储介质、双向谐振电路输出电压调节方法、装置及系统
CN110165874A (zh) * 2019-06-17 2019-08-23 北京同力智达科技有限公司 一种电路控制装置、系统及方法
CN110165874B (zh) * 2019-06-17 2024-03-15 北京同力智达科技有限公司 一种电路控制装置、系统及方法
CN111416505A (zh) * 2020-04-14 2020-07-14 上海顺久电子科技有限公司 一种开关电源转换器
CN111416505B (zh) * 2020-04-14 2021-05-11 上海顺久电子科技有限公司 一种开关电源转换器
WO2021254536A3 (zh) * 2021-03-29 2022-02-10 深圳市正浩创新科技股份有限公司 谐振变换器及其同步整流控制方法
CN113659820A (zh) * 2021-07-08 2021-11-16 广州金升阳科技有限公司 一种llc谐振变换器的软启动控制方法
WO2023011138A1 (zh) * 2021-08-05 2023-02-09 杭州云电科技能源有限公司 谐振电路的控制方法、控制电路、电子设备
CN116545270A (zh) * 2023-06-28 2023-08-04 广东省洛仑兹技术股份有限公司 谐振变换器及其控制方法、开关电源
CN116545270B (zh) * 2023-06-28 2024-02-27 广东省洛仑兹技术股份有限公司 谐振变换器及其控制方法、开关电源

Also Published As

Publication number Publication date
CN102437750B (zh) 2014-07-30

Similar Documents

Publication Publication Date Title
CN102437750B (zh) Llc同步整流谐振变换器数字控制装置和方法
CN102355147A (zh) 数字化 llc同步整流谐振变换器控制装置和方法
CN101562404B (zh) 谐振转换装置及其同步整流电路
CN102185466B (zh) 一种驱动电路、驱动方法以及应用其的反激式变换器
CN107425728B (zh) 一种llc全桥变换器同步整流的数字优化控制方法及其系统
CN108155799A (zh) 用于反激变换器电路的控制方法及控制装置
CN103023335B (zh) Llc变换器同步整流方法及其装置
CN104270008A (zh) 谐振开关变换器、控制电路及其自动死区时间调节的控制方法
CN103795260A (zh) 一种非互补反激有源钳位变换器
CN204089601U (zh) 谐振开关变换器及其控制电路
CN205430653U (zh) 电磁加热装置及其加热控制电路
CN107147302B (zh) 一种同步整流llc变换器的数字控制系统及其控制方法
CN107017780A (zh) 一种带上拉有源钳位支路的隔离型dc‑dc升压变换器及其控制方法
CN202034915U (zh) 一种输入宽范围连续可调的有源软开关无桥pfc变换器
CN104065275A (zh) 零电压开关的准谐振控制电路及控制方法及反激式变换器
CN106487207B (zh) 一种功率变换电路的控制方法及装置
CN108696132A (zh) 控制装置及控制方法
CN109525119A (zh) 一种采用同步整流控制方法的llc谐振变换器
CN103944402A (zh) 一种零电压开关的它激式推挽变换器的控制方法及变换器
CN204539516U (zh) 电磁加热系统及其开关管的过零开通控制装置
CN110460019A (zh) 一种桥式变换器短路保护的控制方法及装置
Qian et al. A digital detecting method for synchronous rectification based on dual-verification for LLC resonant converter
CN203883693U (zh) 一种具有相位补偿功能的开关电感式电流型同步整流电路
CN104411035B (zh) 一种无需辅助绕组供电的led驱动电路
CN107017779A (zh) 一种带下拉有源钳位支路的隔离型dc‑dc升压变换器控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140730

Termination date: 20161031

CF01 Termination of patent right due to non-payment of annual fee