CN102437081A - 一种利用n型离子注入形成双深度隔离沟道的方法 - Google Patents
一种利用n型离子注入形成双深度隔离沟道的方法 Download PDFInfo
- Publication number
- CN102437081A CN102437081A CN2011102221518A CN201110222151A CN102437081A CN 102437081 A CN102437081 A CN 102437081A CN 2011102221518 A CN2011102221518 A CN 2011102221518A CN 201110222151 A CN201110222151 A CN 201110222151A CN 102437081 A CN102437081 A CN 102437081A
- Authority
- CN
- China
- Prior art keywords
- depth
- isolation channel
- type ion
- peripheral circuit
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种利用N型离子注入形成双深度隔离沟道的方法，具体是通过对图像传感器外围电路区进行N型离子注入，利用在浅沟道隔离蚀刻过程中掺杂后的衬底硅比不掺杂衬底硅蚀刻速率高的特点，适当缩短蚀刻时间来降低像素单元区的沟道深度而保证外围电路区隔离沟道的深度不受影响，从而在芯片的不同区域形成不同深度的隔离浅沟道。在保证后续沟道填充工艺不受影响的条件下，隔离沟道深度降低后的像素单元区允许像素单元之间的间隔缩小，从而增加像素单元中感光有源区的面积，进而增加了感光有源区所占芯片总面积的比例（即像素填充率），从而提高传感器的成像质量。
Description
技术领域
本发明涉及CMOS半导体器件工艺领域，尤其涉及一种利用N型离子注入形成双深度隔离沟道的方法。
背景技术
自上世纪60年代末期美国贝尔实验室开发出固态成像器件和一维CCD（电荷耦合元件，Charge-Coupled Device）模型器件以来，CCD在图像传感、信号处理、数字存储等方面发展迅速。随着CCD器件的广泛应用，其缺点逐渐显露出来，为此人们又开发了另外几种固态图像传感器，其中最有发展潜力的是采用标准CMOS制造工艺制造的CMOS图像传感器。到了90年代初期，超大规模集成技术的飞速发展，而CMOS图像传感器可在单芯片内集成A/D转换、信号处理、自动增益控制、精密放大和存储等功能，大大减小了系统复杂性，降低了成本，此外，它还具有低功耗、单电源、低工作电压、成品率高等优点，因而显示出强劲的发展势头。
成像质量是衡量CMOS图像传感器性能的最重要指标之一，要得到好的成像质量，提高器件的信噪比是一个有效的方法。为了提高信噪比，在版图设计上可以加大器件中用来收集光信号的有源区面积所占全部芯片面积的比例（即像素填充率）。图1显示了图像传感器像素单元区的有源区形貌，其中，感光器件有源区100和控制器件有源区200被隔离沟道300隔离开。随着填充率的提高，有源区100、200尺寸的加大会造成隔离沟道300的尺寸减小，当隔离沟道300减小到一定程度时就会因为深宽比过大而产生沟道填充不充分的问题，比如空洞或者缝隙等；图2显示了一个典型的因为隔离沟道深宽比过大而产生的空洞000。
为了解决这个问题，目前比较成熟的解决方法是用两次有源区形成工艺来分别对图像传感器的像素单元区和之外的逻辑电路区进行图形化，通过刻蚀时间的不同来分别控制两个不同区域的隔离沟道的深度，使像素单元区的深度适当降低来减小这一区域沟道的深宽比，从而解决沟道填充不充分的难题。但是这种工艺需要重复进行有源区的图形化，且需要额外的光罩，工艺流程复杂，制造成本高昂。
Kirt R. Williams和Richard S. Muller两人合著并于1996年公开发表于IEEE微机电系统杂志上的一篇文章《微机械加工的刻蚀率》（Etch Rates for Micromachining Processing）中指出，单晶硅中因为掺杂了N型离子所以费米能级上升，从而使得干法刻蚀的过程中硅原子更容易与刻蚀气体中的卤族原子如氯，溴等结合而形成易挥发的物质，因此其刻蚀速率比没有掺杂的像素单元区快。
发明内容
针对上述存在的问题，本发明的目的是提供一种利用N型离子注入形成双深度隔离沟道的方法，在保证后续沟道填充工艺不受影响的条件下，隔离沟道深度降低后的像素单元区允许像素单元之间的间隔缩小，从而增加像素单元中感光有源区的面积，进而增加了感光有源区所占芯片总面积的比例，即像素填充率，从而提高传感器的成像质量，简化了工艺流程步骤，降低了制造成本。
本发明的目的是通过下述技术方案实现的：
一种利用N型离子注入形成双深度隔离沟道的方法，其中，包括下列步骤：
提供包含像素单元区和外围电路区的半导体衬底，所述半导体衬底上形成有衬底氧化物层；
在所述衬底氧化物层上沉积硬掩膜层；
在所述硬掩膜层上形成光刻胶层，进行光刻，从而在所述光刻胶层的与所述像素单元区在垂直方向上的延伸区域交叠的区域中形成第一开口，在所述光刻胶层的与所述外围电路区在垂直方向上的延伸区域交叠的区域中形成第二开口；
利用所述第一开口和所述第二开口对所述硬掩膜层进行刻蚀并且刻蚀停止于所述衬底氧化物层，以在所述硬掩膜层的与所述像素单元区在垂直方向上的延伸区域交叠的区域中形成第三开口，同时在所述硬掩膜层的与所述外围电路区在垂直方向上的延伸区域交叠的区域中形成第四开口，之后去除剩余的光刻胶；
通过光阻将所述像素单元区上方的和所述外围电路区上方的所述硬掩膜层覆盖，并同时覆盖所述第三开口和所述第四开口，进行光刻，移除所述外围电路区上方的所述硬掩膜层上的光阻，并将所述第四开口予以暴露；
通过所述第四开口将N型离子注入至所述外围电路区；
去除光阻，通过热处理方式活化注入N型离子；
通过所述第三开口和所述第四开口分别对所述像素单元区和所述外围电路区进行刻蚀，所述第三开口和所述第四开口下方的所述衬底氧化物层同时也被刻蚀掉，以在所述像素单元区和所述外围电路区内分别形成隔离沟道，位于所述像素单元区内的隔离沟道的深度浅于位于所述外围电路区内的隔离沟道的深度。
上述利用N型离子注入形成双深度隔离沟道的方法，其中，所述衬底氧化物层为氧化硅层。
上述利用N型离子注入形成双深度隔离沟道的方法，其中，所述硬掩膜层为氮化硅层。
上述利用N型离子注入形成双深度隔离沟道的方法，其中，所述活化注入离子采用的热处理方式为快速加热退火方式。
上述利用N型离子注入形成双深度隔离沟道的方法，其中，所述快速加热退火方式为在1000摄氏度的温度条件下退火20秒钟。
上述利用N型离子注入形成双深度隔离沟道的方法，其中，所述的通过光阻将所述像素单元区上方的和所述外围电路区上方的所述硬掩膜层覆盖后进行光刻是采用负性光刻胶。
上述利用N型离子注入形成双深度隔离沟道的方法，其中，对所述像素单元区和所述外围电路区进行刻蚀以形成隔离沟道是采用以卤族气体为刻蚀剂的干法刻蚀。
上述利用N型离子注入形成双深度隔离沟道的方法，其中，所述干法刻蚀的刻蚀条件为：气压20毫托，射频电源频率为13.56兆赫兹，上电极射频电源功率为400瓦，下电极射频电源功率为80瓦，氯气气体流量为每分钟100标准立方厘米，氧气气体流量为每分钟10标准立方厘米，氦气气体流量为每分钟100标准立方厘米，刻蚀时间为50秒。
上述利用N型离子注入形成双深度隔离沟道的方法，其中，位于所述外围电路区内的隔离沟道深度为3500埃，而进行了离子注入的位于所述像素单元区内的隔离沟道深度为3200埃。
上述利用N型离子注入形成双深度隔离沟道的方法，其中，所述N型离子为磷原子。
上述利用N型离子注入形成双深度隔离沟道的方法，其中，用1000电子伏特的能量将1×1015个每平方厘米浓度的磷原子注入所述外围电路区中。
与已有技术相比，本发明的有益效果在于：双深度隔离沟道的形成允许电路设计者在不增加芯片面积的条件下增加感光有源区的面积，即增加像素的填充率，从而提高图像传感器芯片的图像质量。本发明方法不仅适用于图像传感器产品工艺，还适合其他需要双深度隔离沟道的工艺流程。
附图说明
参考所附附图，以更加充分地描述本发明的实施例，然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是现成技术中CMOS图像传感器像素单元区的俯视示意图；
图2是现成技术形成的CMOS图像传感器中浅隔离沟道中产生缺陷的示意图；
图3是本发明利用N型离子注入形成双深度隔离沟道的方法的最佳实施例的流程示意框图；
图4a~图4f是本发明利用N型离子注入形成双深度隔离沟道的方法的最佳实施例的工艺流程中每个步骤的结构示意图。
具体实施方式
下面结合原理图和具体操作实施例对本发明作进一步说明。
本发明公开了一种利用N型离子注入形成双深度隔离沟道的方法，如图3所示，最佳实施方式具体包括下列步骤：
S1. 提供包含像素单元区和外围电路区的半导体衬底，半导体衬底上形成有衬底氧化物层；
S2. 在衬底氧化物层上沉积硬掩膜层；
S3. 在硬掩膜层上形成光刻胶层，进行光刻，从而在光刻胶层的与像素单元区在垂直方向上的延伸区域交叠的区域中形成第一开口，在光刻胶层的与外围电路区在垂直方向上的延伸区域交叠的区域中形成第二开口；
S4. 利用第一开口和第二开口对硬掩膜层进行刻蚀并且刻蚀停止于衬底氧化物层，以在硬掩膜层的与像素单元区在垂直方向上的延伸区域交叠的区域中形成第三开口，同时在硬掩膜层的与外围电路区在垂直方向上的延伸区域交叠的区域中形成第四开口，之后去除剩余的光刻胶；
S5. 通过光阻将像素单元区上方的和外围电路区上方的硬掩膜层覆盖，并同时覆盖第三开口和第四开口，进行光刻，移除外围电路区上方的硬掩膜层上的光阻，并将第四开口予以暴露；
S6. 通过第四开口将N型离子注入至外围电路区；
S7. 去除光阻，通过热处理方式活化注入N型离子；
S8. 通过第三开口和第四开口分别对像素单元区和外围电路区进行刻蚀，第三开口和第四开口下方的衬底氧化物层同时也被刻蚀掉，以在像素单元区和外围电路区内分别形成隔离沟道，位于像素单元区内的隔离沟道的深度浅于位于外围电路区内的隔离沟道的深度。
具体地，执行步骤S1、S2和S3，包含像素单元区01和外围电路区02的半导体衬底0上形成有衬底氧化物层1，在衬底氧化物层1上沉积硬掩膜层2；在硬掩膜层2上形成光刻胶层3，进行光刻，从而在光刻胶层3的与像素单元区01在垂直方向上的延伸区域交叠的区域中形成第一开口11，在光刻胶层3的与外围电路区02在垂直方向上的延伸区域交叠的区域中形成第二开口22，从而形成有源区的光阻图形，执行完后的效果图如图4a所示。
进一步地，衬底氧化物层1为氧化硅层，硬掩膜层2为氮化硅层，衬底氧化物层1的作用为在后续刻蚀过程中保护其下面的半导体衬底0不被损坏。
执行步骤S4，利用第一开口11和第二开口22对硬掩膜层2进行刻蚀并且刻蚀停止于衬底氧化物层1，以在硬掩膜层2的与像素单元区01在垂直方向上的延伸区域交叠的区域中形成第三开口33，同时在硬掩膜层2的与外围电路区02在垂直方向上的延伸区域交叠的区域中形成第四开口44，之后去除剩余的光刻胶3，执行完毕后的效果图如图4b所示。
执行步骤S5，接下来的工艺是进行像素单元区01覆盖的光刻。通过光阻4将像素单元区01上方的和外围电路区02上方的硬掩膜层2覆盖，并同时覆盖第三开口33和第四开口44，进行光刻，移除外围电路区02上方的硬掩膜层2上的光阻，并将第四开口44予以暴露，光刻后形成的效果图如图4c所示。
进一步地，通过光阻4将像素单元区01上方的和外围电路区02上方的硬掩膜层2覆盖后进行光刻是采用负性光刻胶，利用光阻4结合负性光阻的光刻工艺刚好可以把外围电路区02暴露出来而覆盖像素单元区01。
执行步骤S6，光刻工艺后通过第四开口44将N型离子注入至外围电路区02，因为硬掩模层2的存在而且像素单元区域01被光阻4覆盖，所以N型离子5只能注入到外围电路区域02中硬掩模层2被打开的区域，也就是第四开口44内，也就是需要形成隔离沟道的地方，离子注入过程中的结构示意图如图4d所示。
进一步地，N型离子5为磷原子。
更进一步地，具体是采用1000电子伏特的能量将1×1015个每平方厘米浓度的磷原子5注入外围电路区02中。
执行步骤S7，在完成上面的N型离子注入以后，晶圆表面的光阻4被去除，然后通过热处理来活化注入的N型离子5，这时候注入的离子5将沿深度方向以一定的浓度分布在将要被刻蚀掉的单晶硅衬底0中，完成后的效果图如图4e所示。
进一步地，活化注入离子采用的热处理方式为快速加热退火方式。
更进一步地，快速加热退火方式为在1000摄氏度的温度条件下退火20秒钟。
执行步骤S8，通过第三开口33和第四开口44分别对像素单元区01和外围电路区02进行刻蚀，第三开口33和第四开口44下方的衬底氧化物层1同时也被刻蚀掉，由于外围电路区02的单晶硅中掺杂了N型离子，所以费米能级上升从而使得干法蚀刻的过程中硅原子更容易与蚀刻气体中的卤族原子如氯，溴等结合而形成易挥发的物质，因此其蚀刻速率比没有掺杂的像素单元区01快，这样便在在外围电路区02和像素单元区01内分别形成一条浅隔离沟道021、011，位于像素单元区01内的隔离沟道的深度浅于位于外围电路区02内的隔离沟道的深度，完成后的效果图如图4f所示。
进一步地，对像素单元区01和外围电路区02进行刻蚀以形成隔离沟道011、021是采用以卤族气体为刻蚀剂的干法刻蚀，干法刻蚀的刻蚀条件为：气压20毫托，射频电源频率为13.56兆赫兹，上电极射频电源功率为400瓦，下电极射频电源功率为80瓦，氯气气体流量为每分钟100标准立方厘米，氧气气体流量为每分钟10标准立方厘米，氦气气体流量为每分钟100标准立方厘米，刻蚀时间为50秒。按上述干法刻蚀进行后的外围电路区02内的隔离沟道021深度为3500埃，而进行了离子注入的像素单元区01的隔离沟道011深度为3200埃。
在应用了本发明的上述方法后，像素单元区隔离沟道的深度与原来比较降低了8%，因此像素单元中有源区之间的间隔尺寸也可以等比例地缩小8%而不会发生沟道填充不充分的问题，避免了沟道空洞等缺陷的出现，像素单元间隔的缩小就实现了感光有源区面积增加的目的。
以上对本发明的具体实施例进行了详细描述，但本发明并不限制于以上描述的具体实施例，其只是作为范例。对于本领域技术人员而言，任何对该利用N型离子注入形成双深度隔离沟道的方法进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修改，都应涵盖在本发明的范围内。
Claims (11)
1.一种利用N型离子注入形成双深度隔离沟道的方法，其特征在于，包括下列步骤：
提供包含像素单元区和外围电路区的半导体衬底，所述半导体衬底上形成有衬底氧化物层；
在所述衬底氧化物层上沉积硬掩膜层；
在所述硬掩膜层上形成光刻胶层，进行光刻，从而在所述光刻胶层的与所述像素单元区在垂直方向上的延伸区域交叠的区域中形成第一开口，在所述光刻胶层的与所述外围电路区在垂直方向上的延伸区域交叠的区域中形成第二开口；
利用所述第一开口和所述第二开口对所述硬掩膜层进行刻蚀并且刻蚀停止于所述衬底氧化物层，以在所述硬掩膜层的与所述像素单元区在垂直方向上的延伸区域交叠的区域中形成第三开口，同时在所述硬掩膜层的与所述外围电路区在垂直方向上的延伸区域交叠的区域中形成第四开口，之后去除剩余的光刻胶；
通过光阻将所述像素单元区上方的和所述外围电路区上方的所述硬掩膜层覆盖，并同时覆盖所述第三开口和所述第四开口，进行光刻，移除所述外围电路区上方的所述硬掩膜层上的光阻，并将所述第四开口予以暴露；
通过所述第四开口将N型离子注入至所述外围电路区；
去除光阻，通过热处理方式活化注入N型离子；
通过所述第三开口和所述第四开口分别对所述像素单元区和所述外围电路区进行刻蚀，所述第三开口和所述第四开口下方的所述衬底氧化物层同时也被刻蚀掉，以在所述像素单元区和所述外围电路区内分别形成隔离沟道，位于所述像素单元区内的隔离沟道的深度浅于位于所述外围电路区内的隔离沟道的深度。
2.根据权利要求1所述的利用N型离子注入形成双深度隔离沟道的方法，其特征在于，所述衬底氧化物层为氧化硅层。
3.根据权利要求1所述的利用N型离子注入形成双深度隔离沟道的方法，其特征在于，所述硬掩膜层为氮化硅层。
4.根据权利要求1所述的利用N型离子注入形成双深度隔离沟道的方法，其特征在于，所述活化注入离子采用的热处理方式为快速加热退火方式。
5.根据权利要求4所述的利用N型离子注入形成双深度隔离沟道的方法，其特征在于，所述快速加热退火方式为在1000摄氏度的温度条件下退火20秒钟。
6.根据权利要求1所述的利用N型离子注入形成双深度隔离沟道的方法，其特征在于，所述的通过光阻将所述像素单元区上方的和所述外围电路区上方的所述硬掩膜层覆盖后进行光刻是采用负性光刻胶。
7.根据权利要求1所述的利用N型离子注入形成双深度隔离沟道的方法，其特征在于，对所述像素单元区和所述外围电路区进行刻蚀以形成隔离沟道是采用以卤族气体为刻蚀剂的干法刻蚀。
8.根据权利要求7所述的利用N型离子注入形成双深度隔离沟道的方法，其特征在于，所述干法刻蚀的刻蚀条件为：气压20毫托，射频电源频率为13.56兆赫兹，上电极射频电源功率为400瓦，下电极射频电源功率为80瓦，氯气气体流量为每分钟100标准立方厘米，氧气气体流量为每分钟10标准立方厘米，氦气气体流量为每分钟100标准立方厘米，刻蚀时间为50秒。
9.根据权利要求8所述的利用N型离子注入形成双深度隔离沟道的方法，其特征在于，位于所述外围电路区内的隔离沟道深度为3500埃，而进行了离子注入的位于所述像素单元区内的隔离沟道深度为3200埃。
10.根据权利要求1所述的利用N型离子注入形成双深度隔离沟道的方法，其特征在于，所述N型离子为磷原子。
11.根据权利要求10所述的利用N型离子注入形成双深度隔离沟道的方法，其特征在于，用1000电子伏特的能量将1×1015个每平方厘米浓度的磷原子注入所述外围电路区中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102221518A CN102437081A (zh) | 2011-08-04 | 2011-08-04 | 一种利用n型离子注入形成双深度隔离沟道的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102221518A CN102437081A (zh) | 2011-08-04 | 2011-08-04 | 一种利用n型离子注入形成双深度隔离沟道的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102437081A true CN102437081A (zh) | 2012-05-02 |
Family
ID=45985072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011102221518A Pending CN102437081A (zh) | 2011-08-04 | 2011-08-04 | 一种利用n型离子注入形成双深度隔离沟道的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102437081A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110896075A (zh) * | 2018-09-13 | 2020-03-20 | 长鑫存储技术有限公司 | 集成电路存储器及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101292355A (zh) * | 2005-08-26 | 2008-10-22 | 美光科技公司 | 成像器像素的植入式隔离区 |
| KR20090066406A (ko) * | 2007-12-20 | 2009-06-24 | 주식회사 동부하이텍 | 반도체 소자의 소자 분리막 제조 방법 |
| US20100252870A1 (en) * | 2009-04-03 | 2010-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual shallow trench isolation and related applications |
-
2011
- 2011-08-04 CN CN2011102221518A patent/CN102437081A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101292355A (zh) * | 2005-08-26 | 2008-10-22 | 美光科技公司 | 成像器像素的植入式隔离区 |
| KR20090066406A (ko) * | 2007-12-20 | 2009-06-24 | 주식회사 동부하이텍 | 반도체 소자의 소자 분리막 제조 방법 |
| US20100252870A1 (en) * | 2009-04-03 | 2010-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual shallow trench isolation and related applications |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110896075A (zh) * | 2018-09-13 | 2020-03-20 | 长鑫存储技术有限公司 | 集成电路存储器及其制备方法 |
| CN110896075B (zh) * | 2018-09-13 | 2022-02-08 | 长鑫存储技术有限公司 | 集成电路存储器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102916024B (zh) | 一种形成双深度隔离沟槽的方法 | |
| US5382534A (en) | Field effect transistor with recessed buried source and drain regions | |
| CN102437030B (zh) | 一种利用p型离子注入形成双深度隔离沟道的方法 | |
| CN102496568B (zh) | 沟槽功率器件结构的制造方法 | |
| CN102683184A (zh) | 一种离子注入阻挡层的制作方法 | |
| JP2000188345A (ja) | 浅溝絶縁による半導体不揮発性メモリ装置の製作過程 | |
| CN109545855A (zh) | 一种碳化硅双沟槽mosfet器件有源区的制备方法 | |
| CN102087977A (zh) | 垂直npn晶体管及其制造方法 | |
| CN106098544A (zh) | 改善沟槽型双层栅mos中介质层形貌的方法 | |
| CN102915975A (zh) | 一种BJT以及BiCMOS的制作方法 | |
| CN102437081A (zh) | 一种利用n型离子注入形成双深度隔离沟道的方法 | |
| CN104362093B (zh) | 一种soi器件结构及其制作方法 | |
| CN101645420A (zh) | Cmos图像传感器及其形成方法、半导体器件形成方法 | |
| CN102800589A (zh) | 一种基于SOI的SiGe-HBT晶体管的制备方法 | |
| CN104425500B (zh) | Sonos非挥发性存储器及其制造方法 | |
| CN113257743B (zh) | 半导体器件、制作方法及三维存储器 | |
| CN106257646B (zh) | 嵌入pip电容的cmos制作方法 | |
| JPS5649554A (en) | Manufacture of semiconductor memory | |
| CN104282572A (zh) | Vdmos器件制造方法 | |
| CN103578949B (zh) | 栅极多晶硅和多晶硅电阻集成制作方法 | |
| CN107369648A (zh) | 一种双栅氧化层制造方法 | |
| CN102427051A (zh) | 一种浅沟槽隔离填充的方法 | |
| CN108511450A (zh) | 存储器外围电路的阈值调整层的形成方法和外围电路结构 | |
| CN209216920U (zh) | 具有微图案的半导体衬底结构 | |
| CN101997000B (zh) | 一种具有扩展型沟槽的dram结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120502 |