CN102420256B - 一种提高mim电容密度的结构及其制作工艺 - Google Patents

一种提高mim电容密度的结构及其制作工艺 Download PDF

Info

Publication number
CN102420256B
CN102420256B CN 201110123645 CN201110123645A CN102420256B CN 102420256 B CN102420256 B CN 102420256B CN 201110123645 CN201110123645 CN 201110123645 CN 201110123645 A CN201110123645 A CN 201110123645A CN 102420256 B CN102420256 B CN 102420256B
Authority
CN
China
Prior art keywords
insulating barrier
metal level
cell body
groove
horizontal cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201110123645
Other languages
English (en)
Other versions
CN102420256A (zh
Inventor
郑春生
徐强
张文广
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN 201110123645 priority Critical patent/CN102420256B/zh
Publication of CN102420256A publication Critical patent/CN102420256A/zh
Application granted granted Critical
Publication of CN102420256B publication Critical patent/CN102420256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种提高MIM电容密度的结构及其制作工艺,其中,包括:从下至上依次包括凹槽状的衬底,填第一金属层,以及第一绝缘层,第二金属层,第二绝缘层,第三金属层,第三绝缘层,第四金属层,第四绝缘层,第五金属层以及第五绝缘层。本发明的一种提高MIM电容密度的结构,相比原有的MIM电容器件,具有更高的电容密度,且其制造工艺简单,不会涉及到非常大高宽比的工艺,完全与现有工艺相兼容。

Description

一种提高MIM电容密度的结构及其制作工艺
技术领域
本发明涉及半导体技术领域,特别是一种提高MIM电容密度的结构及其制作工艺。
背景技术
随着半导体集成电路制造技术的不断进步,半导体的性能不断提升的同时,半导体也向着小型化,微型化的方向发展。电容器是集成电路中的重要组成单元,广泛运用于存储器,微波,射频,智能卡,高压和滤波等芯片中。
MIM(Metal-Insulator-Metal)电容器,也即是金属-绝缘体-金属电容器已经广泛应用于半导体芯片中。现有技术中,存在着多种多样MIM电容器结构,如中国专利CN1208964A公开了一种单层电容器结构,它由铜金属层-氮化硅介质层-坦金属层构成,它是目前实践中最为典型的MIM电容器结构。但是,上述的单层电容器结构或者诸如此类的各种电容器结构,存在着电容密度较低的缺点。
为了提高MIM电容器的电容密度,实践中一般采用以下的两种方法,即:(1)采用更高介电常数的介电材料来提高电容密度;(2)减少介电层厚度。虽然,上述的两种方法可以有效提高电容密度,但是各自却存在着一定的缺点,例如采用第一种方法提高电容密度存在缺点为:目前可用的可靠介电材料有限,而且与现有工艺兼容也极少;第二中方法存在的缺点是介质层厚度降低,则击穿电压会降低。随着芯片尺寸的减少,以及性能对大电容的需求,如何在有限的面积下获得高密度的电容成为一个非常有吸引力的课题。
发明内容
本发明的目的在于提供一种提高MIM电容密度的结构,其是一种四电容并联的结构,可以在有限的面积下获得较高的电容密度,结构简单,且与现有工艺完全兼容。
为了实现上述目的,本发明采用的技术方案为:
一种提高MIM电容密度的结构,其中,包括:
具有一凹槽的衬底;
沉积在凹槽中的第一金属层,位于衬底以及第一金属层之上的第一绝缘层,第一绝缘层具有一个第一绝缘层凹槽,以及设置在第一绝缘层凹槽顶部的边缘处的一个高度低于第一绝缘层凹槽高度的第一横向槽体,第一横向槽体由第一绝缘层凹槽的边缘朝第一绝缘层凹槽之外横向延伸;
在第一绝缘层凹槽底部及内壁、第一横向槽体中沉积有第二金属层,第二金属层具有位于第一横向槽体中并横向延伸出第一绝缘层凹槽侧壁的第二延伸部;
沉积在第一绝缘层和第二金属层之上的第二绝缘层,第二绝缘层具有一个第二绝缘层凹槽,以及设置在第二绝缘层凹槽顶部的边缘处的一个高度低于第二绝缘层凹槽高度的第二横向槽体,第二横向槽体与第一横向槽体在垂直方向上交错设置,且第二横向槽体的延伸方向为由第一绝缘层凹槽的边缘朝第二绝缘层凹槽侧壁之外横向延伸;
在第二绝缘层底部和内壁,第二横向槽体中沉积有第三金属层,第三金属层具有位于第二横向槽体中并横向延伸出第二绝缘层凹槽侧壁的第三延伸部;
沉积在第二绝缘层和第三金属层之上的第三绝缘层,第三绝缘层具有一个第三绝缘层凹槽,以及设置在第三绝缘层凹槽顶部边缘处的一个高度低于第三绝缘层凹槽高度的第三横向槽体,第三横向槽体由第三绝缘层凹槽的边缘向第三绝缘层凹槽侧壁之外横向延伸,第三横向槽体与第一横向槽体在垂直方向上部分重叠;
在第三绝缘层底部和内壁,第三横向槽体中沉积有第四金属层,第四金属层具有位于第三横向槽体中并横向延伸出第三绝缘层凹槽侧壁之外的第四延伸部;
沉积在第三绝缘层和第四金属层之上的第四绝缘层,第四绝缘层具有一第四绝缘层凹槽,以及一设置在第四绝缘层凹槽顶部的高度低于第四绝缘层凹槽高度的第四横向槽体,第四横向槽体由第四绝缘层凹槽的边缘向第四绝缘层凹槽侧壁之外横向延伸,第四横向槽体与第二横向槽体在垂直方向上部分重叠;
在第四绝缘层底部和内壁,第四横向槽体中沉积有第五金属层,第五金属层具有位于第四横向槽体中并横向延伸出第四绝缘层凹槽侧壁之外的第五延伸部;
沉积在第四绝缘层和第五金属层之上的第五绝缘层;
第二延伸部与第四延伸部通过分别位于第二绝缘层、第三绝缘层中的在垂直方向上重叠的第二互连线、第四互连线相连,第四绝缘层中设置有在第四延伸部之上的第六互连线,第五绝缘层中还设置有在垂直方向上与第六互连线重叠并接触的第八互连线;
第一金属层通过分别位于第一绝缘层、第二绝缘层中的在垂直方向上重叠的第一互连线和第三互连线与第三延伸部连接,第三延伸部还通过分别位于第三绝缘层、第四绝缘层中的在垂直方向上重叠的第五互连线和第七互连线与第五延伸部连接,在第五绝缘层中位于第五延伸部之上还设置有与第五延伸部接触的第九互连线连接。
上述的提高MIM电容密度的结构,其中,所述的第一金属层由铜或铝或钽或钛及其合金制成。
上述的提高MIM电容密度的结构,其中,所述的第二金属层由铜或铝或钽或钛或其合金制成。
上述的提高MIM电容密度的结构,其中,所述的第三金属层由铜或铝或钽或钛或其合金制成。
上述的提高MIM电容密度的结构,其中,所述的第四金属层由铜或铝或钽或钛或其合金制成。
上述的提高MIM电容密度的结构,其中,所述的第五金属层由铜或铝或钽或钛或其合金制成。
一种提高MIM电容密度的结构的制作工艺,其中,包括:
在衬底上的凹槽中沉积第一金属层;
在衬底和第一金属层之上沉积第一绝缘层并对其进行图形化,使之具有一个第一绝缘层凹槽和设置在第一绝缘层凹槽顶部的边缘处的一个高度低于第一绝缘层凹槽高度的第一横向槽体,第一横向槽体由第一绝缘层凹槽的边缘朝第一绝缘层凹槽之外横向延伸,以及与第一横向槽体交错区域设置的第一通孔;
在第一绝缘层的顶面、第一绝缘层凹槽底面及侧壁上、第一横向槽体中沉积第二金属层,并在第一通孔中沉积金属,形成第一互连线;
在第二金属层上沉积第二绝缘层;
对第二绝缘层和第二金属层进行第一化学机械研磨,形成带有第二延伸部的第二金属层,且第二绝缘层仅沉积在第一金属层底面之上,且研磨后的第二绝缘层的顶面与第二延伸部研磨后的顶面以及第一绝缘层的顶面位于同一水平面内;
继续沉积第二绝缘层;
图形化第二绝缘层,使之具有第二绝缘层凹槽和设置在第二绝缘层凹槽顶部的边缘处的一个高度低于第二绝缘层凹槽高度的第二横向槽体以及位于第二延伸部上方的第二通孔和位于第一互连线上方的第三通孔;
在第二绝缘层的顶面、第二绝缘层底面及侧壁上、第二横向槽体中沉积第二金属层,并在第二通孔和第三通孔中沉积金属,形成第二互连线以及第三互连线;
在第三金属层上沉积第三绝缘层;
对第三金属层和第三绝缘层进行第二化学机械研磨,形成带有第三延伸部的第三金属层,且第三绝缘层仅沉积在第三金属层底面之上且研磨后的第三绝缘层的顶面与第三延伸部研磨后的顶面以及第二绝缘层的顶面位于同一水平面内;
继续沉积第三绝缘层;
图形化第三绝缘层,使之具有第三绝缘层凹槽和设置在第三绝缘层凹槽顶部的边缘处的一个高度低于第三绝缘层凹槽高度的第三横向槽体以及位于第三延伸部上方的第五通孔和在垂直方向上重叠于第二互连线之上的第四通孔;
在第三绝缘层的顶面、第三绝缘层凹槽底面和侧壁上、第三横向槽体中沉积第三金属层,并在第四通孔以及第五通孔中沉积金属,形成第四互连线和第五互连线;
在第四金属层上沉积第四绝缘层;
对第四金属层和第四绝缘层进行第三化学机械研磨,形成带有第四延伸部的第四金属层,且第四绝缘层仅沉积在第四金属层底面之上且研磨后的第四绝缘层的顶面与第四延伸部研磨后的顶面以及第三绝缘层的顶面位于同一水平面内;
继续沉积第四绝缘层;
图形化第四绝缘层,使之具有第四绝缘层凹槽和设置在第四绝缘层凹槽顶部的边缘处的一个高度低于第四绝缘层凹槽高度的第四横向槽体以及位于第四延伸部上方的第六通孔和在垂直方向上重叠于第五互连线之上的第七通孔;
在第四绝缘层的顶面,第四绝缘层凹槽底面和侧壁、第四横向槽体中沉积第五金属层,并在第六通孔以及第七通孔中沉积金属,形成第六互连线和第七互连线;
在第五金属层上沉积第五绝缘层
对第五金属层和第五绝缘层进行第三化学机械研磨,形成带有第五延伸部的第五金属层,且第五绝缘层仅沉积填充在第五金属层底面之上且研磨后的第五绝缘层的顶面与第五延伸部研磨后的顶面以及第四绝缘层的顶面位于同一水平面内;
继续沉积第五绝缘层; 
图形化第五绝缘层,使之具有在垂直方向上重叠于第六互连线之上的第八通孔和垂直方向上重叠于第七互连线之上的第九通孔;
在第八通孔和第九通孔中沉积金属,形成第八互连线和第九互连线。
上述的提高MIM电容密度的结构的制作工艺,其中,所述的第一金属层由铜或铝或钽或钛及其合金制成。
上述的提高MIM电容密度的结构的制作工艺,其中,所述的第二金属层由铜或铝或钽或钛或其合金制成。
上述的提高MIM电容密度的结构的制作工艺,其中,所述的第三金属层由铜或铝或钽或钛或其合金制成。
上述的提高MIM电容密度的结构的制作工艺,其中,所述的第四金属层由铜或铝或钽或钛或其合金制成。
上述的提高MIM电容密度的结构的制作工艺,其中,所述的第五金属层由铜或铝或钽或钛或其合金制成。
本发明的一种提高MIM电容密度的结构,相比原有的MIM电容器件,具有更高的电容密度,且其制造工艺简单,不会涉及到非常大高宽比的工艺,完全与现有工艺相兼容。
附图说明
图1为本发明的提高MIM电容密度的结构的结构示意图;
图1a--图1s为本发明的提高MIM电容密度的结构的制作工艺的流程图。
具体实施方式
下面结合说明书附图对本发明做进一步详细的说明。
如图1及图1a-图1s所示,一种提高MIM电容密度的结构,具有一衬底00,在衬底00的上部具有一个凹槽00’;在凹槽00’中沉积有第一金属层01,第一金属层01的顶面和衬底00的顶面位于同一水平面上。在衬底00和第一金属层01之上沉积有第一绝缘层11,第一绝缘层11具有一个第一绝缘层凹槽111,以及一个设置在第一绝缘层凹槽111顶部的边缘处的第一横向槽体112,第一横向槽体112的高度小于第一绝缘层凹槽111的高度,第一横向槽体112由第一绝缘层凹槽111的边缘朝第一绝缘层凹槽111之外横向延伸。在第一绝缘层凹槽111的底部和内壁、第一横向槽体112中沉积有第二金属层02,第二金属层02具有位于第一横向槽体112中并横向延伸出第一绝缘层凹槽111侧壁之外的第二延伸部02a。沉积在第一绝缘层11和第二金属层02之上的第二绝缘层12,第二绝缘层12具有一个第二绝缘层凹槽121,包括一设置在第二绝缘层凹槽121顶部的边缘处的第二横向槽体122,第二横向槽体122的高度小于第二绝缘层凹槽121的高度,第二横向槽体122的延伸方向由第二绝缘层凹槽121的边缘朝第二绝缘层凹槽121侧壁之外横向延伸,使得第二横向槽体122与第一横向槽体112在垂直方向上交错设置。在第二绝缘层12的底部和内壁、第二横向槽体122中沉积有第三金属层03,其具有位于第二横向槽体122中并横向延伸出第二绝缘层凹槽121侧壁的第三延伸部03a。沉积在第二绝缘层12和第三金属层03之上的第三绝缘层13,第三绝缘层13具有一个第三绝缘层凹槽131,并包括一设置在第三绝缘层凹槽131顶部的边缘处的一个第三横向槽体132,第三横向槽体132的高度小于第三绝缘层凹槽131的高度,且第三横向槽体132与第一横向槽体112在垂直方向上部分重叠。在第三绝缘层13的底部和内壁、第三横向槽体132中沉积有第四金属层04,第四金属层04具有位于第三横向槽体132中并横向延伸出第三绝缘层凹槽131侧壁之外的第四延伸部04a。沉积在第三绝缘层13和第四金属层04之上的第四绝缘层14,第四绝缘层14具有一第四绝缘层凹槽141,并包括一设置在第四绝缘层凹槽141顶部的第四横向槽体142,第四横向槽体142的高度低于第四绝缘层凹槽141的高度,第四横向槽体141由第四绝缘层凹槽141的边缘向第四绝缘层凹槽141侧壁之外横向延伸,并与第二横向槽体121在垂直方向上部分重叠。在第四绝缘层14的底部和内壁、第四横向槽体142中沉积有第五金属层05,第五金属层05具有位于第四横向槽体142中并横向延伸出第四绝缘层凹槽141侧壁之外的第五延伸部05a。沉积在第四绝缘层14和第五金属层05之上的第五绝缘层15。
第二延伸部02a与第四延伸部04a通过分别位于第二绝缘层12、第三绝缘层13中的在垂直方向上重叠的第二互连线12a、第四互连线14a相连,第四绝缘层14还设置有位于第四延伸部04a之上的第六互连线14b,第五绝缘层15中还设置有在垂直方向上重叠在第六互连线14b上方的第八互连线15b;第一金属层01通过分别位于第一绝缘层11、第二绝缘层12中的在垂直方向上重叠的第一互连线11a、第三互连线12b与第三延伸部03a连接,第三延伸部03a还通过分别位于第三绝缘层13、第四绝缘层14中的垂直方向上重叠的第五互连线13b、第七互连线14b与第五延伸部05a连接,并且第五绝缘层15中还设置有位于第五延伸部05a上方的第九互连线15b。
同时,本发明的提高MIM电容密度的结构中的第一金属层,第二金属层,第三金属层,第四金属层以及第五金属层可以根据实际的需要选择由铜,铝,钽,钛其合金制成。
另外,需要指出的是,本发明的提高MIM电容密度的结构可以根据实际的需要继续在本发明的基础上进一步包括若干层金属层和对应的绝缘层,而并不限于上述的金属层和绝缘层的层数的限制。
如图1a至图1s所示,本发明的一种提高MIM电容密度的结构的制作工艺,其包括以下的步骤:
步骤S01:在衬底00上的凹槽00’中沉积第一金属层01;
其中,第一金属层01的顶面与衬底00的顶面位于同一水平面内。
步骤S02:在衬底00和第一金属层01上沉积第一绝缘层11并对其进行图形化,使之具有一个第一绝缘层凹槽111和设置在第一绝缘层凹槽111顶部的边缘处的一个高度低于第一绝缘层凹槽111的高度的第一横向槽体112,第一横向槽体112由第一绝缘层凹槽111的边缘朝第一绝缘层凹槽111之外横向延伸,以及在垂直方向上与第一横向槽体112交错设置的第一通孔11a;
其中,本步骤中所说的对于第一绝缘层11所进行的图形化的过程可以是:例如覆盖一层掩膜在第一绝缘层11上,并在掩膜中形成第一绝缘层凹槽111、第一横向槽体112、第一通孔11a的图形,该图形一般是在掩膜中所形成的开口,并通过这些开口对第一绝缘层11进行刻蚀,从而获得第一绝缘层凹槽111、第一横向槽体112和第一通孔11a。而且,第一通孔11a与第一横向槽体112分别位于第一绝缘层凹槽111的两侧,第一横向槽体112紧挨第一绝缘层凹槽111设置,而第一通孔11a位于距第一绝缘层凹槽111的另一侧的边缘有一段距离,且第一通孔11a设置在第一金属层01的上方。
步骤S03:在第一绝缘层11的顶面、第一绝缘层凹槽111的底面和侧壁上、第一横向槽体112中沉积第二金属层02,并在第一通孔11a中沉积金属,形成第一互连线11a’;
步骤S04:在第二金属层02顶面上沉积第二绝缘层12;
步骤S05:对第二绝缘层12和第二金属层02进行第一化学机械研磨,形成带有第二延伸部02a的第二金属层02,且研磨后的第二绝缘层12仅沉积填充在研磨后的第二金属层02底面之上第二绝缘层12研磨后的顶面与第二延伸部02a研磨后的顶面与第一绝缘层11的顶面位于同一水平面内;
步骤S06:继续沉积第二绝缘层12;
步骤S07:图形化第二绝缘层12,使之具有第二绝缘层凹槽121和设置在第二绝缘层凹槽121顶部的边缘处的一个高度低于第二绝缘层凹槽高度的第二横向槽体122以及位于第二延伸部02a上方的第二通孔12a和在垂直方向上重叠于第一通孔11a上方的第三通孔12b;
其中,本步骤中所说的对于第二绝缘层12所进行的图形化的过程可以是:例如覆盖一层掩膜在第二绝缘层12上,并在掩膜中形成第二绝缘层凹槽121、第二横向槽体122、第二通孔12a以及第三通孔12b的图形,这些图形一般是在掩膜中所形成的开口,并通过这些开口对第二绝缘层12进行刻蚀,从而获得第二绝缘层凹槽121、第二横向槽体122、第二通孔12a以及第三通孔12b。并且,第一通孔11a与第三通孔12b在垂直方向上相互重叠。
步骤S08:在第二绝缘层12的顶面、第二绝缘层凹槽121的底面和内壁上、第二横向槽体122中沉积第二金属层02,并在第二通孔12a以及第三通孔12b中沉积金属,形成第二互连线12a’第三互连线12b’;
步骤S09:在第三金属层03的顶面上沉积第三绝缘层13;
步骤S10:对第三金属层03和第二绝缘层13进行第二化学机械研磨,形成带有第三延伸部03a的第三金属层03,且研磨后的第三绝缘层13仅沉积填充在第三金属层03底面之上且研磨后的第三绝缘层13顶面与第三延伸部03a的顶面以及第二绝缘层12的顶面位于同一水平面内;
其中,通过在垂直方向上相互重叠的第一互连线11a’与第三互连线12b’将第一金属层01与第二延伸部02a连接,进而将第一金属层01与第二金属层02电连接。
步骤S11:继续沉积第三绝缘层13;
步骤S12:图形化第三绝缘层13,使之具有第三绝缘层凹槽131和设置在第三绝缘层凹槽131顶部的边缘处的一个高度低于第三绝缘层凹槽131高度的第三横向槽体132以及位于第三延伸部03a上方的第五通孔13b和位于第二通孔12a上方的第四通孔13a;
其中,本步骤中所说的对于第三绝缘层13所进行的图形化的过程可以是:例如覆盖一层掩膜在第三绝缘层13上,并在掩膜中形成第三绝缘层凹槽131、第三横向槽体132、第四通孔13a以及第五通孔13b的图形,该图形一般是在掩膜中所形成的开口,并通过这些开口对第三绝缘层13进行刻蚀,从而获得第三绝缘层凹槽131、第三横向槽体132、第四通孔13a以及第五通孔13b。并且,第二通孔12a与第四通孔13a在垂直方向上相互重叠。
步骤S13:在第三绝缘层13的顶面、第三绝缘层凹槽131的底面和内壁上、第三横向槽体132中沉积第四金属层,并在第四通孔13a以及第五通孔13b中沉积金属,形成第四互连线13a’以及第五互连线13b’;
步骤S14:在第四金属层04的顶面上沉积第四绝缘层14;
步骤S15:对第四金属层04和第四绝缘层14进行第三化学机械研磨,形成带有第四延伸部04a的第四金属层04,且第四绝缘层14仅沉积填充在第四金属层04底面之上且第四绝缘层14研磨后的顶面与第四延伸部04a的顶面以及第三绝缘层13的顶面位于同一水平面内;
其中,通过在垂直方向上相互重叠的第二互连线12a’和第四互连线13a’将第二延伸部02a与第四延伸部04a电连接,进而将第二金属层02与第四金属层04电连接。
步骤S16:继续沉积第四绝缘层14;
步骤S17:图形化第四绝缘层14,使之具有第四绝缘层凹槽141和设置在第四绝缘层凹槽141顶部的边缘处的一个高度低于第二绝缘层凹槽高度的第四横向槽体142以及位于第四延伸部04a上方的第六通孔14a和位于第五通孔13b上方的第七通孔14b;
其中,本步骤中所说的对于第四绝缘层14所进行的图形化的过程可以是:例如覆盖一层掩膜在第四绝缘层14上,并在掩膜中形成第四绝缘层凹槽141、第四横向槽体142、第六通孔14a以及第七通孔14b的图形,这些图形一般是在掩膜中所形成的开口,并通过这些开口对第四绝缘层14进行刻蚀,从而获得第四绝缘层凹槽141、第四横向槽体142、第六通孔14a以及第七通孔14b。并且,第五通孔13b与第七通孔14b在垂直方向上相互重叠。
步骤S18:在第四绝缘层14的顶面、第四绝缘层凹槽111的底面和内壁上、第四横向槽体142中沉积第五金属层05,并在第六通孔14a和第七通孔14b中沉积金属,形成第六互连线14a’和第七互连线14b’;
步骤S19:在第五金属层05顶面上沉积第五绝缘层15;
步骤S20:对第五金属层05和第五绝缘层15进行第三化学机械研磨,形成带有第五延伸部05a的第五金属层05,且第五绝缘层15仅沉积填充在第五金属层05底面之上且第五绝缘层15研磨后的顶面与第五延伸部05a研磨后的顶面以及第四绝缘层14的顶面位于同一水平面内;
其中,通过在垂直方向上相互重叠的第五互连线13b’与第七互连线14b’将第三延伸部03a与第五延伸部05a电连接,进而将第三金属层03与第五金属层05电连接。
步骤S21:继续沉积第五绝缘层15; 
步骤S22:图形化第五绝缘层15,使之具有在垂直方向上重叠于第六通孔14a上方的第八通孔15a和在垂直方向上重叠于第七通孔14b上方的第九通孔15b;
其中,本步骤中所说的对于第五绝缘层15所进行的图形化的过程可以是:例如覆盖一层掩膜在第五绝缘层15上,并在掩膜中形成第八通孔15a以及第九通孔15b的图形,这些图形一般是在掩膜中所形成的开口,并通过这些开口对第四绝缘层14进行刻蚀,从而获得第八通孔15a以及第九通孔15b。并且,第六通孔14a和第八通孔15a在垂直方向上相重叠,第七通孔14b与第九通孔15b在垂直方向上相重叠。
步骤S23:在第八通孔15a和第九通孔15b中沉积金属,形成第八互连线15a’和第九互连线15b’。
另外,需要指出的是,本发明的提高MIM电容密度的结构的制造工艺可以在现有的基础上进行循环,以制造出包括有更多金属层和对应的绝缘层的提高MIM电容密度的结构。
综上所述,本发明的一种提高MIM电容密度的结构,相比原有的MIM电容器件,具有更高的电容密度,且其制造工艺简单,不会涉及到非常大高宽比的工艺,完全与现有工艺相兼容,适于普及推广适用。
应当指出的是,上述内容只是本发明的最佳实施方式的列举,其中未尽详细描述的部分,应该理解为用本技术领域的一般方式予以实施。同时,对于本领域的一般技术人员来说,在不偏离本发明的精神范畴内对本发明所做的等效变换和修饰,都将落入本发明的权利要求的保护范围之内。

Claims (12)

1.一种提高MIM电容密度的结构,其特征在于,包括:
具有一凹槽的衬底;
沉积在凹槽中的第一金属层,位于衬底以及第一金属层之上的第一绝缘层,第一绝缘层具有一个第一绝缘层凹槽,以及设置在第一绝缘层凹槽顶部的边缘处的一个高度低于第一绝缘层凹槽高度的第一横向槽体,第一横向槽体由第一绝缘层凹槽的边缘朝第一绝缘层凹槽之外横向延伸;
在第一绝缘层凹槽底部及内壁、第一横向槽体中沉积有第二金属层,第二金属层具有位于第一横向槽体中并横向延伸出第一绝缘层凹槽侧壁的第二延伸部;
沉积在第一绝缘层和第二金属层之上的第二绝缘层,第二绝缘层具有一个第二绝缘层凹槽,以及设置在第二绝缘层凹槽顶部的边缘处的一个高度低于第二绝缘层凹槽高度的第二横向槽体,第二横向槽体与第一横向槽体在垂直方向上交错设置,且第二横向槽体的延伸方向为由第一绝缘层凹槽的边缘朝第二绝缘层凹槽侧壁之外横向延伸;
在第二绝缘层底部和内壁,第二横向槽体中沉积有第三金属层,第三金属层具有位于第二横向槽体中并横向延伸出第二绝缘层凹槽侧壁的第三延伸部;
沉积在第二绝缘层和第三金属层之上的第三绝缘层,第三绝缘层具有一个第三绝缘层凹槽,以及设置在第三绝缘层凹槽顶部边缘处的一个高度低于第三绝缘层凹槽高度的第三横向槽体,第三横向槽体由第三绝缘层凹槽的边缘向第三绝缘层凹槽侧壁之外横向延伸,第三横向槽体与第一横向槽体在垂直方向上部分重叠;
在第三绝缘层底部和内壁,第三横向槽体中沉积有第四金属层,第四金属层具有位于第三横向槽体中并横向延伸出第三绝缘层凹槽侧壁之外的第四延伸部;
沉积在第三绝缘层和第四金属层之上的第四绝缘层,第四绝缘层具有一第四绝缘层凹槽,以及一设置在第四绝缘层凹槽顶部的高度低于第四绝缘层凹槽高度的第四横向槽体,第四横向槽体由第四绝缘层凹槽的边缘向第四绝缘层凹槽侧壁之外横向延伸,第四横向槽体与第二横向槽体在垂直方向上部分重叠;
在第四绝缘层底部和内壁,第四横向槽体中沉积有第五金属层,第五金属层具有位于第四横向槽体中并横向延伸出第四绝缘层凹槽侧壁之外的第五延伸部;
沉积在第四绝缘层和第五金属层之上的第五绝缘层;
第二延伸部与第四延伸部通过分别位于第二绝缘层、第三绝缘层中的在垂直方向上重叠的第二互连线、第四互连线相连,第四绝缘层中设置有在第四延伸部之上的第六互连线,第五绝缘层中还设置有在垂直方向上与第六互连线重叠并接触的第八互连线;
第一金属层通过分别位于第一绝缘层、第二绝缘层中的在垂直方向上重叠的第一互连线和第三互连线与第三延伸部连接,第三延伸部还通过分别位于第三绝缘层、第四绝缘层中的在垂直方向上重叠的第五互连线和第七互连线与第五延伸部连接,在第五绝缘层中位于第五延伸部之上还设置有与第五延伸部接触的第九互连线连接。
2.如权利要求1所述的提高MIM电容密度的结构,其特征在于,所述第一金属层由铜或铝或钽或钛或它们的合金制成。
3.如权利要求1所述的提高MIM电容密度的结构,其特征在于,所述第二金属层由铜或铝或钽或钛或它们的合金制成。
4.如权利要求1所述的提高MIM电容密度的结构,其特征在于,所述第三金属层由铜或铝或钽或钛或它们的合金制成。
5.如权利要求1所述的提高MIM电容密度的结构,其特征在于,所述第四金属层由铜或铝或钽或钛或它们的合金制成。
6.如权利要求1所述的提高MIM电容密度的结构,其特征在于,所述第五金属层由铜或铝或钽或钛或它们的合金制成。
7.一种如权利要求1所述的提高MIM电容密度的结构的制作工艺,其特征在于,包括:
在衬底上的凹槽中沉积第一金属层;
在衬底和第一金属层之上沉积第一绝缘层并对其进行图形化,使之具有一个第一绝缘层凹槽和设置在第一绝缘层凹槽顶部的边缘处的一个高度低于第一绝缘层凹槽高度的第一横向槽体,第一横向槽体由第一绝缘层凹槽的边缘朝第一绝缘层凹槽之外横向延伸,以及与第一横向槽体交错区域设置的第一通孔;
在第一绝缘层的顶面、第一绝缘层凹槽底面及侧壁上、第一横向槽体中沉积第二金属层,并在第一通孔中沉积金属,形成第一互连线;
在第二金属层上沉积第二绝缘层;
对第二绝缘层和第二金属层进行第一化学机械研磨,形成带有第二延伸部的第二金属层,且第二绝缘层仅沉积在第一金属层底面之上,且研磨后的第二绝缘层的顶面与第二延伸部研磨后的顶面以及第一绝缘层的顶面位于同一水平面内;
继续沉积第二绝缘层;
图形化第二绝缘层,使之具有第二绝缘层凹槽和设置在第二绝缘层凹槽顶部的边缘处的一个高度低于第二绝缘层凹槽高度的第二横向槽体以及位于第二延伸部上方的第二通孔和位于第一互连线上方的第三通孔;
在第二绝缘层的顶面、第二绝缘层底面及侧壁上、第二横向槽体中沉积第二金属层,并在第二通孔和第三通孔中沉积金属,形成第二互连线以及第三互连线;
在第三金属层上沉积第三绝缘层;
对第三金属层和第三绝缘层进行第二化学机械研磨,形成带有第三延伸部的第三金属层,且第三绝缘层仅沉积在第三金属层底面之上且研磨后的第三绝缘层的顶面与第三延伸部研磨后的顶面以及第二绝缘层的顶面位于同一水平面内;
继续沉积第三绝缘层;
图形化第三绝缘层,使之具有第三绝缘层凹槽和设置在第三绝缘层凹槽顶部的边缘处的一个高度低于第三绝缘层凹槽高度的第三横向槽体以及位于第三延伸部上方的第五通孔和在垂直方向上重叠于第二互连线之上的第四通孔;
在第三绝缘层的顶面、第三绝缘层凹槽底面和侧壁上、第三横向槽体中沉积第三金属层,并在第四通孔以及第五通孔中沉积金属,形成第四互连线和第五互连线;
在第四金属层上沉积第四绝缘层;
对第四金属层和第四绝缘层进行第三化学机械研磨,形成带有第四延伸部的第四金属层,且第四绝缘层仅沉积在第四金属层底面之上且研磨后的第四绝缘层的顶面与第四延伸部研磨后的顶面以及第三绝缘层的顶面位于同一水平面内;
继续沉积第四绝缘层;
图形化第四绝缘层,使之具有第四绝缘层凹槽和设置在第四绝缘层凹槽顶部的边缘处的一个高度低于第四绝缘层凹槽高度的第四横向槽体以及位于第四延伸部上方的第六通孔和在垂直方向上重叠于第五互连线之上的第七通孔;
在第四绝缘层的顶面,第四绝缘层凹槽底面和侧壁、第四横向槽体中沉积第五金属层,并在第六通孔以及第七通孔中沉积金属,形成第六互连线和第七互连线;
在第五金属层上沉积第五绝缘层
对第五金属层和第五绝缘层进行第三化学机械研磨,形成带有第五延伸部的第五金属层,且第五绝缘层仅沉积填充在第五金属层底面之上且研磨后的第五绝缘层的顶面与第五延伸部研磨后的顶面以及第四绝缘层的顶面位于同一水平面内;
继续沉积第五绝缘层;
图形化第五绝缘层,使之具有在垂直方向上重叠于第六互连线之上的第八通孔和垂直方向上重叠于第七互连线之上的第九通孔;
在第八通孔和第九通孔中沉积金属,形成第八互连线和第九互连线。
8.如权利要求7所述的提高MIM电容密度的结构的制作工艺,其特征在于,所述第一金属层由铜或铝或钽或钛或它们的合金制成。
9.如权利要求7所述的提高MIM电容密度的结构的制作工艺,其特征在于,所述第二金属层由铜或铝或钽或钛或它们的合金制成。
10.如权利要求7所述的提高MIM电容密度的结构的制作工艺,其特征在于,所述第三金属层由铜或铝或钽或钛或它们的合金制成。
11.如权利要求7所述的提高MIM电容密度的结构的制作工艺,其特征在于,所述第四金属层由铜或铝或钽或钛或它们的合金制成。
12.如权利要求7所述的提高MIM电容密度的结构的制作工艺,其特征在于,所述第五金属层由铜或铝或钽或钛或它们的合金制成。
CN 201110123645 2011-05-13 2011-05-13 一种提高mim电容密度的结构及其制作工艺 Active CN102420256B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110123645 CN102420256B (zh) 2011-05-13 2011-05-13 一种提高mim电容密度的结构及其制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110123645 CN102420256B (zh) 2011-05-13 2011-05-13 一种提高mim电容密度的结构及其制作工艺

Publications (2)

Publication Number Publication Date
CN102420256A CN102420256A (zh) 2012-04-18
CN102420256B true CN102420256B (zh) 2013-10-09

Family

ID=45944564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110123645 Active CN102420256B (zh) 2011-05-13 2011-05-13 一种提高mim电容密度的结构及其制作工艺

Country Status (1)

Country Link
CN (1) CN102420256B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108123040B (zh) * 2017-12-15 2019-12-10 广东电网有限责任公司电力科学研究院 Mim电容器及其制作方法
CN112908990B (zh) * 2021-01-26 2022-08-05 复旦大学 三维集成结构及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1635595A (zh) * 2003-12-29 2005-07-06 中芯国际集成电路制造(上海)有限公司 增加金属-绝缘体-金属电容器的单位面积电容密度的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224070A (ja) * 1993-01-27 1994-08-12 Sumitomo Electric Ind Ltd Mim型コンデンサおよびその製造方法
EP1351315A3 (fr) * 2002-03-20 2005-08-17 Memscap Micro-composant électronique intégrant une structure capacitive, et procédé de fabrication
KR20100071206A (ko) * 2008-12-19 2010-06-29 주식회사 동부하이텍 반도체 소자의 mim커패시터 및 이를 형성하는 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1635595A (zh) * 2003-12-29 2005-07-06 中芯国际集成电路制造(上海)有限公司 增加金属-绝缘体-金属电容器的单位面积电容密度的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平6-224070A 1994.08.12

Also Published As

Publication number Publication date
CN102420256A (zh) 2012-04-18

Similar Documents

Publication Publication Date Title
US6611188B2 (en) Integrated vertical spiral inductor on semiconductor material
CN103730459B (zh) 高压集成电容器及其制造方法
CN108630656A (zh) 半导体集成电路以及形成电源轨的方法
CN1220778A (zh) 集成电路的导体
US9391015B2 (en) Method for forming a three-dimensional structure of metal-insulator-metal type
CN102420102B (zh) 一种形成mim电容器结构的方法及mim电容器
CN102412310A (zh) 一种提高电容密度的多层堆叠结构及其制造方法
CN103346148A (zh) 一种直立式电容结构及其制作方法
CN102420256B (zh) 一种提高mim电容密度的结构及其制作工艺
CN102420107B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN205069629U (zh) 金属层-绝缘层-金属层电容器
CN104425441B (zh) 一种mom电容器
US20070132061A1 (en) MIM capacitor in a copper damascene interconnect
CN106298736B (zh) 半导体集成电路螺旋电感
CN101383347A (zh) 具有mim电容器的半导体器件及其制造方法
CN102420255B (zh) 一种mim电容的改进结构及其制造工艺
CN103311181B (zh) 改善金属层-绝缘介质层-金属层失配参数的方法
CN102437015A (zh) 一种增加半导体器件中mim电容密度的方法及其结构
CN102867734B (zh) 一种增大mom电容密度的制造工艺方法
CN102420110B (zh) 一种提高半导体器件中mim电容密度的方法及其器件
CN102420103B (zh) 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺
CN102592968B (zh) 一种多层金属-氮化硅-金属电容的制造方法
CN102437176B (zh) 一种提高集成电路电容密度的工艺
CN105097769B (zh) 一种三维集成电路的器件及其制备方法
CN110071096A (zh) 一种提高容值和耐压的叠状电容及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant