CN102419413A - 功率mosfet器件的雪崩耐量测试电路和方法 - Google Patents

Abstract

一种功率MOSFET器件的雪崩耐量测试电路，该电路包括由可调直流电源、充电开关以及储能装置构成的充电通路和由储能装置、电感以及待测功率MOSFET器件构成的测试环路，所述储能装置的正极提供电压输出信号给雪崩状态监测电路以控制雪崩状态监测电路输出第一控制信号和第二控制信号，充电开关的控制端接受雪崩状态监测电路输出的第一控制信号，待测功率MOSFET器件的栅极接受雪崩状态监测电路输出的第二控制信号。本发明操作安全，测试结果客观，成本低，由于采用独立于电源的储能装置提供能量，可以通过能量转移实现雪崩耐量测定，实现高瞬间能量雪崩耐量的测试。

Description

功率MOSFET器件的雪崩耐量测试电路和方法

技术领域

本发明涉及功率MOSFET器件结构的测试技术，尤其涉及功率MOSFET器件进入崩溃电压状态时可承受雪崩耐量的测试电路及方法。

背景技术

功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效晶体管)作为功率半导体器件，在功率电力电子应用中十分广泛。功率MOSFET以多数载流子导电工作于正向偏置状态，通常认为是不存在二次击穿的器件。实际上，当功率MOSFET在反向偏置时，受漏极电压、电流等电气量变化的影响，内部的载流子会被引发雪崩式倍增，导致功率MOSFET雪崩击穿。

功率MOSFET由若干元胞并联组成。以高压VDMOS(Vertical Double-diffusingMetal-Oxide-Semiconductor，垂直双扩散金属氧化物半导体场效晶体管)为例，每一个元胞的结构如图1所示，每一个原胞的等效电路图如图2所示。其中，三极管Nepi，二级管DP+和电容Cgs、Cgd及Cdb为VDMOS内部寄生的器件。这些由功率MOSFET内部PN结间形成的等效器件中的空穴及电子在高频时会受不同因素影响作用于功率MOSFET。正向导通时，电子由源极表面反转层形成的沟道进入漏极，在此过程中，仅寄生体二极管在饱和区产生一个小小的电流分量，而进入稳态后，寄生二极管，三极管对功率MOSFET影响很小。当功率MOSFET器件反向关断时，感性负载使漏端电压高于功率MOSFET的规格电压，这时会有两种情况：一是漏端能量作用于功率MOSFET寄生体二极管上，将其击穿使功率MOSFET进入雪崩击穿，二是漏端电压变化率过大，引起寄生三极管Nepi的基极串入电流使基极电压超过其开启电压从而激活三极管进入导通状态使功率MOSFET雪崩击穿，无论是哪一种情况引发的雪崩击穿都会使功率MOSFET内的电荷激增，热量无法及时释放而导致功率MOSFET损坏。而第二种情况一般都通过工艺调整寄生三极管基极的寄生电阻Rb得以控制。为更好配置功率MOSFET应用电路及客观评价功率MOSFET本身性能，对功率MOSFET的雪崩耐量进行测试显得尤为重要。雪崩耐量测试包括单次脉冲雪崩耐量(简称EAS)测试和重复脉冲雪崩耐量(简称EAR)测试。

在功率MOSFET规格书中都有关于雪崩耐量参数的描述，以供用户合理配置电路，使功率MOSFET能工作于安全工作区。雪崩耐量测试时，功率MOSFET器件处于高压大电流的高频状态，当达到雪崩耐量的极限值时必将器件损坏，损坏时会将功率MOSFET器件漏极和源极融在一起，使漏源极短路，进而短接外部测试电路，具有危险性。因此目前市场上对于雪崩耐量测试仪器的价格定位较高，对于个人研究及公司前期产品开发不太可能实现。因此，有必要开发一种低成本，安全，结果客观，可快速准确测试雪崩耐量的雪崩耐量测试装置。

公开号为CN101750539A的中国发明专利申请公开了一种“功率MOSFET器件雪崩能量测试仪”，该测试仪主测试电路是将待测MOSFET器件与电流感应器、电感、N型沟道的MOSFET及可调直流电源构成测试通路，测试中通过检测电流感应器感应到的电流来控制N型沟道的MOSFET的开关以实现可调直流电源在测试电路中通断。该功率MOSFET器件雪崩能量测试仪存在的一个缺点是：可调直流电源在测试中始终参与，测试结束时可调直流电源才断开，若测试过程发生异常，如待测MOSFET雪崩击穿后漏源短路而N型沟道MOSFET没有及时将可调直流电源从测试电路中断开，则可调直流电源会通过雪崩击穿的待测MOSFET器件短路，对测试电路及供电系统造成严重损坏。

发明内容

本发明旨在开发一种低成本，操作安全，能够提供高瞬间能量进行雪崩耐量的测定电路及测试方法。

本发明的设计构思在于用储能装置代替电源工作。测试前根据待测MOSFET器件规格设置储能装置的输出能量，在测试过程中电源与测试电路没有直接连接关系，仅由储能装置为待测器件提供能量进行雪崩耐量的测试，这样，即使电路发生异常也不会对测试电路及供电系统造成损害，安全性高。

为此，本发明的第一目的在于提出一种功率MOSFET器件的雪崩耐量测试电路，包括：所述可调直流电源、充电开关以及储能装置构成的充电通路，所述储能装置、电感以及待测功率MOSFET器件构成的测试环路；所述储能装置的正极连接在所述电感与充电开关之间的通路上，所述储能装置的负极与接地线相连，所述储能装置的正极提供电压输出信号给雪崩状态监测电路以控制雪崩状态监测电路输出第一控制信号和第二控制信号，充电开关的控制端接受雪崩状态监测电路输出的第一控制信号，待测功率MOSFET器件的栅极接受雪崩状态监测电路输出的第二控制信号。

进一步的，所述待测功率MOSFET器件与储能装置负极之间设有电流感应器。

进一步的，所述储能装置包含并联的n个电容，每个电容上相应地串联有功率开关，n为大于1的自然数。

进一步的，所述雪崩状态监测电路包含电压采样电路、基准电压源电路、模数转换电路、MCU逻辑控制电路、MOSFET驱动电路和用户控制电路，所述电压采样电路将采集到的储能装置正极提供的电压输出信号在模数转换电路中与基准电压源电路的输出信号进行比较、模数转换后提供给MCU逻辑控制电路的使能端，MCU逻辑控制电路根据使能端状态决定是否执行用户控制电路指令及输出相应控制信号给MOSFET驱动电路，MOSFET驱动电路将MCU逻辑控制电路提供的控制信号放大后分别交替输出第一控制信号和第二控制信号到充电开关的控制端和待测功率MOSFET器件的栅级。

进一步的，所述用户控制电路输出指令包括设定的测试条件及选择的工作模式，所述工作模式包括单次脉冲雪崩耐量测试和重复脉冲雪崩耐量测试。

进一步的，所述单次脉冲雪崩耐量测试包括自动测试和手动测试。

进一步的，所述储能装置的正极与电感之间的通路与接地线之间并联有滤波电容。

进一步的，所述待测功率MOSFET器件栅极串联有二极管，第二控制信号经该二极管到达待测功率MOSFET器件的栅极。

本发明的第二目的在于提供一种功率MOSFET器件的雪崩耐量测试方法，其包括如下步骤：

步骤一、功率MOSFET器件的雪崩耐量测试电路上电，选择测试模式及设置测试条件，根据待测MOSFET器件规格设置储能装置输出的能量；

步骤二、初始状态时，第二控制号为无效电平，第一控制信号为一个短时脉冲，充电开关导通，同时雪崩状态监测电路开始不断扫描储能装置正极提供的电压输出信号，判断待测MOSFET器件是否发生过雪崩击穿；若未发生过雪崩击穿，继续步骤三，否则跳转至步骤五；

步骤三、雪崩状态监测电路输出的第一控制信号有效，第二控制信号无效，充电开关导通，可调直流电源为储能装置充电，充电完成后，第一控制信号变为无效电平，第二控制信号变为有效电平，储能装置向电感转移能量，当第二控制信号有效电平时间结束，电感向待测MOSFET器件释放能量，观测待测MOSFET器件的漏源电流和待测MOSFET器件的漏源电压，计算雪崩耐量；

步骤四、根据储能装置正极提供的电压输出信号，判断待测MOSFET器件是否发生雪崩击穿，如果发生雪崩击穿，则跳转到步骤五；如果没有发生雪崩击穿，且测试模式为单次雪崩耐量自动测试模式或重复雪崩耐量测试模式，则跳转到步骤三；

进一步的，在步骤四中，如果没有发生雪崩击穿，且测试模式为单次雪崩耐量手动测试模式，完成一次手动雪崩耐量测试后，则跳转到步骤五。

本发明的功率MOSFET器件的雪崩耐量测定电路操作安全，测试结果客观，成本低。相对于目前市场上其他雪崩测试仪而言，本发明的功率MOSFET器件的雪崩耐量测定电路可达到等同测试目的，但却节约了大量成本，给个人研究及公司前期产品开发提供了方便。本发明由于操作安全性高，测试电路中对控制待测MOSFET雪崩击穿发生前后的整个测试电路信号可以相对简化，减少了元器件使用数量，降低了成本。

另外，目前市场上许多测试仪由于受输出瞬间电流限制无法进行高瞬间雪崩耐量的测试，而本发明的功率MOSFET器件的雪崩耐量测定电路中采用独立于电源的储能装置提供能量，通过能量转移实现雪崩耐量测定，可以实现高瞬间能量雪崩耐量的测试。

附图说明

图1为现有的一种功率MOSFET器件单个元胞的结构示意图；

图2为功率MOSFET器件单个元胞的等效电路图；

图3为本发明提出的功率MOSFET器件的雪崩耐量测试电路实施例示意图；

图4为本发明提出的功率MOSFET器件的雪崩耐量测试电路实施例的储能装置的示意图；

图5为雪崩耐量测试过程中待测MOSFET器件的正常工作时电压电流波形示意图；

图6为本发明实施例的功率MOSFET器件的雪崩耐量测试电路的雪崩状态监测电路示意图；

图7a为本发明实施例的功率MOSFET器件的单次雪崩耐量自动测试的控制信号示意图；

图7b为本发明实施例的功率MOSFET器件的单次雪崩耐量手动测试的控制信号示意图；

图7c为本发明实施例的功率MOSFET器件的重复雪崩耐量测试的控制信号示意图；

图8为雪崩耐量测试过程中待测MOSFET器件的雪崩击穿时电压电流波形示意图；

图9为本发明提出的功率MOSFET器件的雪崩耐量测试流程图。

具体实施方式

下面结合附图对本发明关于功率MOSFET器件的雪崩耐量测试电路进行详细说明。

如图3所示，所述功率MOSFET器件的雪崩耐量测试电路包括：可调直流电源1的正极与充电开关3的一端相连，充电开关3的另一端与电感8相连；储能装置4的正极接于充电开关3和电感8之间、储能装置4的负极与接地线相连；滤波电容6并联在储能装置的正极与电感之间的通路与接地线之间；电感8的另一端与待测MOSFET器件11的漏极相连，待测MOSFET器件11的栅极通过电阻9与二极管7串联；待测MOSFET器件11的栅极与接地线之间并联有电阻10；待测MOSFET器件11的源极通过电流感应器12与接地线、滤波电容6的负极、储能装置4的负极、可调直流电源1的负极相连。为安全起见，在可调直流电源1与充电开关3之间连有保险丝电阻2。储能装置4的正极提供电压输出信号B给雪崩状态检测电路，充电开关3的控制端接受雪崩状态检测电路输出的第一控制信号A，二极管7的阳极接受雪崩状态检测模块输出的第二控制信号C。待测MOSFET器件11的栅极设置有节点N1；待测MOSFET器件的漏极11设置有节点N2。节点N1用来观测待测MOSFET器件栅源电压；节点N2用来观测待测MOSFET器件的漏源电压；电流感应器12用来观测通过待测MOSFET器件的电流。

如图4所示，为储能装置4的内部结构图，其中S1、S2……Sn为大电流功率开关；E1、E2……En为可存储不同能量的不同容值的高压高速放电电解电容；在在测试中通过控制功率开关S1、S2……Sn中的一个或多个的闭合来选择E1、E2……En中的一个或多个电容释放能量到测试电路中，n为大于1的自然数。

所图5所示，待测MOSFET器件管脚信号依次是：V_GS为待测MOSFET器件的栅极与源极之间的电压；I_D(t)为测试时间tp里流过待测MOSFET器件的漏极与源极的电流；V_DSt为待测MOSFET器件漏极与源极的电压；未进行雪崩测试即待测MOSFET器件开通前待测MOSFET器件的漏源电压为V_DD、测试时间结束即待测MOSFET器件关断后在吸收时间t_AV里待测MOSFET器件进入雪崩状态时的漏源电压为BV_DSS；另外，测试时间tp为待测MOSFET器件工作在线性区，I_D(t)不断增加，电感上存储的能量不断增加的过程；吸收时间t_AV为待测MOSFET器件工作在截止区，吸收雪崩能量的过程，I_AS为待测MOSFT器件在线性区tp内达到的峰值电流；V_DD为直流可调电源1的输出电压；BV_DSS代表的是待测MOSFET器件进入雪崩状态时漏源的崩溃电压。

如图6所示，所述雪崩状态监测电路包括：电压采样电路13、基准电压源电路14与模数转换电路15连接、模数转换电路15与MCU逻辑控制电路16连接、MCU控制电路16分别与MOSFET驱动电路17和用户控制电路18连接：

电压采样电路监测待测MOSFET器件的雪崩状况，将采样到的待测MOSFET器件漏极的电压信号B(即储能装置正极提供的电压输出信号)与基准电压电路产生的基准电压信号经模数转换电路比较、模数转换后反馈到MCU逻辑控制电路的使能端。

测试过程中，MCU逻辑控制电路根据使能端状态来执行用户控制电路提供的指令，输出相应的逻辑控制信号：MCU逻辑控制电路会不断地扫描其使能端，以确保测试的安全性：若待测MOSFET器件被雪崩击穿，使能端为低电平无效，MCU逻辑控制电路停止工作，不输出逻辑控制信号；若待测MOSFET器件未被雪崩击穿，使能端为高电平有效，MCU逻辑控制电路输出逻辑控制信号到MOSFET驱动电路，再经驱动MOSFET电路放大输出第一控制信号A与第二控制信号C，第一控制信号A提供给充电开关控制端，给测试电路充电；第二控制信号C为待测MOSFET的栅级控制信号，在第二控制信号C有效时，流过电感的电流线性增加，电感上存储的能量随电流线性倍增；当第二控制信号C由有效变为无效时，存储在电感上的能量将施加到待测MOSFET漏极上进行雪崩耐量测试。

所述用户控制电路提供操作指令给MCU逻辑控制电路，所述指令包括设定的测试条件及选择的工作模式，所述工作模式包括单次脉冲雪崩耐量测试和重复脉冲雪崩耐量测试，单次脉冲雪崩耐量测试又包括单次脉冲雪崩耐量自动测试和单次脉冲雪崩耐量手动测试。

如图8所示，I_D(t)和V_DS(t)为待测MOSFET器件被雪崩击穿时的电流电压波形。首先，观测待测器件MOSFET器件被雪崩击穿前一状态的电压电流波形(见图5)，记录下BV_DSS、I_AS及V_DD的值，然后计算MOSFET的雪崩耐量。MOSFET在消散时间t_AV内消散的能量，即雪崩耐量等于消散时间t_AV里V_DS与I_D的积分。

$I_D\left(t\right)=-\frac{I_{\mathrm{AS}}}{t_{\mathrm{AV}}}*t+I_{\mathrm{AS}}$ ……②

②代入①式：

$={\mathrm{BV}}_{\mathrm{DSS}}(-\frac{1I_{\mathrm{AS}}{t_{\mathrm{AV}}}^2}{2t_{\mathrm{AV}}}+I_{\mathrm{AS}}{t}_{\mathrm{AV}})=\frac{1}{2}{\mathrm{BV}}_{\mathrm{DSS}}{I}_{\mathrm{AS}}{t}_{\mathrm{av}}$ ……③

${\mathrm{BV}}_{\mathrm{DSS}}=V_L+V_{\mathrm{DD}}=L\frac{\mathrm{di}}{\mathrm{dt}}+V_{\mathrm{DD}}=L\frac{I_{\mathrm{AS}}}{t_{\mathrm{AV}}}+V_{\mathrm{DD}}$

$=>t_{\mathrm{AV}}=\frac{I_{\mathrm{AS}}L}{{\mathrm{BV}}_{\mathrm{DSS}}-V_{\mathrm{DD}}}$ ……④

④代入③式：

如图9所示，为本发明的功率MOSFET器件的雪崩耐量测量方法实施例的流程图，在测试过程按以下步骤实施：

步骤一、功率MOSFET器件的雪崩耐量测试电路上电，选择测试模式及设置测试条件、根据待测MOSFET器件规格选择储能装置中对应的电容以设置储能装置输出的能量；

步骤二、初始状态时，第二控制号为无效电平，第一控制信号为一个短时脉冲X，充电开关导通，同时雪崩状态监测电路开始不断扫描储能装置的正极提供的电压输出信号，判断待测MOSFET器件是否发生过雪崩击穿；若未发生过雪崩击穿，继续步骤三，否则跳转到步骤五；

步骤三、雪崩状态监测电路输出的第一控制信号有效，第二控制信号无效，充电开关导通，可调直流电源为储能装置充电，充电完成后，第一控制信号变为无效电平，第二控制信号变为有效电平，储能装置向电感转移能量，当第二控制信号有效电平时间结束，电感向待测MOSFET器件释放能量，观测待测MOSFET器件的漏源电流和待测MOSFET器件的漏源电压，计算雪崩耐量；

步骤四、雪崩状态监测电路根据储能装置的正极提供的电压输出信号，判断待测MOSFET器件是否发生雪崩击穿，如果发生雪崩击穿，则跳转到步骤五；如果没有发生雪崩击穿，且测试模式为单次雪崩耐量自动测试(EAS)模式(如图7b)或重复雪崩耐量测试模式(如图7c)，则跳转到步骤三；如果没有发生雪崩击穿，且测试模式为为单次雪崩耐量手动测试模式(如图7a所示)，完成一次手动雪崩耐量测试后，则跳转到步骤五；

步骤五、结束测试。

如图7a所示的单次雪崩耐量自动测试模式，其第二控制信号在测试时为一连串自小变大的连续脉冲；如图7b所示的单次雪崩耐量手动测试模式，其第二控制信号在测试时为一固定脉宽的单次脉冲；如果7c所示的重复雪崩耐量测试模式，其第二控制信号在测试时为固定频率及占空比的连续脉冲，所有的控制信号都由MCU逻辑控制电路内部产生。

本发明公开了功率MOSFET的雪崩耐量测定方法，并且参照附图描述了本发明的具体实施方式和效果。应该理解到的是，上述实施例只是对本发明的说明，而不是对本发明的限制，任何不超出本发明实质精神范围内的发明创造，均落入本发明保护范围之内。

Claims (10)

1.一种功率MOSFET器件的雪崩耐量测试电路，其特征在于包括：所述可调直流电源、充电开关以及储能装置构成的充电通路，所述储能装置、电感以及待测功率MOSFET器件构成的测试环路；所述储能装置的正极连接在所述电感与充电开关之间的通路上，所述储能装置的负极与接地线相连，所述储能装置的正极提供电压输出信号给雪崩状态监测电路以控制雪崩状态监测电路输出第一控制信号和第二控制信号，充电开关的控制端接受雪崩状态监测电路输出的第一控制信号，待测功率MOSFET器件的栅极接受雪崩状态监测电路输出的第二控制信号。

2.如权利要求1所述的功率MOSFET器件的雪崩耐量测试电路，其特征在于：待测功率MOSFET器件与储能装置负极之间设有电流感应器。

3.如权利要求1所述的功率MOSFET器件的雪崩耐量测试电路，其特征在于：所述储能装置包含并联的n个电容，每个电容上相应地串联有功率开关，n为大于1的自然数。

4.如权利要求1所述的功率MOSFET器件的雪崩耐量测试电路，其特征在于：所述雪崩状态监测电路包含电压采样电路、基准电压源电路、模数转换电路、MCU逻辑控制电路、MOSFET驱动电路和用户控制电路，所述电压采样电路将采集到的储能装置正极提供的电压输出信号在模数转换电路中与基准电压源电路的输出信号进行比较、模数转换后提供给MCU逻辑控制电路的使能端，MCU逻辑控制电路根据使能端状态决定是否执行用户控制电路指令及输出相应控制信号给MOSFET驱动电路，MOSFET驱动电路将MCU逻辑控制电路提供的控制信号放大后分别交替输出第一控制信号和第二控制信号到充电开关的控制端和待测功率MOSFET器件的栅级。

5.如权利要求4所述的功率MOSFET器件的雪崩耐量测试电路，其特征在于：所述用户控制电路输出指令包括设定的测试条件及选择的工作模式，所述工作模式包括单次脉冲雪崩耐量测试和重复脉冲雪崩耐量测试。

6.如权利要求5所述的功率MOSFET器件的雪崩耐量测试电路，其特征在于：所述单次脉冲雪崩耐量测试包括自动测试和手动测试。

7.如权利要求1所述的功率MOSFET器件的雪崩耐量测试电路，其特征在于：所述储能装置的正极与电感之间的通路与接地线之间并联有滤波电容。

8.如权利要求1所述的功率MOSFET器件的雪崩耐量测试电路，其特征在于：所述待测功率MOSFET器件栅极串联有二极管，第二控制信号经该二极管到达待测功率MOSFET器件的栅极。

9.一种功率MOSFET器件的雪崩耐量测试方法，其特征在于包括如下步骤：

步骤一、功率MOSFET器件的雪崩耐量测试电路上电，选择测试模式及设置测试条件，根据待测MOSFET器件规格设置储能装置输出的能量；

步骤二、初始状态时，第二控制号为无效电平，第一控制信号为一个短时脉冲，充电开关导通，同时雪崩状态监测电路开始不断扫描储能装置正极提供的电压输出信号，判断待测MOSFET器件是否发生过雪崩击穿；若未发生过雪崩击穿，继续步骤三，否则跳转至步骤五；

步骤三、雪崩状态监测电路输出的第一控制信号有效，第二控制信号无效，充电开关导通，可调直流电源为储能装置充电，充电完成后，第一控制信号变为无效电平，第二控制信号变为有效电平，储能装置向电感转移能量，当第二控制信号有效电平时间结束，电感向待测MOSFET器件释放能量，观测待测MOSFET器件的漏源电流和待测MOSFET器件的漏源电压，计算雪崩耐量；

步骤四、根据储能装置正极提供的电压输出信号，判断待测MOSFET器件是否发生雪崩击穿，如果发生雪崩击穿，则跳转到步骤五；如果没有发生雪崩击穿，且测试模式为单次雪崩耐量自动测试模式或重复雪崩耐量测试模式，则跳转到步骤三；

步骤五、结束测试。

10.如权利要求9所述的功率MOSFET器件的雪崩耐量测试方法，其特征在于：在步骤四中，如果没有发生雪崩击穿，且测试模式为单次雪崩耐量手动测试模式，完成一次手动雪崩耐量测试后，则跳转到步骤五。

Images