CN109752637A - 用于检测多芯片并联瞬态电流不均匀度的方法及装置 - Google Patents

Abstract

本发明公开了一种用于检测多芯片并联瞬态电流不均匀度的方法及装置，属于功率半导体器件领域。该方法包括：将预先设置的测试电路的预设参数配置为预设的初始值；控制调节预设参数后的测试电路，测得芯片组并联瞬态电流的参考不均匀度；判断参考不均匀度是否满足预设条件；当参考不均匀度满足预设条件时，将参考不均匀度作为芯片组瞬态电流的目标不均匀度；当参考不均匀度不满足预设条件时，按照预设步长调节预设参数，并在间隔第一预设时间后，重复执行控制调节预设参数后的测试电路，测得芯片组的参考不均匀度的步骤，直至所测得的参考不均匀度满足预设条件，将该参考不均匀度作为芯片组并联瞬态电流的目标不均匀度。

Description

用于检测多芯片并联瞬态电流不均匀度的方法及装置

技术领域

本发明涉及功率半导体器件领域，尤其涉及一种用于检测多芯片并联瞬态电流不均匀度的方法及装置。

背景技术

随着电力电子系统电压电流等级越来越高，具有高功率密度、高可靠性多芯片功率模块应运而生，甚至在应用过程中采用多器件并联以满足大功率的需求如MOSFET、IGBT的并联应用，但是由于芯片间电特性的差异、模块中电路布局的影响以及多芯片封装的差异性，导致多芯片、多器件并联工作出现瞬态电流分布不均匀现象，而分流不均匀、损耗发热严重失衡，最终造成整个并联电路的失败。因此，急需要一种具有较高分辨率的能够检测多芯片并联瞬态电流不均匀度的方法。

发明内容

有鉴于此，本发明提供了一种用于检测多芯片并联瞬态电流不均匀度的方法及装置，能够有效地实现多芯片并联瞬态电流不均匀度的检测，且能够达到较大的分辨率。

为了实现上述目的，本发明通过本发明的一实施例提供了如下技术方案：

第一方面，本发明实施例提供了一种用于检测多芯片并联瞬态电流不均匀度的方法，所述方法包括：将预先设置的测试电路的预设参数配置为预设的初始值，其中，所述测试电路包括功率加载电路、脉宽调制电路以及检测电路，所述功率加载电路和所述检测电路均通过所述脉宽调制电路与以并联方式连接好的芯片组电连接，所述芯片组包括两个以上的芯片；控制调节所述预设参数后的所述测试电路，测得所述芯片组并联瞬态电流的参考不均匀度；判断所述参考不均匀度是否满足预设条件；当所述参考不均匀度满足预设条件时，将所述参考不均匀度作为所述芯片组瞬态电流的目标不均匀度；当所述参考不均匀度不满足预设条件时，按照预设步长调节所述预设参数，以提高所述功率加载电路的功率加载下所述芯片组的温度梯度，并在间隔第一预设时间后，重复执行所述控制调节预设参数后的测试电路，测得所述芯片组的参考不均匀度的步骤，直至所测得的参考不均匀度满足所述预设条件，将该参考不均匀度作为所述芯片组并联瞬态电流的目标不均匀度。

进一步地，所述控制调节所述预设参数后的所述测试电路，测得所述芯片组并联瞬态电流的参考不均匀度包括：通过所述脉宽调制电路控制所述检测电路测得所述芯片组的第一体二极管结压降，并控制所述功率加载电路为所述芯片组加载第一功率脉冲；待所述第一功率脉冲加载完成后，通过所述脉宽调制电路控制所述检测电路测得所述芯片组的第二体二极管结压降；间隔第二预设时间后，通过所述脉宽调制电路控制所述检测电路测得所述芯片组的第三体二极管结压降，并控制所述功率加载电路为所述芯片组加载第二功率脉冲；待所述第二功率脉冲加载完成后，通过所述脉宽调制电路控制所述检测电路测得所述芯片组的第四体二极管结压降；获取所述第一体二极管结压降与所述第二体二极管结压降之间的差值，作为第一差值，所述第三体二极管结压降与所述第四体二极管结压降之间的差值，作为第二差值，根据所述第一差值和所述第二差值得到所述芯片组并联瞬态电流的参考不均匀度。

进一步地，所述预设参数为所述功率加载电路加载的电流，所述按照预设步长调节所述预设参数包括：按照预设步长将所述功率加载电路加载的电流增加至调整值，所述调整值小于或等于所述芯片的额定电流。

进一步地，所述预设参数为所述脉宽调制电路的功率脉冲加载时间，所述按照预设步长调节所述预设参数包括：按照预设步长增加所述脉宽调制电路的功率脉冲加载时间。

进一步地，所述预设参数为所述脉宽调制电路的功率脉冲加载间隔时间，所述按照预设步长调节所述预设参数包括：按照预设步长减小所述脉宽调制电路的功率脉冲加载间隔时间。

进一步地，所述预设参数包括所述功率加载电路加载的电流、所述脉宽调制电路的功率脉冲加载时间以及所述脉宽调制电路的功率脉冲加载间隔时间中的多种组合。

进一步地，所述判断所述参考不均匀度是否满足预设条件包括：判断当前得到的参考不均匀度是否大于或等于第一预设阈值；若当前得到的参考不均匀度大于或等于第一预设阈值，则判定当前得到的参考不均匀度满足所述预设条件；若当前得到的参考不均匀度小于第一预设阈值，获取当前得到的参考不均匀度与前一次测得的参考不均匀度之间的第三差值，并判断所述第三差值是否大于或等于第二预设阈值；若所述第三差值小于第二预设阈值，则判定当前得到的参考不均匀度满足所述预设条件；若所述第三差值大于或等于第二预设阈值，则判定当前得到的参考不均匀度不满足所述预设条件。

进一步地，所述将该参考不均匀度作为所述芯片组并联瞬态电流的目标不均匀度之后，还包括：获取所述芯片组的型号和封装方式；获取所述目标不均匀度对应的预设参数值；生成所述预设参数值以及所述型号和封装方式的映射关系，并存储所述映射关系。

第二方面，本发明实施例还提供了一种用于检测多芯片并联瞬态电流不均匀度的装置，所述装置包括：配置模块、控制模块、判断模块和目标不均匀度获取模块。配置模块，用于将预先设置的测试电路的预设参数配置为预设的初始值。其中，所述测试电路包括功率加载电路、脉宽调制电路以及检测电路，所述功率加载电路和所述检测电路均通过所述脉宽调制电路与以并联方式连接好的芯片组电连接，所述芯片组包括两个以上的芯片。控制模块，用于控制调节所述预设参数后的所述测试电路，测得所述芯片组并联瞬态电流的参考不均匀度。判断模块，用于判断所述参考不均匀度是否满足预设条件。目标不均匀度获取模块，用于当所述参考不均匀度满足预设条件时，将所述参考不均匀度作为所述芯片组瞬态电流的目标不均匀度；当所述参考不均匀度不满足预设条件时，按照预设步长调节所述预设参数，以提高所述功率加载电路的功率加载下所述芯片组的温度梯度，并在间隔第一预设时间后，重复运行所述控制模块，直至所述判断模块判定所测得的参考不均匀度满足所述预设条件，将该参考不均匀度作为所述芯片组并联瞬态电流的目标不均匀度。

进一步地，所述判断模块具体用于：判断当前得到的参考不均匀度是否大于或等于第一预设阈值；若当前得到的参考不均匀度大于或等于第一预设阈值，则判定当前得到的参考不均匀度满足所述预设条件；若当前得到的参考不均匀度小于第一预设阈值，获取当前得到的参考不均匀度与前一次测得的参考不均匀度之间的第三差值，并判断所述第三差值是否大于或等于第二预设阈值；若所述第三差值小于第二预设阈值，则判定当前得到的参考不均匀度满足所述预设条件；若所述第三差值大于或等于第二预设阈值，则判定当前得到的参考不均匀度不满足所述预设条件。

本发明提供的技术方案中，先将预先设置的测试电路的预设参数配置为预设的初始值，然后控制调节预设参数后的测试电路，测得芯片组的参考不均匀度；此后，先判断该参考不均匀度是否满足预设条件，当满足预设条件时将该参考不均匀度作为芯片组瞬态电流的目标不均匀度，当不满足预设条件时，先等待第一预设时间以使得芯片组的温度恢复到初始状态，按照预设步长调节预设参数，待间隔第一预设时间后，重复执行控制调节预设参数后的测试电路，测得芯片组并联瞬态电流的参考不均匀度的步骤，直至所测得的参考不均匀度满足预设条件，则将该参考不均匀度作为芯片组并联瞬态电流的目标不均匀度，从而实现多芯片并联瞬态电流不均匀度检测。同时，通过调节预设参数从而进一步提高功率加载电路的功率加载下芯片组之间的温度梯度，对开启/关断电压偏差较小的并联芯片也能够实现瞬态电流不均匀度的明显表征，有效地提高了多芯片并联瞬态电流不均匀度的分辨率。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明第一实施例提供的一种用于检测多芯片并联瞬态电流不均匀度的方法的流程图；

图2为本发明第一实施例提供的一种测试电路的电路图；

图3为本发明第一实施例提供的不同外加条件下不同芯片间温度梯度下电流分布示意图；

图4为本发明第二实施例提供的一种用于检测多芯片并联瞬态电流不均匀度的装置的模块框图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，“连接”可以是直接连接，也可以通过中间媒介间接连接，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

请参见图1，示出了本发明第一实施例提供的一种用于检测多芯片并联瞬态电流不均匀度的方法的流程图。本实施例中，适用芯片可以为MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)、IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)、VDMOS(垂直双扩散金属-氧化物半导体场效应晶体管)等功率半导体器件。该方法包括以下步骤：

步骤S101，将预先设置的测试电路的预设参数配置为预设的初始值；

本实施例中，预先设置的测试电路包括功率加载电路、脉宽调制电路以及检测电路。功率加载电路和检测电路均通过脉宽调制电路与以并联方式连接好的芯片组电连接，芯片组包括两个以上的芯片。

其中，检测电路用于为芯片组提供一个预设的小电流I_M，并测得此时芯片中体二极管的结压降；功率加载电路用于为芯片组加载功率脉冲，以使得各芯片之间产生温度梯度；脉宽调制电路用于控制检测电路和功率加载电路的导通和截止，并控制功率加载电路所加载功率脉冲的脉冲宽度以及脉冲间隔。具体来讲，检测电路包括第一恒流源和电压表，功率加载电路包括第二恒流源、恒压源和具有过流过压保护作用的保护电阻R，脉宽调制电路至少包括一个双控开关。

以功率器件VDMOS并联电路为例进行说明，测试电路连接图如图2所示，多个VDMOS器件的源极相互连接、且漏极相互连接组成VDMOS并联电路。双控开关SW包括第一连接端、第二连接端、第三连接端以及用于控制第一连接端与第二连接端之间以及第一连接端与第三连接端之间的导通和截止的控制端。其中，第一连接端与VDMOS并联电路的一端电连接，第二连接端与依次串联的保护电阻、恒压源以及第二恒流源电连接，第二恒流源与VDMOS并联电路的另一端电连接。第三连接端与第一恒流源电连接，第一恒流源也与VDMOS并联电路的另一端电连接。电压表并联于VDMOS并联电路的源极端和漏极端，用于检测VDMOS器件中体二极管的结压降。

当控制第一连接端与第二连接端之间导通时，则检测电路开始工作，为芯片组提供一个预设的小电流I_M，并测得此时芯片中体二极管的结压降；当控制第一连接端与第三连接端之间导通时，则检测电路停止工作，功率加载电路开始工作，为芯片组加载功率脉冲，以使得各芯片之间产生温度梯度。

作为一种可选的方式，双控开关SW的控制端可以与一控制器电连接。由控制器发送控制指令至控制端，从而控制第一连接端与第二连接端之间以及第一连接端与第三连接端之间的导通和截止。本实施例中，该控制器可以是一具有数据处理功能的芯片，如单片机、ARM、DSP等。

本步骤中，预设参数可以包括功率加载电路加载的电流、功率加载电路的功率脉冲加载时间以及功率加载电路的功率脉冲加载间隔时间中的任意一种或多种组合。具体的，初始值可以根据具体参数以及实际需求设置。例如，当预设参数包括功率加载电路加载的电流时，参照多芯片并联电路规定的额定功率，使得恒压源施加的电压V_H一定，依据测试电路能力通过设定第二恒流源施加不同电流I_H对并联多芯片施加功率，电流值I_H的初始值设定不可超过并联多芯片的额定电流。功率加载电路的功率脉冲加载时间，即功率脉宽时间t_H一般为毫秒级，功率加载电路的功率脉冲加载间隔时间，即脉冲间隔时间Interval-t一般为微秒至毫秒级。

步骤S102，控制调节所述预设参数后的所述测试电路，测得所述芯片组并联瞬态电流的参考不均匀度；

具体来讲，控制调节所述预设参数后的所述测试电路，测得所述芯片组并联瞬态电流的参考不均匀度的过程具体可以包括：通过所述脉宽调制电路控制所述检测电路测得所述芯片组的第一体二极管结压降，并控制所述功率加载电路为所述芯片组加载第一功率脉冲；待所述第一功率脉冲加载完成后，通过所述脉宽调制电路控制所述检测电路测得所述芯片组的第二体二极管结压降；间隔第二预设时间后，通过所述脉宽调制电路控制所述检测电路测得所述芯片组的第三体二极管结压降，并控制所述功率加载电路为所述芯片组加载第二功率脉冲；待所述第二功率脉冲加载完成后，通过所述脉宽调制电路控制所述检测电路测得所述芯片组的第四体二极管结压降；获取所述第一体二极管结压降与所述第二体二极管结压降之间的差值，作为第一差值，所述第三体二极管结压降与所述第四体二极管结压降之间的差值，作为第二差值，根据所述第一差值和所述第二差值得到所述芯片组并联瞬态电流的参考不均匀度。

可以理解的是，第二体二极管结压降小于第一体二极管结压降，第四体二极管结压降小于第三体二极管结压降。因此，第一差值可以为第一体二极管结压降减去第二体二极管结压降的值，第二差值可以为第三体二极管结压降减去第四体二极管结压降的值。作为一种可选方式，可以通过第二差值减去第一差值得到芯片组并联瞬态电流的参考不均匀度。

本实施例中，利用功率半导体器件如MOSFET、IGBT等的阈值电压及体二极管结压降的负温度系数关系，首先通过单功率脉冲测试使得每只芯片/器件进行分流，分流多的器件相比于分流少的器件结温变化量要高，出现热分布不均匀，而温度变化量高的芯片相比于温度变化量低的芯片其开启电压下降的更低，此时测试出多芯片并联电路的体二极管结压降变化量△VF₁。随后通入第二次功率脉冲，由于温度高的芯片/器件开启电压更低导致开通后获得更多的导通电流，而温度相对低的芯片获得更少的电流，由此使得芯片间的热分布更不均匀，此时测试体二极管结压变化量△VF₂，第二次脉冲功率产生的结温变化量高于第一次脉冲产生的结温变化量，而前后两次体二极管结压差偏差量△VF＝△VF₂-△VF₁代表多芯片并联瞬态电流不均匀度。

步骤S103，判断所述参考不均匀度是否满足预设条件；

可以理解的是，当并联多芯片间开启/关断电压参数偏差比较大时，通过上述步骤S102表征的并联多芯片间的不均匀度比较明显，当并联多芯片间电特性参数偏差相对较小时，则通过上述步骤S102表征的并联多芯片间不均匀度比较差或无法进行明显的辨别。因此，通过设置上述预设条件，可以判断步骤S102得到的不均匀度是否可以较好地表征并联多芯片的瞬态电流的不均匀分布情况，在所得到的不均匀度无法较好地表征并联多芯片的瞬态电流的不均匀分布情况时，能够继续进行后续处理，以保证所得到的不均匀度均能较好地表征并联多芯片的瞬态电流的不均匀分布情况。

本实施例中，预设条件可以根据实际需要设置。作为一种可选方式，判断参考不均匀度是否满足预设条件可以具体包括：判断当前得到的参考不均匀度是否大于或等于第一预设阈值；若当前得到的参考不均匀度大于或等于第一预设阈值，则判定当前得到的参考不均匀度满足所述预设条件；若当前得到的参考不均匀度小于第一预设阈值，则判定当前得到的参考不均匀度不满足所述预设条件。

作为另一种可选方式，判断参考不均匀度是否满足预设条件可以具体包括：判断当前得到的参考不均匀度是否大于或等于第一预设阈值；若当前得到的参考不均匀度大于或等于第一预设阈值，则判定当前得到的参考不均匀度满足所述预设条件；若当前得到的参考不均匀度小于第一预设阈值，获取当前得到的参考不均匀度与前一次测得的参考不均匀度之间的第三差值，并判断所述第三差值是否大于或等于第二预设阈值；若所述第三差值小于第二预设阈值，则判定当前得到的参考不均匀度满足所述预设条件；若所述第三差值大于或等于第二预设阈值，则判定当前得到的参考不均匀度不满足所述预设条件。

其中，第一预设阈值和第二预设阈值均可以根据多次试验设置。需要说明的是，对于首次得到的参考不均匀度，即预设参数为上述初始值时，按照上述步骤S102得到的参考不均匀度，不存在前一次测得的参考不均匀度，此时当判定当前得到的参考不均匀度小于第一预设阈值时，可以不用判断当前得到的参考不均匀度与前一次测得的参考不均匀度之间的第三差值是否大于或等于第二预设阈值，直接判定当前得到的参考不均匀度不满足预设条件。

应理解的是，若芯片间开启/关断电压参数偏差本身就非常小，小到低于一个临界值，即不均匀度非常低，此时即使再调节测试电路的预设参数，也无法明显提高参考不均匀度，就可以用当前的参考不均匀度作为目标不均匀度，以表征芯片组的各芯片之间并联瞬态电流的不均匀程度。基于此，可以设置第三预设阈值，通过将当前得到的参考不均匀度与前一次测得的参考不均匀度之间的第三差值与第三预设阈值进行比较，来进一步判断当前得到的参考不均匀度是否满足预设条件，以便于提高测试效率。

当判定步骤S102得到的参考不均匀度满足预设条件时，表示当前多芯片并联瞬态电流分布不均匀度分辨率能够达到实际需求，直接执行步骤S105。当步骤S102得到的参考不均匀度不满足预设条件时，表示当前多芯片并联瞬态电流分布不均匀度分辨率无法满足实际需求，继续执行步骤S104。

步骤S104，按照预设步长调节所述预设参数；

在当前多芯片并联瞬态电流分布不均匀度分辨率无法满足实际需求的情况下，则需要进一步提高不均匀度分辨率，因此，本实施例按照预设步长调节所述预设参数，以提高功率加载电路的功率加载下所述芯片组的温度梯度，进而提高瞬态电流不均匀度分辨率，即提高对并联多芯片间开启/关断电压偏差量的分辨率。

由于每次执行步骤S102均会使得并联的各芯片之间产生温度梯度，为了使得芯片组的温度梯度恢复到执行步骤S102之前的状态，执行完步骤S104后，需要先等待第一预设时间后，再重复执行上述步骤S102，直至所测得的参考不均匀度满足所述预设条件，再执行步骤S105。具体的，第一预设时间可以根据实际需要设置，例如，可以是10分钟、20分钟或30分钟等。

作为一种可选的实施例，当预设参数为功率加载电路加载的电流时，上述按照预设步长调节所述预设参数包括：按照预设步长将所述功率加载电路加载的电流增加至调整值，所述调整值小于或等于芯片的额定电流。其中，预设步长可以根据实际需要设置。

例如，假设功率加载电路加载的电流的初始值为I₀，预设步长为α，则在判定步骤S102得到的参考不均匀度不满足预设条件时，则将功率加载电路加载的电流值增加到I₀+α，等待第一预设时间后，在保持测试电路的其他相关参数如电压V_H、功率脉冲宽度和功率脉冲间隔时间不变的情况下，基于增加后的电流值，再次通过测试电路检测芯片组并联瞬态电流的参考不均匀度，若所得到的参考不均匀度还是不满足预设条件，则将功率加载电路加载的电流值增加到I₀+2α，以此类推，直至所得到的参考不均匀度满足预设条件。需要说明的是，在上述过程中，功率加载电路加载的电流值应小于或芯片的额定电流，若超出芯片的额定电流则停止检测，则以当前得到参考不均匀度作为目标不均匀度，并提示检测人员当前电流值已达到芯片的额定电流。

本实施例中，功率加载电路加载的电流值越高，加载的功率越高，器件产生的温升也就越高，在通入第二功率脉冲时，并联的不同芯片间的电流分配比值也就越大，即进一步增大各芯片瞬态电流分布的不均匀程度。并且，前后两次施加功率脉冲后，芯片的体二极管结压降偏差差值△V_F越大，此时对于开启/关断电压偏差较小的并联芯片亦能明显表征，且不同电流测得的结压降偏差差值对应并联芯片间开启/关断电压的偏差程度。因此，通过增加功率加载电路加载的电流值，能够提高并联多芯片间开启/关断电压偏差量的分辨程度。

作为一种可选的实施例，所述预设参数为所述功率加载电路的功率脉冲加载时间，所述按照预设步长调节所述预设参数包括：按照预设步长增加所述功率加载电路的功率脉冲加载时间。其中，预设步长可以根据实际需要设置。

本实施例中，在设定一定的脉冲功率P＝U*I、前后两次功率脉冲间隔时间interval-t后，可通过调节加功率脉冲时间t_H，即可以通过适当延长功率脉冲宽度t_H来增加并联多芯片间的温度梯度，从而在通入第二功率脉冲时增加不同芯片间的电流分配比值，提高多芯片间的不均匀度，进而提高并联多芯片间不均匀度分辨能力，即提高对并联多芯片间开启/关断电压偏差量的分辨率。

作为一种可选的实施例，所述预设参数为所述功率加载电路的功率脉冲加载间隔时间，所述按照预设步长调节所述预设参数包括：按照预设步长减小所述功率加载电路的功率脉冲加载间隔时间。其中，预设步长可以根据实际需要设置。

本实施例中，在设定一定的脉冲功率P＝U*I、功率脉冲时间t_H后，可通过缩短前后两次功率脉冲间隔时间interval-t，从而增大并联多芯片间的温度梯度，即在一定范围内缩短双功率脉冲间隔时间，从而在通入第二功率脉冲时增加不同芯片间的电流分配比值，提高多芯片间的热不均匀度，进而提高并联多芯片间不均匀度分辨能力，即提高对并联多芯片间开启/关断电压偏差量的分辨率。

本实施例中，通过增加功率加载电路加载的电流、延长功率加载电路的功率脉冲加载时间或是减小功率加载电路的功率脉冲加载间隔时间会使得测试过程中各芯片电流分布更加的不均匀，第一功率脉冲时分配电流高的器件在第二功率脉冲时会获得更高的电流值，前后两次检测体二极管结压降偏差量差值更大，对并联多芯片间不均匀分辨能力更强，即对并联多芯片间开启/关断电压偏差量的分辨率更强。

以两颗VDMOS并联测试为例，分别对于开启/关断电压相对较高(Turn-on/offVoltage High)的情况，和开启/关断电压相对较低(Turn-on/off Voltage Low)的情况，在外加测试功率条件下，施加双功率脉冲，并通过电流采样分别获取每个VDMOS支路上的电流。分析电流采样结果可知：在两颗VDMOS之间的温度梯度分布较低时，芯片间的电流分布如图3中的(a)图所示，通入两次功率脉冲时的电流差为△I₁；在两颗VDMOS之间产生的温度梯度分布较高时，并联芯片间的电流分布如图3中的(b)图所示，通入两次功率脉冲时的电流差为△I₂，且△I₂>△I₁。因此，温度梯度较高时不同芯片间的电流分配比值越高，分配电流越高的芯片温度越高，则测试的体二极管结压降变化量越大，通入前后两次功率脉冲后芯片体二极管结压降偏差差值△V_F也就越大，对并联多芯片间不均匀分辨能力越强，即对并联多芯片间开启/关断电压偏差量的分辨率越强。

通过调节测试电路的预设参数来获取满足预设条件的参考不均匀度，以便合理表征由于并联多芯片间开启/关断电压偏差造成的不同程度瞬态电流的不均匀，且此种方法即使对开启/关断电压偏差较小的并联芯片也可进行良好的表征。所以针对并联芯片瞬态电流均匀度不同的要求，可设置相应的预设参数、预设步长以及预设条件来检测多芯片并联电路瞬态电流的不均匀度，为多芯片并联电路长期可靠性的应用提供保证。

步骤S105，将该参考不均匀度作为所述芯片组并联瞬态电流的目标不均匀度。

当步骤S102得到的参考不均匀度满足预设条件时，表示当前多芯片并联瞬态电流分布不均匀度分辨率能够达到实际需求，则将当前得到的参考不均匀度作为目标不均匀度，来表征芯片组并联瞬态电流分布的不均匀性。

进一步地，为了便于后续对相同型号、相同封装方式的芯片进行多芯片并联瞬态电流分布不均匀度检测，可以将芯片组的型号和封装方式与目标不均匀度对应存储。因此，作为一种可选的实施例，在执行完上述步骤S105之后，本方法还包括：获取所述芯片组的型号和封装方式；获取所述目标不均匀度对应的预设参数值；生成所述预设参数值以及所述型号和封装方式的映射关系，并存储所述映射关系。针对相同型号和封装方式的芯片，当需要再次检测多芯片并联电路瞬态电流的不均匀度时，则可以通过查找该映射关系得到相应的预设参数值，从而直接基于该预设参数值配置测试电路的预设参数，以有效地实现并联瞬态电流分布的不均匀度的表征。

例如，以MOSFET为例，封装方式可以包括：TO(Transistor Out-Line)封装、SOT(Small Out-Line Transistor)封装、SOP(Small Out-Line Package)封装等。

本发明提供的用于检测多芯片并联瞬态电流不均匀度的方法，能够在实现多芯片并联瞬态电流不均匀度检测的同时，通过调节预设参数进一步提高功率加载电路的功率加载下芯片组之间的温度梯度，对开启/关断电压偏差较小的并联芯片也能够实现瞬态电流不均匀度的明显表征，有效地提高了多芯片并联瞬态电流不均匀度的分辨率。

另外，本发明第二实施例还提供了一种用于检测多芯片并联瞬态电流不均匀度的装置，如图4所示，所述装置包括：

配置模块401，用于将预先设置的测试电路的预设参数配置为预设的初始值，其中，所述测试电路包括功率加载电路、脉宽调制电路以及检测电路，所述功率加载电路和所述检测电路均通过所述脉宽调制电路与以并联方式连接好的芯片组电连接，所述芯片组包括两个以上的芯片；

控制模块402，用于控制调节所述预设参数后的所述测试电路，测得所述芯片组并联瞬态电流的参考不均匀度；

判断模块403，用于判断所述参考不均匀度是否满足预设条件；

目标不均匀度获取模块404，用于当所述参考不均匀度满足预设条件时，将所述参考不均匀度作为所述芯片组瞬态电流的目标不均匀度；当所述参考不均匀度不满足预设条件时，按照预设步长调节所述预设参数，以提高所述功率加载电路的功率加载下所述芯片组的温度梯度，并在间隔第一预设时间后，重复运行所述控制模块，直至所述判断模块判定所测得的参考不均匀度满足所述预设条件，将该参考不均匀度作为所述芯片组并联瞬态电流的目标不均匀度。

作为一种可选的实施例，所述控制模块402具体用于：通过所述脉宽调制电路控制所述检测电路测得所述芯片组的第一体二极管结压降，并控制所述功率加载电路为所述芯片组加载第一功率脉冲；待所述第一功率脉冲加载完成后，通过所述脉宽调制电路控制所述检测电路测得所述芯片组的第二体二极管结压降；间隔第二预设时间后，通过所述脉宽调制电路控制所述检测电路测得所述芯片组的第三体二极管结压降，并控制所述功率加载电路为所述芯片组加载第二功率脉冲；待所述第二功率脉冲加载完成后，通过所述脉宽调制电路控制所述检测电路测得所述芯片组的第四体二极管结压降；获取所述第一体二极管结压降与所述第二体二极管结压降之间的差值，作为第一差值，所述第三体二极管结压降与所述第四体二极管结压降之间的差值，作为第二差值，根据所述第一差值和所述第二差值得到所述芯片组并联瞬态电流的参考不均匀度。

作为一种可选的实施例，所述判断模块403具体用于：判断当前得到的参考不均匀度是否大于或等于第一预设阈值；若当前得到的参考不均匀度大于或等于第一预设阈值，则判定当前得到的参考不均匀度满足所述预设条件；若当前得到的参考不均匀度小于第一预设阈值，获取当前得到的参考不均匀度与前一次测得的参考不均匀度之间的第三差值，并判断所述第三差值是否大于或等于第二预设阈值；若所述第三差值小于第二预设阈值，则判定当前得到的参考不均匀度满足所述预设条件；若所述第三差值大于或等于第二预设阈值，则判定当前得到的参考不均匀度不满足所述预设条件。

作为一种可选的实施例，所述预设参数为所述功率加载电路加载的电流，所述目标不均匀度获取模块404中，按照预设步长调节所述预设参数包括：按照预设步长将所述功率加载电路加载的电流增加至调整值，所述调整值小于或等于所述芯片的额定电流。

作为一种可选的实施例，所述预设参数为所述脉宽调制电路的功率脉冲加载时间，所述目标不均匀度获取模块404中，按照预设步长调节所述预设参数包括：按照预设步长增加所述脉宽调制电路的功率脉冲加载时间。

作为一种可选的实施例，所述预设参数为所述脉宽调制电路的功率脉冲加载间隔时间，所述目标不均匀度获取模块404中，按照预设步长调节所述预设参数包括：按照预设步长减小所述脉宽调制电路的功率脉冲加载间隔时间。

作为一种可选的实施例，所述预设参数包括所述功率加载电路加载的电流、所述脉宽调制电路的功率脉冲加载时间以及所述脉宽调制电路的功率脉冲加载间隔时间中的多种组合。

作为一种可选的实施例，所述装置还包括存储模块，存储模块用于获取所述芯片组的型号和封装方式；获取所述目标不均匀度对应的预设参数值；生成所述预设参数值以及所述型号和封装方式的映射关系，并存储所述映射关系。

需要说明的是，以上各模块可以是由软件代码实现，也可以由硬件例如集成电路芯片实现。

还需要说明的是，以上各模块实现各自功能的具体过程，请参见上述第一实施例中描述的具体内容，此处不再赘述。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种用于检测多芯片并联瞬态电流不均匀度的方法，其特征在于，所述方法包括：

将预先设置的测试电路的预设参数配置为预设的初始值，其中，所述测试电路包括功率加载电路、脉宽调制电路以及检测电路，所述功率加载电路和所述检测电路均通过所述脉宽调制电路与以并联方式连接好的芯片组电连接，所述芯片组包括两个以上的芯片；

控制调节所述预设参数后的所述测试电路，测得所述芯片组并联瞬态电流的参考不均匀度；

判断所述参考不均匀度是否满足预设条件；

当所述参考不均匀度满足预设条件时，将所述参考不均匀度作为所述芯片组瞬态电流的目标不均匀度；

当所述参考不均匀度不满足预设条件时，按照预设步长调节所述预设参数，以提高所述功率加载电路的功率加载下所述芯片组的温度梯度，并在间隔第一预设时间后，重复执行所述控制调节预设参数后的测试电路，测得所述芯片组的参考不均匀度的步骤，直至所测得的参考不均匀度满足所述预设条件，将该参考不均匀度作为所述芯片组并联瞬态电流的目标不均匀度。

2.根据权利要求1所述的方法，其特征在于，所述控制调节所述预设参数后的所述测试电路，测得所述芯片组并联瞬态电流的参考不均匀度包括：

通过所述脉宽调制电路控制所述检测电路测得所述芯片组的第一体二极管结压降，并控制所述功率加载电路为所述芯片组加载第一功率脉冲；

待所述第一功率脉冲加载完成后，通过所述脉宽调制电路控制所述检测电路测得所述芯片组的第二体二极管结压降；

间隔第二预设时间后，通过所述脉宽调制电路控制所述检测电路测得所述芯片组的第三体二极管结压降，并控制所述功率加载电路为所述芯片组加载第二功率脉冲；

待所述第二功率脉冲加载完成后，通过所述脉宽调制电路控制所述检测电路测得所述芯片组的第四体二极管结压降；

获取所述第一体二极管结压降与所述第二体二极管结压降之间的差值，作为第一差值，所述第三体二极管结压降与所述第四体二极管结压降之间的差值，作为第二差值，根据所述第一差值和所述第二差值得到所述芯片组并联瞬态电流的参考不均匀度。

3.根据权利要求1所述的方法，其特征在于，所述预设参数为所述功率加载电路加载的电流，所述按照预设步长调节所述预设参数包括：

按照预设步长将所述功率加载电路加载的电流增加至调整值，所述调整值小于或等于所述芯片的额定电流。

4.根据权利要求1所述的方法，其特征在于，所述预设参数为所述脉宽调制电路的功率脉冲加载时间，所述按照预设步长调节所述预设参数包括：

按照预设步长增加所述脉宽调制电路的功率脉冲加载时间。

5.根据权利要求1所述的方法，其特征在于，所述预设参数为所述脉宽调制电路的功率脉冲加载间隔时间，所述按照预设步长调节所述预设参数包括：

按照预设步长减小所述脉宽调制电路的功率脉冲加载间隔时间。

6.根据权利要求1所述的方法，其特征在于，所述预设参数包括所述功率加载电路加载的电流、所述脉宽调制电路的功率脉冲加载时间以及所述脉宽调制电路的功率脉冲加载间隔时间中的多种组合。

7.根据权利要求1所述的方法，其特征在于，所述判断所述参考不均匀度是否满足预设条件包括：

判断当前得到的参考不均匀度是否大于或等于第一预设阈值；

若当前得到的参考不均匀度大于或等于第一预设阈值，则判定当前得到的参考不均匀度满足所述预设条件；

若当前得到的参考不均匀度小于第一预设阈值，获取当前得到的参考不均匀度与前一次测得的参考不均匀度之间的第三差值，并判断所述第三差值是否大于或等于第二预设阈值；

若所述第三差值小于第二预设阈值，则判定当前得到的参考不均匀度满足所述预设条件；

若所述第三差值大于或等于第二预设阈值，则判定当前得到的参考不均匀度不满足所述预设条件。

8.根据权利要求1所述的方法，其特征在于，所述将该参考不均匀度作为所述芯片组并联瞬态电流的目标不均匀度之后，还包括：

获取所述芯片组的型号和封装方式；

获取所述目标不均匀度对应的预设参数值；

生成所述预设参数值以及所述型号和封装方式的映射关系，并存储所述映射关系。

9.一种用于检测多芯片并联瞬态电流不均匀度的装置，其特征在于，所述装置包括：

配置模块，用于将预先设置的测试电路的预设参数配置为预设的初始值，其中，所述测试电路包括功率加载电路、脉宽调制电路以及检测电路，所述功率加载电路和所述检测电路均通过所述脉宽调制电路与以并联方式连接好的芯片组电连接，所述芯片组包括两个以上的芯片；

控制模块，用于控制调节所述预设参数后的所述测试电路，测得所述芯片组并联瞬态电流的参考不均匀度；

判断模块，用于判断所述参考不均匀度是否满足预设条件；

目标不均匀度获取模块，用于当所述参考不均匀度满足预设条件时，将所述参考不均匀度作为所述芯片组瞬态电流的目标不均匀度；当所述参考不均匀度不满足预设条件时，按照预设步长调节所述预设参数，以提高所述功率加载电路的功率加载下所述芯片组的温度梯度，并在间隔第一预设时间后，重复运行所述控制模块，直至所述判断模块判定所测得的参考不均匀度满足所述预设条件，将该参考不均匀度作为所述芯片组并联瞬态电流的目标不均匀度。

10.根据权利要求9所述的装置，其特征在于，所述判断模块具体用于：

判断当前得到的参考不均匀度是否大于或等于第一预设阈值；

若当前得到的参考不均匀度大于或等于第一预设阈值，则判定当前得到的参考不均匀度满足所述预设条件；

若当前得到的参考不均匀度小于第一预设阈值，获取当前得到的参考不均匀度与前一次测得的参考不均匀度之间的第三差值，并判断所述第三差值是否大于或等于第二预设阈值；

若所述第三差值小于第二预设阈值，则判定当前得到的参考不均匀度满足所述预设条件；

若所述第三差值大于或等于第二预设阈值，则判定当前得到的参考不均匀度不满足所述预设条件。