CN116224007A - 碳化硅mosfet双极退化脉冲实验平台及计算方法 - Google Patents
碳化硅mosfet双极退化脉冲实验平台及计算方法 Download PDFInfo
- Publication number
- CN116224007A CN116224007A CN202310194082.7A CN202310194082A CN116224007A CN 116224007 A CN116224007 A CN 116224007A CN 202310194082 A CN202310194082 A CN 202310194082A CN 116224007 A CN116224007 A CN 116224007A
- Authority
- CN
- China
- Prior art keywords
- voltage
- experimental
- power source
- pulse
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2608—Circuits therefor for testing bipolar transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
碳化硅MOSFET双极退化脉冲实验平台及计算方法,包括功率输入单元、实验测试单元、驱动单元、开关控制单元、连接单元、测量单元。本发明提出的碳化硅MOSFET双极性退化加速老化实验平台符合器件的实际工况,可以解耦其他退化机制对于双极退化的影响,便于实验结果分析,通过分析对实验PCB板进行合理设计,抑制了寄生参数对实验结果的影响,提出的参数指标计算方法有助于选择合适的实验设备,降低了实验成本,考虑到实验器件参数漂移影响,采集实验电路反馈的脉冲电流有效值信息,通过实时调节功率源电压,使采集电流与预设值电流差值满足精度要求,保证实验过程中脉冲电流应力不变。
Description
技术领域
本发明属于高压大功率碳化硅半导体器件可靠性测试领域,具体涉及一种针对碳化硅MOSFET器件双极退化研究的脉冲实验平台设计及平台参数指标计算方法。
背景技术
与半导体硅(Si)材料相比,宽禁带半导体碳化硅(SiC)材料展现出了宽带隙、高导热率、高临界电场强度和高饱和迁移速率等更加优异的材料特性,其耐温能力更强,适用于高频场合,是一种极具前景的高功率和高温电子用半导体材料。碳化硅MOSFET的内部存在PN结体二极管结构,可用作功率变换电路的续流回路,但由于早期工艺不成熟,通常会在器件两端反并联肖特基二极管,随着工艺水平提高,体二极管的快速恢复特性提高,传导损耗也较低,其作为续流回路也在实际功率变换电路中得到应用。然而,SiC双极型功率器件在双极运行过程中,存在双极退化问题,由于电子和空穴载流子注入或者激发后进行复合,释放能量使碳化硅晶体上早先存在的基面位错(BPD)触发,在高温应力的作用下BPD发生滑移,分裂为两个部分位错(Si核和C核),其中Si核部分位错由于电流传导而滑动,会导致堆垛层错(Stacking Fault,SF)在外延层中蔓延,直到蔓延至芯片表面。碳化硅MOSFET虽然是单极型器件,但其体二极管用作功率变换系统中的续流回路时,处于双极性运行条件,会导致双极性退化的发生,不仅增加了反向偏置的漏电流,影响器件的阻断特性,还会使局部电流密度升高,导通压降增大,严重影响了碳化硅MOSFET器件的长期运行可靠性,阻碍了其体二极管的应用,也制约了高压大功率碳化硅MOSFET器件的发展。
目前,为了研究碳化硅MOSFET双极退化机理,国内外研究人员提出了多种加速老化实验方法,标准IEC 63275-2从实验电路、实验步骤、失效判据等方面规定了直流和脉冲电流下进行双极退化的实验设置方法,文献【1】(Ronald Green,Aivars J.Lelis,FranklinL.Nouketcha.Effects of Pulsed and DC Body-Diode Current Stress on theStability of 1200-V SiC MOSFET l-V Characteristics[C]//Silicon carbide andrelated materials 2019:.20190929-1004(2020):1027-1032)、文献【2】(S.Pu,F.Yang,B.T.Vankayalapati and B.Akin,"Aging Mechanisms and Accelerated Lifetime Testsfor SiC MOSFETs:An Overview,"in IEEE Journal of Emerging and Selected Topicsin Power Electronics,vol.10,no.1,pp.1232-1254,Feb.2022)则提到了脉冲应力实验的设置方法及实验方法,但以上方法只考虑了单个实验器件的退化实验设置方法,没有讨论在长期运行过程中,为了增加老化试验的样本数量,采用多器件串联运行时,各实验器件之间的寄生参数较大,导致实验样本开通、关断电压波形差异较大,使实验过程中对器件施加的开关电压应力不同,难以保证实验器件之间的实验条件一致性,破坏了实验对比分析的合理性。针对脉冲应力实验电路,还没有具体的平台参数指标计算方法,这就会导致搭建平台时很难选择合适的实验设备,导致平台性能过剩或难以保证预期的实验条件,大大增加了平台的搭建成本。现有的测试方法在每次退化实验过程中,所施加的功率源电压保持不变,没有考虑由于实验器件退化导致导通电阻改变,进而改变了脉冲电流应力条件,难以保证实验条件的一致性。
发明内容
本发明针对现有的碳化硅MOSFET双极退化实验方法,提出了一种脉冲电流实验平台及其参数指标计算方法,可以在高温环境下通过对实验器件施加脉冲电流应力至额定电流大小,脉冲应力模式对散热能力的需求有所减少,降低了散热成本,同时对器件栅氧层及封装无影响,解耦了其他退化机制对于双极退化现象的影响,便于退化机理分析,其技术方案如下:
碳化硅MOSFET双极退化脉冲实验平台,包括功率输入单元、实验测试单元、驱动单元、开关控制单元、连接单元、测量单元,其特征为:
功率输入单元:通过功率源进行供电,输入恒定电压,在母线电容的作用下保证电压纹波符合实验要求,将恒定电压信号施加在实验测试单元上;
实验测试单元:为数个串联的碳化硅MOSFET插座;
驱动单元:接收脉冲信号或恒定电压信号,完成对输入信号的转换,经过隔离单元的隔离和电平转换后输入到驱动回路,向实验测试单元施加恒定负压或向开关控制单元施加正负驱动电压;
开关控制单元:为独立的四引脚碳化硅MOSFET器件,通过驱动单元对其施加脉冲驱动信号,将回路电流转变为预设的脉冲实验电流,完成对实验器件的应力施加;
连接单元:为焊接在PCB板上的绝缘接口和SMA连接器,绝缘接口为各电压信号的输入,SMA连接器将驱动单元PCB板和实验电路PCB板进行连接;
测量单元:为各器件引脚处引出的触点和主回路两侧的孔槽,触点用于测量器件的电压信号,孔槽用于测量主回路的脉冲电流信号。
优选为:所述恒定电压幅值依据所需实验脉冲电流通过提出的参数指标计算方法计算得到,多个母线电容并联采用叠层母排设计。
优选为:所述实验测试单元为数个串联的碳化硅MOSFET插座采用焊接在PCB板上的铍铜材质夹片针固定实验器件,外壳为聚四氟材质。
优选为:所述开关控制单元为独立的开尔文连接碳化硅MOSFET器件,在脉冲驱动单元的脉冲信号下不断进行开关动作,保证施加在实验器件上的应力为设定的脉冲电流应力,采用开尔文引线器件实现电流的快速开断,脉冲电流的上升下降沿通过调控驱动电阻进行改变。
优选为:所述脉冲驱动单元包括恒定负压驱动单元和脉冲驱动单元,使用恒压源提供12V电压输入,经过DC/DC电源模块保证输入和输出的电压信号隔离,防止回路器件发生由于串联导致的驱动共地问题,实现将12V输入电压转换为碳化硅MOSFET所需的正负驱动电压功能。
优选为:恒定负压驱动单元通过对电源模块施加恒定电压,使其稳定输出驱动负压,保证实验器件在实验过程中保持完全关断状态;脉冲驱动单元通过光纤模块将接收到的脉冲控制信号输入到驱动芯片的控制输入端,控制驱动芯片输出正负电压,并将电源模块连接到驱动芯片的电压输入端,改变驱动芯片输出的正负电压数值,之后经连接单元向控制单元的碳化硅MOSFET施加正负驱动电压。
本发明还公开一种碳化硅MOSFET双极退化脉冲实验平台可加脉冲电流参数指标的计算方法,包括上述的碳化硅MOSFET双极退化脉冲实验平台,其特征为:
步骤1:碳化硅MOSFET双极退化脉冲实验平台具体电路如下,由功率源提供整个实验平台的电压、电流、及功率损耗,在功率源两端并联母线电容,以保证实验过程中功率源输出恒定的直流电压,将数个实验测试器件串联在功率源及母线电容两端,功率源正极连接器件的源极,负极连接器件的漏极,使体二极管通流,将开尔文连接器件串联在功率源与实验测试器件之间,对其施加脉冲信号,使其作为开关动作,将功率源输出的恒定直流电压转换为脉冲电压施加在实验测试器件上。由此,可以将实验电路简化为RC一阶电路分析,功率源简化为一个理想电压源与功率源内阻串联形式,母线电容简化为理想电容器,开关器件及实验测试器件简化为开关与负载电阻串联形式。当开关闭合前,负载电阻没有接入电路,回路为理想电压源、功率源内阻与母线电容串联形式,母线电容两端电压与功率源电压相等;当开关闭合后,负载电阻接入电路,回路为整体实验电路简化的一阶RC电路形式,运用三要素法求解电容电压的全响应方程;
步骤2:计算得到母线电容电压波动最大值与最小值;
步骤3:计算得到电容稳态时,震荡电压对于功率源电压的标幺值;
步骤4:计算得到的电容稳态电压最大值与最小值,当母线电容达到最小值时,功率源输出功率最大,所以根据电容电压震荡最小值及功率源功率限值,选择功率源电压。
有益效果
本发明提出的碳化硅MOSFET双极性退化加速老化实验平台符合器件的实际工况,可以解耦其他退化机制对于双极退化的影响,便于实验结果分析,通过分析对实验PCB板进行合理设计,抑制了寄生参数对实验结果的影响,提出的参数指标计算方法有助于选择合适的实验设备,降低了实验成本,考虑到实验器件参数漂移影响,采集实验电路反馈的脉冲电流有效值信息,通过实时调节功率源电压,使采集电流与预设值电流差值满足精度要求,保证实验过程中脉冲电流应力不变。
附图说明
图1为本发明碳化硅MOSFET双极退化脉冲实验平台各单元示意图;
图2为本发明碳化硅MOSFET双极退化脉冲实验台PCB板示意图;
图3为本发明碳化硅MOSFET双极退化脉冲实验台脉冲驱动PCB板示意图;
图4为本发明一种碳化硅MOSFET双极退化脉冲实验测试方法流程图;
图5为本发明一种碳化硅MOSFET双极退化脉冲实验平台参数指标计算方法流程图。
具体实施方式
实施例1
碳化硅MOSFET双极退化脉冲实验平台:如图1、图2、图3所示包括功率输入单元、实验测试单元、驱动单元、开关控制单元、连接单元、测量单元,其中功率输入单元通过功率源输出恒定电压,在母线电容的作用下保证电压纹波符合实验要求,将电压信号施加在实验器件上;实验测试单元为数个串联的碳化硅MOSFET插座,采用铍铜材质夹片针焊接在PCB板上固定实验器件,外壳为聚四氟材质,可以耐受长期实验导致的高温环境;开关控制单元为独立的四引脚碳化硅MOSFET器件,通过脉冲驱动单元对其施加脉冲驱动信号,将回路电流转变为预设的脉冲实验电流,完成对实验器件的应力施加;驱动单元接收脉冲信号或恒定电压信号,完成对输入信号的转换,经过隔离单元的隔离和电平转换后输入到驱动回路,向实验器件施加正负驱动电压或恒定负压;连接单元保证PCB板与外部电信号的连接;测量单元为实验过程中的电压电流测量提供条件。PCB板采用双面设计,材质为TG-270耐热板材;实验电路PCB板的正面包括母线电容、实验器件、DC/DC电源模块、接线端子以及SMA连接器,反面包括控制单元、驱动电阻及滤波电容;母线电容采用叠层母排方式连接,减少寄生电感对实验条件的影响;实验器件之间的距离考虑外部散热装置限制,尽量减小其走线距离,限制实验器件之间寄生电感的大小,降低由于寄生电感导致的实验器件之间导通电压不同对实验结果的影响。
功率输入单元通过功率源进行供电,输入恒定电压,电压幅值依据所需实验脉冲电流计算得到,为保证稳态运行时母线电容纹波电压波动小,在平台尺寸及成本允许范围内,选择的电容容值应当尽量大,为减少功率回路的寄生参数,多个母线电容并联采用叠层母排设计。
实验测试单元为数个串联的碳化硅MOSFET插座,考虑外部散热要求及寄生参数约束,对插座位置进行设计,保证满足散热条件下,寄生参数影响可以忽略。插座采用焊接在PCB板上的铍铜材质夹片针固定实验器件,外壳为聚四氟材质,可以耐受高温。
开关控制单元为独立的开尔文连接碳化硅MOSFET器件,在脉冲驱动单元的脉冲信号下不断进行开关动作,保证施加在实验器件上的应力为设定的脉冲电流应力,采用开尔文引线器件可以实现电流的快速开断,脉冲电流的上升下降沿可以通过调控驱动电阻进行改变。
驱动单元包括恒定负压驱动单元和脉冲驱动单元,使用恒压源提供12V电压输入,经过DC/DC电源模块保证输入和输出的电压信号隔离,防止回路器件发生由于串联导致的驱动共地问题,保证各器件驱动信号的稳定和测量结果的准确,实现将12V输入电压转换为碳化硅MOSFET所需的正负驱动电压功能。恒定负压驱动单元部分通过对电源模块施加恒定电压,使其稳定输出驱动负压,保证实验器件在实验过程中保持完全关断状态;脉冲驱动单元部分通过光纤模块将接收到的脉冲控制信号输入到驱动芯片的控制输入端,控制驱动芯片输出正负电压,并将电源模块连接到驱动芯片的电压输入端,改变驱动芯片输出的正负电压数值,之后经连接单元向控制单元的碳化硅MOSFET施加正负驱动电压,考虑到长期退化实验导致的热量积累,选取得驱动电阻散热功率应当较大。
连接单元为焊接在PCB板上的绝缘接口和SMA连接器,绝缘接口为各电压信号的输入,SMA连接器将驱动单元PCB板和实验电路PCB板进行连接。
测量单元为各器件引脚处引出的触点和主回路两侧的孔槽,触点可以测量器件的电压信号,孔槽可以测量主回路的脉冲电流信号。
碳化硅MOSFET双极退化脉冲实验平台的工作过程如图4所示,具体步骤如下:
步骤一:考虑寄生参数影响,对实验电路布局进行合理设计,根据所进行的脉冲实验及具体退化参数,基于碳化硅MOSFET双极退化脉冲实验平台指标计算方法,确定测试器件的测试电流大小,选择合适的设备及器件,达到降低成本的目的,以搭建碳化硅MOSFET双极退化脉冲实验平台。
步骤二:选择实验器件,在设定温度(通常为室温)下进行实验器件初始静态参数及动态参数的测量,静态参数通过功率分析仪测量,包括实验器件正向导通I-V特性曲线、第三象限体二极管导通I-V曲线、体二极管导通电阻、阈值电压、泄漏电流等;动态参数通过双脉冲实验平台进行测量,获取实验器件的体二极管反向恢复曲线,上述参数将作为实验器件是否发生双极退化及退化机理分析的依据;
步骤三:保证器件结温在限值以内,通过上位机控制功率源输出恒定电压,对其施加脉冲电流应力,根据反馈的回路电流信息实时调节输出电压大小,排除了实验器件参数漂移对实验条件的影响。在母线电容稳压后,施加电压到被测器件及开关控制器件上,开关控制器件的驱动电路被施加脉冲信号,保证施加在实验器件上的应力为预设的脉冲电流应力;
步骤四:实验结束后,将实验器件静置一段时间,保证其内部没有热量积累后,在初始设定温度下对其进行静态参数(正向导通电压VDS(on))、正向导通电阻RDS(on))、反向导通电压VSD)及动态参数(体二极管反向恢复电流曲线)的测量;
步骤五:将测量参数与初始静动态参数进行对比,是否满足失效判据,满足判据则停止实验;若退化现象不明显,再根据是否达初始设定的实验时间,判断是否停止实验,进行退化机理分析。
实施例2
碳化硅MOSFET双极退化脉冲实验平台可加脉冲电流参数指标的计算方法如图5所示,包括以下步骤:
步骤1:本发明提出的碳化硅MOSFET双极退化脉冲实验平台具体电路如下,由功率源提供整个实验平台的电压、电流、及功率损耗,在功率源两端并联母线电容,以保证实验过程中功率源输出恒定的直流电压,将数个实验测试器件串联在功率源及母线电容两端,功率源正极连接器件的源极,负极连接器件的漏极,使体二极管通流,将开尔文连接器件串联在功率源与实验测试器件之间,对其施加脉冲信号,使其作为开关动作,将功率源输出的恒定直流电压转换为脉冲电压施加在实验测试器件上。由此,可以将实验电路简化为RC一阶电路分析,功率源简化为一个理想电压源与功率源内阻串联形式,母线电容简化为理想电容器,开关器件及实验测试器件简化为开关与负载电阻串联形式。当开关闭合前,负载电阻没有接入电路,回路为理想电压源、功率源内阻与母线电容串联形式,母线电容两端电压与功率源电压相等;当开关闭合后,负载电阻接入电路,回路为整体实验电路简化的一阶RC电路形式,运用三要素法求解电容电压的全响应方程:
运用三要素法求解电容电压的全响应方程:
UC(t)=U(∞)+(U0-U(∞))e(-t/RC) (1)
式中,UC(t)为母线电容电压表达式,U(∞)为电路稳态后母线电容电压表达式,U0为开关闭合瞬间母线电容电压,t为回路通流的时间,R为计算回路的总电阻,C为母线电容容值。
由于开关闭合前电路为电源与电容串联,所以在初始周期内,电容电压为电源电压,当开关闭合后电路达到稳态,电容电压为回路总电阻电压,即:
式中,UE为功率源电压,RE为功率源内阻,RL为简化的功率回路负载电阻;
步骤2:计算得到母线电容电压波动最大值与最小值:
根据式(1),考虑稳态时母线电容电压会随着开关不断进行充放电过程,电压会产生波动,计算得到母线电容电压波动最大值与最小值为:
式中,U1、U2分别为稳态时电容电压震荡的最高电压和最低电压,R1表示功率源内阻和功率回路负载电阻并联,a为占空比,T为施加脉冲电流的周期;
步骤3:计算得到电容稳态时,震荡电压对于功率源电压的标幺值:
将式(3)-(4)联立后,可以计算得到电容稳态时,震荡电压对于功率源电压的标幺值:
从公式中可以看到,在回路电阻、功率源内阻、母线电容、脉冲周期等平台参数及实验条件固定后,电容的电压震荡只与占空比有关,所以可以通过限制母线电容电压震荡的幅值满足所需精度,来选择合适的占空比,进而确定占空比与实验电流之间的关系;
步骤4:计算得到的电容稳态电压最大值与最小值,当母线电容达到最小值时,功率源输出功率最大,所以根据电容电压震荡最小值及功率源功率限值,选择功率源电压:
通过式(5)-(6)计算得到的电容稳态电压最大值与最小值,当母线电容达到最小值时,功率源输出功率最大,所以根据电容电压震荡最小值及功率源功率限制,选择功率源电压,公式如下:
式中,P为功率源最大功率限值。
虽然式(7)考虑了功率源的最大功率,但因为功率源为曲线功率输出,还需要考虑到输出电压、输出电流的限制,所以将计算得到的功率源电压UE与功率源的电压限值进行比较,若小于电压限值,则可以采用;若大于电压限值,则在该占空比下,电源可施加的最大电压需更改为功率源最大限值电压。
根据上述计算得到的功率源电压,可以计算出功率源对母线电容的充电电流为:
式中,IE为功率源对母线电容充电电流。
计算得到的功率源对母线电容的充电电流IE若小于电流限值,则不必修正;若大于电流限值,则需要将功率源电流限值代入式(8),由此得到功率源电压UE的最终修正值。
由此,可以计算出回路最大电流为:
式中,IL为回路可加最大电流,RT为实验测试器件退化后简化的功率回路负载电阻。
通过以上分析可知,实验平台可调的占空比范围主要由稳态时电容电压的震荡幅值决定,而电压震荡主要与回路电阻、功率源内阻和母线电容有关,其中回路电阻是所有实验器件与脉冲开关控制器件的导通电阻。可以通过外接电阻或者增加实验器件来增大回路电阻,这样能够减缓电容放电速度,增大占空比的可调范围,但外接电阻过大会导致实验平台可加的负载电流受到电阻散热功率限制,且所需功率源电压也会大幅度增加;增加实验器件会使最外侧的串联器件之间寄生参数过大,导致实验器件在实验过程中所受的电压应力条件差异变大。
为保证母线电压与功率源电压水平保持一致,应当选择大容值的母线电容,但高容值电容通常为大尺寸,所需的实验平台尺寸也会相应增大,成本也会更高,需要综合考虑。通过分析计算发现,电容容值大小只会在频率较低的情况下对实验电流影响较大,在10kHz以上的高频场合,高容值所能增加的实验电流有限,所以可以在1kHz左右通过计算方法、平台尺寸、成本综合考虑,得到合适的电容容值。
功率源内阻增大会使母线电容的电压水平降低,功率源的输出电压增加,可加实验电流水平降低,所以为保证实验中占空比的可调范围及实验电流水平,考虑到功率源的电压限值,所以功率源内阻应当设置为较低水平。
1.本发明考虑到寄生参数可能对退化实验产生影响,对脉冲实验电路进行建模,分析各实验器件之间的寄生参数大小,对比不同寄生参数下各器件开关过程的电气参数,发现在不同寄生参数下,各实验器件的开通、关断电压波形有所不同,导致实验过程中对器件施加的开关电压应力不同,减少器件之间的寄生参数大小可以有效控制各实验器件开关电压波形一致,从而得到不同寄生参数对实验器件开关波形的影响,并对PCB板的材质、尺寸及实验器件位置进行设计,控制器件之间的寄生参数在合理范围,可以忽略由于寄生参数导致实验器件之间开关电压波形不一致的问题。
2.本发明提出了一种实验平台参数指标计算方法,可以准确计算出在不同频率及占空比下,平台可输出的最大回路脉冲电流,并给出了平台参数的选定方法,具体计算方法主要是将实验电路简化为一阶RC电路进行分析,求解出母线电容电压,考虑到稳态时电容电压波动,分别计算稳态时电容电压的最高值及最低值,并由所提供的功率源电压、电流、功率限值进行修正,可以准确地计算出平台可施加的最大功率源电压及可输出的最大实验回路电流。计算过程中考虑到如回路电阻、功率源内阻及母线电容等平台固有参数约束,这些参数的改变会对母线电压、平台占空比及输出电流可取范围产生很大影响,需要根据平台的预期性能来进行选定。通过以上方法即可根据实验需求选择合适的实验设备及器件,避免出现搭建的平台性能过剩的情况,降低了实验成本。
3.本发明考虑到实验器件参数变化影响,可能会导致实验过程中脉冲电流应力条件的改变,所以为控制实验过程中各测试器件实验条件的一致性,采集实验电路反馈的电流信息,与上位机程序中的电流预设值进行对比,其中采集电流信息为实验脉冲电流有效值,与之对比的预设值为根据初始实验脉冲电流计算得到的有效值。两者差值一旦不满足精度要求,程序就会调节功率源的输出电压大小,从而改变回路的脉冲电流大小,保证实验过程中脉冲电流应力不变,解决了由于实验器件体二极管退化导致的电阻增大,从而改变了实验脉冲电流应力条件的问题。
碳化硅MOSFET双极退化脉冲实验平台的工作过程符合器件的实际工况,可以在高温环境下通过对实验器件施加脉冲电流应力至额定电流大小,对器件封装及栅氧层无退化影响,解耦了其他退化机制对于双极退化的影响,便于实验结果分析,通过分析对实验PCB板进行合理设计,抑制了寄生参数对实验结果的影响,提出的参数指标计算方法有助于选择合适的实验设备,降低了实验成本,考虑到实验器件参数漂移影响,采集实验电路反馈的脉冲电流有效值信息,通过实时调节功率源电压,使采集电流与预设值电流差值满足精度要求,保证实验过程中脉冲电流应力不变。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是本发明的原理,在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明的范围内。本发明要求的保护范围由所附的权利要求书及其等同物界定。
Claims (9)
1.碳化硅MOSFET双极退化脉冲实验平台,包括功率输入单元、实验测试单元、驱动单元、开关控制单元、连接单元、测量单元,其特征为:
功率输入单元:通过功率源进行供电,输入恒定电压,在母线电容的作用下保证电压纹波符合实验要求,将恒定电压信号施加在实验测试单元上;
实验测试单元:为数个串联的碳化硅MOSFET插座;
驱动单元:接收脉冲信号或恒定电压信号,完成对输入信号的转换,经过隔离单元的隔离和电平转换后输入到驱动回路,向实验测试单元施加恒定负压或向开关控制单元施加正负驱动电压;
开关控制单元:为独立的四引脚碳化硅MOSFET器件,通过驱动单元对其施加脉冲驱动信号,将回路电流转变为预设的脉冲实验电流,完成对实验器件的应力施加;
连接单元:为焊接在PCB板上的绝缘接口和SMA连接器,绝缘接口为各电压信号的输入,SMA连接器将驱动单元PCB板和实验电路PCB板进行连接;
测量单元:为各器件引脚处引出的触点和主回路两侧的孔槽,触点用于测量器件的电压信号,孔槽用于测量主回路的脉冲电流信号。
2.根据权利要求1所述的碳化硅MOSFET双极退化脉冲实验平台,其特征为:所述恒定电压幅值依据所需实验脉冲电流计算得到,多个母线电容并联采用叠层母排设计。
3.根据权利要求1所述的碳化硅MOSFET双极退化脉冲实验平台,其特征为:所述实验测试单元为数个串联的碳化硅MOSFET插座采用焊接在PCB板上的铍铜材质夹片针固定实验器件,外壳为聚四氟材质。
4.根据权利要求1所述的碳化硅MOSFET双极退化脉冲实验平台,其特征为:所述开关控制单元为独立的开尔文连接碳化硅MOSFET器件,在脉冲驱动单元的脉冲信号下不断进行开关动作,保证施加在实验器件上的应力为设定的脉冲电流应力,采用开尔文引线器件实现电流的快速开断,脉冲电流的上升下降沿通过调控驱动电阻进行改变。
5.根据权利要求1所述的碳化硅MOSFET双极退化脉冲实验平台,其特征为:所述驱动单元包括恒定负压驱动单元和脉冲驱动单元,使用恒压源提供12V电压输入,经过DC/DC电源模块保证输入和输出的电压信号隔离,防止回路器件发生由于串联导致的驱动共地问题,实现将12V输入电压转换为碳化硅MOSFET所需的正负驱动电压功能。
6.根据权利要求5所述的碳化硅MOSFET双极退化脉冲实验平台,其特征为:恒定负压驱动单元通过对电源模块施加恒定电压,使其稳定输出驱动负压,保证实验器件在实验过程中保持完全关断状态;脉冲驱动单元通过光纤模块将接收到的脉冲控制信号输入到驱动芯片的控制输入端,控制驱动芯片输出正负电压,并将电源模块连接到驱动芯片的电压输入端,改变驱动芯片输出的正负电压数值,之后经连接单元向控制单元的碳化硅MOSFET施加正负驱动电压。
7.碳化硅MOSFET双极退化脉冲实验平台可加脉冲电流指标参数的计算方法,包括权利要求1所述的碳化硅MOSFET双极退化脉冲实验平台,其特征为:步骤1:碳化硅MOSFET双极退化脉冲实验平台具体结构如下:由功率源提供整个实验平台的电压、电流、及功率损耗,在功率源两端并联母线电容,以保证实验过程中功率源输出恒定的直流电压,将数个实验测试器件串联在功率源及母线电容两端,功率源正极连接器件的源极,负极连接器件的漏极,使体二极管通流,将开尔文连接器件串联在功率源与实验测试器件之间,对其施加脉冲信号,使其作为开关动作,将功率源输出的恒定直流电压转换为脉冲电压施加在实验测试器件上;依此结构将实验电路简化为RC一阶电路,功率源简化为一个理想电压源与功率源内阻串联形式,母线电容简化为理想电容器,开关器件及实验测试器件简化为开关与负载电阻串联形式;当开关闭合前,负载电阻没有接入电路,回路为理想电压源、功率源内阻与母线电容串联形式,母线电容两端电压与功率源电压相等;当开关闭合后,负载电阻接入电路,回路为整体实验电路简化的一阶RC电路形式,运用三要素法求解电容电压的全响应方程:
运用三要素法求解电容电压的全响应方程:
UC(t)=U(∞)+(U0-U(∞))e(-t/RC) (1)
式中,UC(t)为母线电容电压表达式,U(∞)为电路稳态后母线电容电压表达式,U0为开关闭合瞬间母线电容电压,t为回路通流的时间,R为计算回路的总电阻,C为母线电容容值;
由于开关闭合前电路为电源与电容串联,所以在初始周期内,电容电压为电源电压,当开关闭合后电路达到稳态,电容电压为回路总电阻电压,即:
式中,UE为功率源电压,RE为功率源内阻,RL为简化的功率回路负载电阻;
步骤2:计算得到母线电容电压波动最大值与最小值:
根据式(1),考虑稳态时母线电容电压会随着开关不断进行充放电过程,电压会产生波动,计算得到母线电容电压波动最大值与最小值为:
式中,U1、U2分别为稳态时电容电压震荡的最高电压和最低电压,R1表示功率源内阻和功率回路负载电阻并联,a为占空比,T为施加脉冲电流的周期;
步骤3:计算得到电容稳态时,震荡电压对于功率源电压的标幺值:
将式(3)-(4)联立后,可以计算得到电容稳态时,震荡电压对于功率源电压的标幺值:
从公式中可以看到,在回路电阻、功率源内阻、母线电容、脉冲周期等平台参数及实验条件固定后,电容的电压震荡只与占空比有关,所以可以通过限制母线电容电压震荡的幅值满足所需精度,来选择合适的占空比,进而确定占空比与实验电流之间的关系;
步骤4:计算得到的电容稳态电压最大值与最小值,当母线电容达到最小值时,功率源输出功率最大,所以根据电容电压震荡最小值及功率源功率限值,选择功率源电压:
通过式(5)-(6)计算得到的电容稳态电压最大值与最小值,当母线电容达到最小值时,功率源输出功率最大,所以根据电容电压震荡最小值及功率源功率限制,选择功率源电压,公式如下:
式中,P为功率源最大功率限值。
将计算得到的功率源电压UE与功率源的电压限值进行比较,若小于电压限值,则可以采用;若大于电压限值,则在该占空比下,电源可施加的最大电压需更改为功率源最大限值电压;
根据上述计算得到的功率源电压,计算出功率源对母线电容的充电电流为:
式中,IE为功率源对母线电容充电电流;
计算得到的功率源对母线电容的充电电流IE若小于电流限值,则不必修正;若大于电流限值,则需要将功率源电流限值代入式(8),由此得到功率源电压UE的最终修正值;
由此,可以计算出回路最大电流为:
式中,IL为回路可加最大电流,RT为实验测试器件退化后简化的功率回路负载电阻。
8.一种非易失性存储介质,其特征在于,所述非易失性存储介质包括存储的程序,其中,所述程序运行时控制非易失性存储介质所在的设备执行权利要求7所述的方法。
9.一种电子装置,其特征在于,包含处理器和存储器;所述存储器中存储有计算机可读指令,所述处理器用于运行所述计算机可读指令,其中,所述计算机可读指令运行时执行权利要求7所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310194082.7A CN116224007A (zh) | 2023-02-23 | 2023-02-23 | 碳化硅mosfet双极退化脉冲实验平台及计算方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310194082.7A CN116224007A (zh) | 2023-02-23 | 2023-02-23 | 碳化硅mosfet双极退化脉冲实验平台及计算方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116224007A true CN116224007A (zh) | 2023-06-06 |
Family
ID=86585443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310194082.7A Pending CN116224007A (zh) | 2023-02-23 | 2023-02-23 | 碳化硅mosfet双极退化脉冲实验平台及计算方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116224007A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117148092A (zh) * | 2023-11-01 | 2023-12-01 | 深圳基本半导体有限公司 | 加速SiC MOSFET双极退化的测试方法及装置 |
CN117686754A (zh) * | 2024-02-01 | 2024-03-12 | 忱芯科技(上海)有限公司 | 一种用于碳化硅功率半导体器件双极性退化测试的电流源 |
-
2023
- 2023-02-23 CN CN202310194082.7A patent/CN116224007A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117148092A (zh) * | 2023-11-01 | 2023-12-01 | 深圳基本半导体有限公司 | 加速SiC MOSFET双极退化的测试方法及装置 |
CN117148092B (zh) * | 2023-11-01 | 2024-03-12 | 深圳基本半导体有限公司 | 加速SiC MOSFET双极退化的测试方法及装置 |
CN117686754A (zh) * | 2024-02-01 | 2024-03-12 | 忱芯科技(上海)有限公司 | 一种用于碳化硅功率半导体器件双极性退化测试的电流源 |
CN117686754B (zh) * | 2024-02-01 | 2024-04-26 | 忱芯科技(上海)有限公司 | 一种用于碳化硅功率半导体器件双极性退化测试的电流源 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN116224007A (zh) | 碳化硅mosfet双极退化脉冲实验平台及计算方法 | |
Guacci et al. | Experimental characterization of silicon and gallium nitride 200 V power semiconductors for modular/multi-level converters using advanced measurement techniques | |
Cougo et al. | Accurate switching energy estimation of wide bandgap devices used in converters for aircraft applications | |
Jiang et al. | Investigation on degradation of SiC MOSFET under accelerated stress in a PFC converter | |
CN113933677B (zh) | 一种SiC MOSFET器件栅极老化监测电路及在线监测方法 | |
Ji et al. | Physical model analysis during transient for series-connected HVIGBTs | |
Di Mauro et al. | Synchronous rectification with low voltage MOSFETs in LLC converters | |
Li et al. | Switching characteristic analysis and application assessment of SiC MOSFET with common source inductance and Kelvin source connection | |
Li et al. | Comparison between 1.7 kV SiC SJT and MOSFET power modules | |
CN116953459A (zh) | 一种碳化硅器件老化测试方法 | |
Zhao et al. | Dynamic ON-resistance characterization of GaN HEMT under soft-switching condition | |
Wang et al. | Driving a silicon carbide power MOSFET with a fast short circuit protection | |
Duan et al. | An online on-state voltage measurement circuit with series diode clamp for SiC MOSFETs | |
Huang et al. | IGBT Condition Monitoring Drive Circuit Based on Self-Excited Short-circuit Current | |
Rabkowski et al. | Real E OFF as a factor in design of soft-switched DC-DC converters with SiC MOSFET power modules | |
CN114325285A (zh) | 一种具有可调栅压结构的SiC MOSFET重复短路测试方法 | |
Wei et al. | A multi-time-scale analytical model of ZVS buck converter | |
CN113138329A (zh) | 一种适用于GaN功率半导体器件的功率循环主电路 | |
CN113848445A (zh) | 一种基于Vce的SST中IGBT短路断路故障监测方法 | |
Zappulla et al. | Accurate switching energy measurement of wide band-gap semiconductors at low current | |
Du et al. | A Simple Gate Driver Design for SiC MOSFET Paralleled Operation | |
Kjærsgaard et al. | Discovery of Loss Imbalance in SiC Half-Bridge Power Modules–Analysis and Validations | |
Zhang et al. | In situ diagnosis of multi-site wire bonding failures for multichip IGBT power modules based on crosstalk voltage | |
Shiogai et al. | Characterization and switching strategy development for SMP SiC power modules | |
Qin et al. | Influence of Driving Circuit Parameters and Layout Compactness on the Optimum Selection of Gate-Source Voltage Test Point for SiC MOSFETs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |