CN115436770B - 一种测试系统、调变电路及待测组件的测试方法 - Google Patents

一种测试系统、调变电路及待测组件的测试方法 Download PDF

Info

Publication number
CN115436770B
CN115436770B CN202211069243.1A CN202211069243A CN115436770B CN 115436770 B CN115436770 B CN 115436770B CN 202211069243 A CN202211069243 A CN 202211069243A CN 115436770 B CN115436770 B CN 115436770B
Authority
CN
China
Prior art keywords
component
control signal
voltage
tested
under test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211069243.1A
Other languages
English (en)
Other versions
CN115436770A (zh
Inventor
陈常
刘小明
马浩华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Zhuhai Technology Co Ltd
Original Assignee
Innoscience Zhuhai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Zhuhai Technology Co Ltd filed Critical Innoscience Zhuhai Technology Co Ltd
Priority to CN202211069243.1A priority Critical patent/CN115436770B/zh
Publication of CN115436770A publication Critical patent/CN115436770A/zh
Application granted granted Critical
Publication of CN115436770B publication Critical patent/CN115436770B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2637—Circuits therefor for testing other individual devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本揭露提供了一种测试系统、调变电路及待测组件的测试方法。一种测试系统包含控制电路及调变电路。控制电路经组态以计算一待测组件的一功率值。调变电路经组态以接收控制电路所产生的一控制信号，且依据控制信号提供一电压信号至待测组件。控制电路依据功率值调整控制信号的脉宽，待测组件的功率值保持恒定且控制电路侦测待测组件的一参数。

Description

一种测试系统、调变电路及待测组件的测试方法
技术领域
本公开涉及一种测试系统及调变电路，并且更具体地涉及一种测试待测组件的参数的测试系统及调变电路。
背景技术
包含直接能隙半导体的组件，例如包含III-V族材料或III-V族化合物(类别：III-V族化合物)的半导体组件可以在各种条件下或各种环境中(例如，在不同的电压和频率下)操作或工作。
半导体组件可以包含异质结双极性晶体管(HBT，heterojunction bipolartransistor)、异质结场效应晶体管(HFET，heterojunction field effect transistor)、高电子迁移率晶体管(HEMT，high-electron-mobility transistor)、调制掺杂场效应晶体管(MODFET，modulation-doped FET)等。
发明内容
根据本公开的一些实施例，一种测试系统包含控制电路及调变电路。控制电路经组态以计算一待测组件的一功率值。调变电路经组态以接收控制电路所产生的一控制信号，且依据控制信号提供一电压信号至待测组件。控制电路依据功率值调整控制信号的脉宽，待测组件的功率值保持恒定且控制电路侦测待测组件的一参数。
根据本公开的一些实施例，一种用于一待测组件的测试方法。方法包含产生一控制信号；依据控制信号提供一电压信号至待测组件；侦测待测组件的一功率值；依据功率值调整控制信号以使功率值保持恒定；及侦测待测组件的一参数。
根据本公开的一些实施例，一种调变电路包含：一第一开关组件；一第二开关组件，并联第一开关组件；及一驱动器，依据一控制信号导通或关闭第一开关组件及第二开关组件。当控制信号为一第一逻辑电平时，第一开关组件为导通且第二开关组件为关闭，调变电路施加一电压信号流经第一开关组件至一待测组件。当控制信号为一第二逻辑电平时，第一开关组件为关闭且第二开关组件为导通，且电压信号并未施加至待测组件。
本公开提供了一种测试系统，能够对待测组件进行间歇性老化测试。本揭露采用恒功率调节方式，使每个待测组件的老化应力一致。本揭露采用反向导通发热方式，降低待测器件的闸极电压应力，有效防止由闸极电压应力所导致的问题。本揭露的测试系统采用POL(point of load)供电方式，比其他测试系统更为省电。
附图说明
当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的各方面。经审慎考虑的是，各种特征可能未按比例绘制。实际上，为了讨论的清楚起见，可以任意增大或减小各种特征的尺寸。
图1A是根据本公开的一些实施例的测试系统的方块图。
图1B是根据本公开的一些实施例的待测组件的截面图。
图2是根据本公开的一些实施例的测试系统的方块图。
图3是根据本公开的一些实施例的测试系统的功率、电压、电流及控制信号的时序图。
图4A是根据本公开的一些实施例的调整控制信号的脉宽的时序图。
图4B是根据本公开的一些实施例的调整控制信号的脉宽的时序图。
图4C是根据本公开的一些实施例的调整控制信号的脉宽的时序图。
图5是根据本公开的一些实施例的用于待测组件的测试方法的流程图。
贯穿附图和具体实施方式，使用共同的附图标记来指示相同或类似的组件。根据以下结合附图进行的详细描述，本公开将更加明显。
具体实施方式
以下公开提供了用于实施所提供主题的不同特征的许多不同实施例或实例。以下描述了组件和布置的具体实例。当然，这些仅是实例并且不旨在是限制性的。在本公开中，对在第二特征之上或上方形成或设置第一特征的引用可以包含将第一特征和第二特征被形成或设置为直接接触的实施例，并且还可以包含可以在第一特征与第二特征之间形成或设置另外的特征使得第一特征和第二特征可以不直接接触的实施例。另外，本公开可以在各个实例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的并且并非用于限定所讨论的各个实施例和/或配置之间的关系。
下文详细讨论了本公开的实施例。然而，应当理解的是，本公开提供了许多可以在各种各样的特定环境下具体化的适用概念。所讨论的具体实施例仅是说明性的，而不限制本公开的范围。
图1A是根据本公开的一些实施例的测试系统10的方块图。
测试系统10可包含控制电路12。测试系统10可包含调变电路14。测试系统10可包含待测组件16。测试系统10可包含电阻18。在本揭露，调变电路14可包含驱动器141。调变电路14可包含开关组件142。调变电路14可包含开关组件143。在一些实施例中，开关组件142可包含一晶体管，开关组件143可包含一二级管。在一些实施例中，开关组件142可包含一晶体管，开关组件143可包含一晶体管。
在本揭露，控制电路12可计算待测组件16的功率值。调变电路14接收控制电路12所产生的控制信号，且依据控制信号提供一电压信号至待测组件16。控制电路12依据上述功率值调整控制信号的脉宽，使待测组件16的功率值保持恒定，并且控制电路12侦测待测组件16的一参数。
在一些实施例中，上述参数可包括但不限于：待测组件16的动态电阻、寄生电阻、寄生电容、门级开启延迟、漏极电压下降时间、门级关断延迟、漏极电压上升时间、开启能量以及关断能量。
在一些实施例中，待测组件16可包含HFET。待测组件16可包含HEMT。待测组件16可包含MODFET。待测组件16可包含低压HEMT装置。待测组件16可包含高压HEMT装置。待测组件16可包含射频(RF，radio frequency)HEMT装置。
要注意的是，本揭露描述的各种逻辑区块、模块、以及电路可以使用通用处理器、数字信号处理器(DSP)、特定应用集成电路(ASIC)、或其他可程控逻辑组件、离散式逻辑电路或晶体管逻辑闸、离散式硬件组件、或用于执行本发明所描述之执行的功能之其任意组合。通用处理器可以为微处理器，或者，该处理器可以为任意商用处理器、控制器、微处理器、或状态机，本揭露并不加以限制。
图1B是根据本公开的一些实施例的待测组件16的截面图。待测组件16可以包含衬底101、缓冲层102、氮化物半导体层103、氮化物半导体层104、氮化物半导体层105、端子106、端子107、端子108、介电层109及导孔1061、1071及1081。请注意，图1B所讨论的具体实施例仅是说明性的，而不限制本公开的范围。
衬底101可以包含但不限于硅(Si)、掺杂Si、碳化硅(SiC)、硅化锗(SiGe)、砷化镓(GaAs)或其它半导体材料。衬底101可以包含但不限于蓝宝石、绝缘体上硅(SOI，siliconon insulator)或其它合适的材料。衬底101的厚度可介于约200μm至约400μm的范围间，例如220μm、240μm、260μm、280μm、300μm、320μm、340μm、360μm或380μm。
缓冲层102可以设置在衬底101上。缓冲层102可经配置以减少因衬底101与氮化物半导体层103之间的晶格失配(lattice mismatch)所引起的缺陷。
氮化物半导体层103(或沟道层，channel layer)可以设置在衬底101上。氮化物半导体层103可以设置在缓冲层102上。氮化物半导体层103可以包含III-V族层。氮化物半导体层103可以包含但不限于III族氮化物，例如化合物InaAlbGa1-a-bN，其中 所述III族氮化物进一步包含但不限于例如化合物AlaGa(1-a)N，其中/>氮化物半导体层103可以包含氮化镓(GaN)层。GaN的能隙为约3.4eV。氮化物半导体层103的厚度的范围可以为但不限于约0.1μm到约1μm。
氮化物半导体层104(或阻挡层，barrier layer)可以设置在氮化物半导体层103上。氮化物半导体层104可以包含III-V族层。氮化物半导体层104可以包含但不限于III族氮化物，例如化合物InaAlbGa1-a-bN，其中所述III族氮化物可以进一步包含但不限于例如化合物AlaGa(1-a)N，其中/>氮化物半导体层104的能隙可以大于氮化物半导体层103的能隙。氮化物半导体层104可以包含铝氮化镓(AlGaN)层。AlGaN的能隙为约4.0eV。氮化物半导体层104的厚度的范围可以为但不限于约10nm到约100nm。
在氮化物半导体层104与氮化物半导体层103之间形成异质结，并且异质结的极化在氮化物半导体层103中形成二维电子气(2DEG，two-dimensional electron gas)区域。
氮化物半导体层105(或耗尽层，depletion layer)可设置在氮化物半导体层104上。
氮化物半导体层105可以与氮化物半导体层104直接接触。氮化物半导体层105可设置于端子106与氮化物半导体层104之间。氮化物半导体层105可以掺杂有杂质(dopant)。氮化物半导体层105可以包含p型掺杂质。氮化物半导体层105可以包含p型掺杂GaN层、p型掺杂AlGaN层、p型掺杂AlN层或其它合适的III-V族层。p型掺杂质可以包含镁(Mg)、铍(Be)、锌(Zn)和镉(Cd)。氮化物半导体层105可以被配置成控制氮化物半导体层103中的2DEG的浓度。氮化物半导体层105可以用于耗尽氮化物半导体层105正下方的2DEG。
端子106可以设置在氮化物半导体层104上。端子106可以设置在氮化物半导体层105上。端子106可以设置在端子107与端子108之间。端子106可作为栅极。端子106可以包含栅极金属。栅极金属可以包含钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(A1-Cu))或其它合适的材料。
端子107可以设置在氮化物半导体层104上。端子107可以与氮化物半导体层104接触。端子107可以包含例如但不限于导电材料。导电材料可以包含金属、合金、掺杂半导电材料(例如，掺杂晶体硅)或其它合适的导电材料，如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。端子107可以包含多层结构。例如，端子107可以包含两层不同材料的结构。端子107可以包含三层结构，其中两个相邻层由不同材料制成。端子107可以电性连接到接地(ground)。端子107可以电性连接到虚拟接地(virtual ground)。端子107可以电性连接到实际接地(real ground)。端子107可作为源极。
端子108可以设置在氮化物半导体层104上。端子108可以与氮化物半导体层104接触。端子108可以包含例如但不限于导电材料。导电材料可以包含金属、合金、掺杂半导电材料(例如，掺杂晶体硅)或其它合适的导电材料，如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。端子108的结构可以与端子107的结构类似或相同。端子108可作为漏极。
介电层109可以设置在氮化物半导体层104上。介电层109可覆盖端子106。介电层109可覆盖端子107。介电层109可覆盖端子108。介电层109可包含高介电(high k)常数介电材料。高介电常数介电材料的k值可大于约5。介电层109可包含低介电常数介电材料。低介电常数介电材料的k值可小于约5。介电层109可以包含氧化物、氮化物、氮氧化物或其它合适的材料。介电层109可包括多层介电层。上述介电层的材料可部分相同。上述介电层的材料可部分不同。上述相邻的介电层之间可具有不完整的界线(例如一部分的界面的界线可通过扫描电子显微镜(scanning electronmicroscope，SEM)确认，另一部分的界面由SEM观察不出界线)。上述相邻的介电层之间大抵上可不具有界线。
导孔1061可设置于端子106上。导孔1061可电性连接至端子106。导孔1061可经配置以电性连接至外部组件。导孔1071可设置于端子107上。导孔1071可电性连接至端子107。导孔1071可经配置以电性连接至外部组件。导孔1081可设置于端子108上。导孔1081可电性连接至端子108。导孔1081可经配置以电性连接至外部组件。
图2是根据本公开的一些实施例的测试系统20的方块图。测试系统20的结构可与测试系统10的结构相同或相似，不同之处如下。
测试系统20可包含控制电路22。测试系统20可包括调变电路24。测试系统20可包含待测组件26。测试系统20可包含电阻28。在一些实施例中，控制电路22可包括控制器221、处理器222及电压调变器223。在一些实施例中，调变电路24可包括驱动器241、晶体管242及243、电感245、及电容244及246。在一些实施例中，调变电路24可包括Buck降压转换器。
控制电路22可采样待测组件26的电流、量测待测组件26的电压、计算待测组件26的功率值、以及控制或调整测试系统20的参数设置。在一些实施例中，控制电路22依据上述功率值产生控制信号251并传送至调变电路24。在一些实施例中，控制信号251包括一脉冲宽度调变(PWM，pulse width modulation)信号。在一些实施例中，当上述功率值大于一功率阀值时，控制电路22降低控制信号的脉宽。在一些实施例中，当上述功率值小于或等于一功率阀值时，控制电路22增加控制信号的脉宽。
在本揭露，控制器221将所量测之电压及所采样的电流相乘以获得待测组件26的功率值。在一些实施例中，控制器221将上述功率值与功率阀值进行比较以调整控制信号的脉宽。因此，控制器221将待测组件26维持在功率恒定的状况下对待测组件26进行间歇性寿命及老化测试。
在一些实施例中，本揭露的控制器221可以使用任意中央处理单元(central-processing unit，CPU)、商用处理器、控制器、微处理器(microcontroller，MCU)、状态机、特定应用集成电路(ASIC)、或其他可程控逻辑组件、离散式逻辑电路或晶体管逻辑闸、离散式硬件组件、或用于执行本发明所描述之执行的功能之其任意组合。
处理器222通过一信号总线或一通信总线(communicationbus)连接至控制器221。在一些实施例中，处理器222依据控制器221所计算之功率值调整并输出控制信号251至调变电路24。在本揭露，处理器222可包含数字信号处理器(digital signal processing，DSP)、微处理器、控制器、或者是关连于平行运算环境(parallel processingenvironment)之复数平行处理单元，用以执行操作系统、模块以及应用程序。
电压调变器223可电连接至处理器222。电压调变器223可透过节点240电连接至一电压源以获得运作测试系统20所需的电源。在一些实施例中，电压调变器223电连接控制电路22及上述电压源，并且电压调变器223经组态以对测试系统20进行供电。
驱动器241可耦接于处理器222、及两个晶体管242与243之间。驱动器241可接收控制电路22所产生之控制信号251，依据控制信号251控制两个晶体管242与243的导通与关闭，藉此对待测组件26进行供电测试。在一些实施例中，驱动器241轮流控制两个晶体管242与243的其中一者导通、另一者关闭。在一些实施例中，两个晶体管242与243不会同时导通。因此，本揭露的测试系统采用POL(point of load)供电方式，比其他测试系统更为省电。
晶体管242电连接驱动器241的输出2411。如图2所示，晶体管242的闸极2421电连接至驱动器241的输出2411。晶体管242的漏极2422电连接至节点240。晶体管242的源极2423电连接至节点N1。当晶体管242导通时，来自电压源的电压信号252可流经晶体管242并传送至待测组件26。
在一些实施例中，晶体管242可包括NMOS晶体管。在一些实施例中，晶体管242可包括PMOS晶体管。在一些实施例中，晶体管242可包括GaN HEMT、SiC JFET、SiC MOSFET或Silicon MOSFET，本揭露并不加以限制。
晶体管243电连接驱动器241的输出2412。晶体管243的闸极2431电连接至驱动器241的输出2412。晶体管243的漏极2432电连接至节点N1。晶体管243的源极2433电连接至接地GND。在一些实施例中，晶体管243可包括NMOS晶体管。在一些实施例中，晶体管243可包括PMOS晶体管。在一些实施例中，晶体管243可包括GaN HEMT、SiC JFET、SiC MOSFET或Silicon MOSFET，本揭露并不加以限制。
电感245可连接于节点N1及节点N2之间。在一些实施例中，电容246可连接于节点N2及接地GND之间。在一些实施例中，电感245及电容246可对电压信号253进行滤波。在一些实施例中，电感245及电容246可对电压信号253进行稳压，本揭露并不加以限制。
电容244可电连接于电压源及接地GND之间。在一些实施例中，电容244经组态以对上述电压源输入至调变电路24的输入电压进行稳压。在一些实施例中，电容244经组态以对上述电压源输入至调变电路24的输入电压进行滤波，本揭露并不加以限制。
待测组件26电连接至调变电路24。在一些实施例中，待测组件26可包括一氮化物基晶体管。在一些实施例中，待测组件26的源极263电连接至节点N2。在一些实施例中，待测组件26的漏极262电连接至电阻28。在一些实施例中，待测组件26的闸极261电连接至待测组件26的源极263，因此本揭露之待测组件26是采用反向导通发热的方式。
要注意的是，由于待测组件26的闸极261与源极263短接(short)，待测器件26不承受闸极电压应力，因此能够防止闸极电压应力所造成的问题。在一些实施例中，当施加电压信号253至待测组件26时，电流可从源极263流入、从漏极262流出，使待测组件26升温。在一些实施例中，测试系统20使用差分电路以实现电压及电流的采样，并传送至处理器222以执行模拟至数字(analog to digital)的转换，使控制器221能够实时监测待测组件26的功率值。
电阻28可电连接于待测组件26的漏极262及接地GND之间。在一些实施例中，电阻28经组态以采样待测组件26的电流。上述电流可流经样待测组件26的源极263和漏极262。在本揭露，感测信号271可包括所采样的待测组件26的电流。在一些实施例中，处理器222接收感测信号271以获得和评估待测组件26的电流，且根据此电流计算出功率值以调整控制信号251之脉宽。
此外，控制电路22可测量待测组件26的漏极262及源极263之间的电压。在本揭露，感测信号272可包括所采样的待测组件26的电压。在一些实施例中，处理器222接收感测信号272以获得和评估待测组件26的电压，且根据此电压计算出功率值以调整控制信号251之脉宽。
图3是根据本公开的一些实施例的测试系统的功率、电压、电流及控制信号的时序图。
请参照图2及图3。在一些实施例中，控制电路22设定功率值为P1，控制信号251的强度(amplitude)为A1。在时间t0时，控制信号251开始输出至调变电路24以及待测组件26。流经待测组件26的电流开始增加，因此感测信号271中的电流逐渐增加至电流I1。流经待测组件26的两端的电压开始增加，因此感测信号272中的电压逐渐增加至电压V1。
在一些实施例中，当控制信号251为第一逻辑电平时，晶体管242为导通，晶体管243为关闭。在本揭露，第一逻辑电平为高电压电平，亦即控制信号251的数值大约为A1。调变电路24施加电压信号252流经晶体管242至待测组件26。在一些实施例中，电压信号252流经晶体管242后可透过电感245及电容246进行滤波及稳压以产生电压信号253传送至待测组件26，使待测组件26进行供电老化测试。
在一些实施例中，当控制信号251为第二逻辑电平时，晶体管243为导通，晶体管242为关闭。在本揭露，第一逻辑电平为高电压电平，亦即控制信号251的数值为大约为0。由于晶体管242为关闭，电压信号252并未经由晶体管242传送至待测组件26。因此，藉由本揭露所提出之测试系统20，可以在时间t0至t1期间对待测组件26进行轮流供电与断电，使待测组件26能够执行间歇性供电老化测试。
图4A是根据本公开的一些实施例的调整控制信号的脉宽的时序图。在时间t01时，控制电路22开始输出控制信号251至调变电路24以及待测组件26。在时间t01至t02的期间401，控制信号251具有一个强度为A1的脉冲。换言之，控制信号251的周期为期间401。如图4A所示，控制信号251的占空比(duty ratio)大约为50％。在期间401中，控制信号251于期间402的强度大约为A1。
图4B是根据本公开的一些实施例的调整控制信号的脉宽的时序图。在一些实施例中，当控制电路22判断待测组件26的功率值小于一功率阀值时，控制电路22增加控制信号251的脉宽，以提高待测组件26的功率值并保持恒定。如图4A所示，控制信号251的周期为期间401。在一些实施例中，控制信号251的占空比大于50％。在一些实施例中，控制信号251的占空比大约为60％至80％。在期间401中，控制信号251于期间403的强度大约为A1。
在本揭露，图4B中的期间403大于图4A中的期间402。因此，图4B中的控制信号的脉宽大于图4A中的控制信号的脉宽。然而，要注意的是，图4B中的控制信号的周期实质上等于图4A中的控制信号的周期。在一些实施例中，控制电路22调整控制信号的脉宽与占空比，但并未调整控制信号的周期。在一些实施例中，控制电路22可不调整控制信号的强度。
图4C是根据本公开的一些实施例的调整控制信号的脉宽的时序图。在一些实施例中，当控制电路22判断待测组件26的功率值大于一功率阀值时，控制电路22降低控制信号251的脉宽，以减少待测组件26的功率值并保持恒定。在一些实施例中，控制信号251的占空比小于50％。在一些实施例中，控制信号251的占空比大约为20％至40％。在期间401中，控制信号251于期间404的强度大约为A1。
在本揭露，图4C中的期间404小于图4A中的期间402。因此，图4C中的控制信号的脉宽小于图4A中的控制信号的脉宽。然而，要注意的是，图4C中的控制信号的周期实质上等于图4A中的控制信号的周期。在一些实施例中，控制电路22调整控制信号的脉宽与占空比，但并未调整控制信号的周期。在一些实施例中，控制电路22可不调整控制信号的强度。
图5是根据本公开的一些实施例的用于待测组件的测试方法的流程图。
在步骤51中，控制电路可产生一控制信号。在步骤52中，调变电路可依据上述控制信号提供一电压信号至待测组件。在一些实施例中，待测组件可包括一氮化物基晶体管。在步骤53中，调变电路可提供上述电压信号至待测组件，以产生一电流从待测组件的源极经过待测组件的漏极。在步骤54中，调变电路可量测上述电流以及源极与漏极之间的电压。在步骤55中，控制电路可侦测上述待测组件的一功率值。
在步骤56中，控制电路可依据上述功率值调整控制信号以使待测组件的功率值保持恒定。要注意的是，步骤56可包括三个步骤561、562、563。在步骤561中，控制电路可依据电流及电压调整控制信号。在步骤562中，当该功率值大于一功率阀值时，控制电路可减少控制信号的脉宽。在步骤563中，当该功率值小于功率阀值时，控制电路可增加控制信号的脉宽。在步骤57中，控制电路可在待测组件保持功率恒定的状态下侦测待测组件的参数。
根据本公开的一些实施例，一种测试系统包含控制电路及调变电路。控制电路经组态以计算一待测组件的一功率值。调变电路经组态以接收控制电路所产生的一控制信号，且依据控制信号提供一电压信号至待测组件。控制电路依据功率值调整控制信号的脉宽，待测组件的功率值保持恒定且控制电路侦测待测组件的一参数。
根据本公开的一些实施例，一种用于一待测组件的测试方法。方法包含产生一控制信号；依据控制信号提供一电压信号至待测组件；侦测待测组件的一功率值；依据功率值调整控制信号以使功率值保持恒定；及侦测待测组件的一参数。
根据本公开的一些实施例，一种调变电路包含：一第一开关组件；一第二开关组件，并联第一开关组件；及一驱动器，依据一控制信号导通或关闭第一开关组件及第二开关组件。当控制信号为一第一逻辑电平时，第一开关组件为导通且第二开关组件为关闭，调变电路施加一电压信号流经第一开关组件至一待测组件。当控制信号为一第二逻辑电平时，第一开关组件为关闭且第二开关组件为导通，且电压信号并未施加至待测组件。
除非另外规定，否则如“在…上”、“在…下”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧”、“高于”、“低于”、“上部”、“在…上方”、“在…下方”的空间描述是相对于图式中所展示的定向指示的。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本公开的实施例的优点不会因此类布置而有偏差。
如本文中所使用，术语“竖直”用以指向上和向下方向，而术语“水平”是指横向于竖直方向的方向。
如本文中所使用，术语“大约”、“大体上”、“大体”和“约”用以描述和解释小的变化。当与事件或情况结合使用时，术语可指事件或情况精确发生的例子以及事件或情况极近似地发生的例子。举例来说，当结合数值使用时，术语可指小于或等于所述数值的±10％的变化范围，如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％。举例来说，如果第一数值在第二数值的小于或等于±10％的变化范围内，如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％，那么第一数值可认为“大体上”相同于或等于第二数值。举例来说，“大体上”垂直可指代相对于90°的小于或等于±10°的角度变化范围，如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°。
如果两个表面之间的移位不超过5μm、不超过2μm、不超过1 μm或不超过0.5μm，那么可认为这两个表面是共面的或大体上共面的。如果表面的最高点与最低点之间的移位不超过5μm、不超过2μm、不超过1μm或不超过0.5μm，那么可认为表面大体上平坦。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个指示物。
如本文中所使用，术语“导电(conductive)”、“导电(electrically conductive)”和“电导率”指代输送电流的能力。导电材料通常指示呈现对于电流流动的极少或零对抗的那些材料。电导率的一个量度是西门子每米(S/m)。通常，导电材料是导电性大于大约104S/m(如至少105S/m或至少106S/m)的一种材料。材料的电导率有时可随温度而变化。除非另外指定，否则材料的电导率在室温下测量。
此外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式是为了便利和简洁而使用，且应灵活地理解，不仅包含明确地指定为范围极限的数值，而且包含涵盖于那个范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。
虽然已参考本公开的具体实施例描述并说明本公开，但这些描述和说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由随附权利要求书定义的本公开的真实精神和范围的情况下，作出各种改变且取代等效物。图解可能未必按比例绘制。归因于制造过程和公差，本公开中的工艺再现与实际设备之间可能存在区别。可能存在并未特定说明的本公开的其它实施例。应将本说明书和图式视为说明性而非限定性的。可进行修改，以使特定情形、材料、物质组成、方法或工艺适宜于本公开的目标、精神和范围。所有此类修改是既定在随附权利要求书的范围内。虽然本文中公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。相应地，除非本文中特别指示，否则操作的次序和分组并非本公开的限制。

Claims (22)

1.一种测试系统，其特征在于，其包括：
一控制电路，经组态以计算一待测组件的一功率值；及
一调变电路，经组态以接收该控制电路所产生的一控制信号，且依据该控制信号提供一电压信号至该待测组件，其中该控制电路依据该功率值调整该控制信号的脉宽，该待测组件的该功率值保持恒定且该控制电路侦测该待测组件的一参数；
该待测组件包括：
衬底；
第一氮化物半导体层，其在所述衬底上；
第二氮化物半导体层，其在所述第一氮化物半导体层上并且具有大于所述第一氮化物半导体层的带隙的带隙；
当该功率值大于一功率阀值时，该控制电路降低该控制信号的该脉宽；
当该功率值小于一功率阀值时，该控制电路增加该控制信号的该脉宽；
待测组件的参数包括动态电阻、寄生电阻、寄生电容、门级开启延迟、漏极电压下降时间、门级关断延迟、漏极电压上升时间、开启能量以及关断能量；
待测组件采用反向导通发热方式，测试系统采用POL供电方式。
2.根据权利要求1所述的测试系统，其特征在于，其中该调变电路包括：
一驱动器，经组态以接收该控制信号；
一第一开关组件，电连接至该驱动器的一第一输出；及
一第二开关组件，电连接至该驱动器的一第二输出。
3.根据权利要求2所述的测试系统，其特征在于，其中：
当该控制信号为一第一逻辑电平时，该第一开关组件为导通，该第二开关组件为关闭；及
当该控制信号为一第二逻辑电平时，该第一开关组件为关闭，该第二开关组件为导通。
4.根据权利要求3所述的测试系统，其特征在于，其中该第一开关组件包括一第一晶体管，该第二开关组件包括一二极管。
5.根据权利要求3所述的测试系统，其特征在于，其中该第一开关组件包括一第一晶体管，该第二开关组件包括一第二晶体管。
6.根据权利要求5所述的测试系统，其特征在于，其中该第一晶体管的闸极电连接至该第一输出，该第一晶体管的源极电连接至一第一节点，该第二晶体管的闸极电连接至该第二输出，该第二晶体管的漏极电连接至该第一节点。
7.根据权利要求6所述的测试系统，其特征在于，其中该调变电路包括：
一电感，连接于该第一节点及一第二节点之间；及
一第一电容，连接于该第二节点及一接地之间，其中该电感及该第一电容经组态以对该电压信号进行滤波。
8.根据权利要求7所述的测试系统，其特征在于，其中该待测组件的闸极与源极电连接该第二节点。
9.根据权利要求7所述的测试系统，其特征在于，其进一步包括：
一电阻，电连接于该待测组件的漏极及该接地之间，其中该电阻经组态以采样该待测组件的电流，且测量该待测组件的该漏极及该源极之间的电压。
10.根据权利要求7所述的测试系统，其特征在于，其该调变电路包括：
一第二电容，电链接于一电压源及该接地之间，其中该第二电容经组态以对该电压源输入至该调变电路的输入电压进行稳压及滤波。
11.根据权利要求10所述的测试系统，其特征在于，其中该控制电路包括：
一电压调变器，电连接该控制电路及该电压源，其中该电压调变器经组态以对该测试系统进行供电。
12.根据权利要求9所述的测试系统，其特征在于，其中该控制电路将该电压及该电流相乘以获得该功率值。
13.一种用于一待测组件的测试方法，其特征在于，其包括：
产生一控制信号；
依据该控制信号提供一电压信号至该待测组件；
侦测该待测组件的一功率值；
依据该功率值调整该控制信号以使该功率值保持恒定；及
侦测该待测组件的一参数；
该待测组件包括：
衬底；
第一氮化物半导体层，其在所述衬底上；
第二氮化物半导体层，其在所述第一氮化物半导体层上并且具有大于所述第一氮化物半导体层的带隙的带隙；
当该功率值大于一功率阀值时，该控制电路降低该控制信号的脉宽；
当该功率值小于一功率阀值时，该控制电路增加该控制信号的该脉宽；
待测组件的参数包括动态电阻、寄生电阻、寄生电容、门级开启延迟、漏极电压下降时间、门级关断延迟、漏极电压上升时间、开启能量以及关断能量；
待测组件采用反向导通发热方式，测试系统采用POL供电方式。
14.根据权利要求13所述的测试方法，其特征在于，其中该控制信号包括一脉冲宽度调变(PWM，pulse width modulation)信号。
15.根据权利要求14所述的测试方法，其特征在于，其进一步包括：
当该功率值大于一功率阀值时，减少该控制信号的一脉宽；及
当该功率值小于该功率阀值时，增加该控制信号的该脉宽。
16.根据权利要求13所述的测试方法，其特征在于，其中该待测组件包括一氮化物基晶体管，且该氮化物基晶体管的一闸极电连接该氮化物基晶体管的一源极。
17.根据权利要求16所述的测试方法，其特征在于，其进一步包括：
提供该电压信号至该待测组件以产生一电流从该源极经过该氮化物基晶体管的该漏极；
量测该电流以及该源极与该漏极的间的一电压；及
依据该电流及该电压调整该控制信号。
18.一种调变电路，其特征在于，其包括：
一第一开关组件；
一第二开关组件，电连接该第一开关组件；及
一驱动器，依据一控制信号导通或关闭该第一开关组件及该第二开关组件，其中：
当该控制信号为一第一逻辑电平时，该第一开关组件为导通且该第二开关组件为关闭，该调变电路施加一电压信号流经该第一开关组件至一待测组件；及
当该控制信号为一第二逻辑电平时，该第一开关组件为关闭且该第二开关组件为导通，且该电压信号并未施加至该待测组件；
该待测组件包括：
衬底；
第一氮化物半导体层，其在所述衬底上；
第二氮化物半导体层，其在所述第一氮化物半导体层上并且具有大于所述第一氮化物半导体层的带隙的带隙；
当功率值大于一功率阀值时，该控制电路降低该控制信号的脉宽；
当该功率值小于一功率阀值时，该控制电路增加该控制信号的该脉宽；
待测组件的参数包括动态电阻、寄生电阻、寄生电容、门级开启延迟、漏极电压下降时间、门级关断延迟、漏极电压上升时间、开启能量以及关断能量；
待测组件采用反向导通发热方式，测试系统采用POL供电方式。
19.根据权利要求18所述的调变电路，其特征在于，其中该调变电路直接电连接该待测组件。
20.根据权利要求18所述的调变电路，其特征在于，其中该第一开关组件包括一第一NMOS晶体管，该第二开关组件包括一第二NMOS晶体管。
21.根据权利要求19所述的调变电路，其特征在于，其中该第一逻辑电平为高电压电平，该第二逻辑电平为低电压电平。
22.根据权利要求18所述的调变电路，其特征在于，其中该待测组件包括一氮化物基晶体管，且该氮化物基晶体管的一闸极电连接该氮化物基晶体管的一源极。
CN202211069243.1A 2022-09-01 2022-09-01 一种测试系统、调变电路及待测组件的测试方法 Active CN115436770B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211069243.1A CN115436770B (zh) 2022-09-01 2022-09-01 一种测试系统、调变电路及待测组件的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211069243.1A CN115436770B (zh) 2022-09-01 2022-09-01 一种测试系统、调变电路及待测组件的测试方法

Publications (2)

Publication Number Publication Date
CN115436770A CN115436770A (zh) 2022-12-06
CN115436770B true CN115436770B (zh) 2023-12-22

Family

ID=84247539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211069243.1A Active CN115436770B (zh) 2022-09-01 2022-09-01 一种测试系统、调变电路及待测组件的测试方法

Country Status (1)

Country Link
CN (1) CN115436770B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005304226A (ja) * 2004-04-14 2005-10-27 Renesas Technology Corp 電源ドライバ回路及びスイッチング電源装置
CN102419413A (zh) * 2011-08-11 2012-04-18 杭州士兰微电子股份有限公司 功率mosfet器件的雪崩耐量测试电路和方法
CN103066838A (zh) * 2013-02-05 2013-04-24 深圳市华星光电技术有限公司 电源系统及其控制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005304226A (ja) * 2004-04-14 2005-10-27 Renesas Technology Corp 電源ドライバ回路及びスイッチング電源装置
CN102419413A (zh) * 2011-08-11 2012-04-18 杭州士兰微电子股份有限公司 功率mosfet器件的雪崩耐量测试电路和方法
CN103066838A (zh) * 2013-02-05 2013-04-24 深圳市华星光电技术有限公司 电源系统及其控制方法

Also Published As

Publication number Publication date
CN115436770A (zh) 2022-12-06

Similar Documents

Publication Publication Date Title
US11398470B2 (en) Electrostatic protection circuit and electronic device
US10396191B2 (en) Semiconductor device
KR101527647B1 (ko) 헤테로구조 반도체 디바이스 및 헤테로구조 반도체 디바이스의 제조 방법
US8526207B2 (en) Bi-directional switch, alternating-current two-wire switch, switching power source circuit, and method of driving bi-directional switch
US7019336B2 (en) Semiconductor device and method for manufacturing the same
Lu et al. Schottky-drain technology for AlGaN/GaN high-electron mobility transistors
Weiss et al. Substrate biasing effects in a high-voltage, monolithically-integrated half-bridge GaN-Chip
JP2009159222A (ja) スイッチ装置
Donkers et al. 600V-900V GaN-on-Si process technology for Schottky barrier diodes and power switches fabricated in a standard Si-production fab
US20160218708A1 (en) Gate drive apparatus
WO2021219740A1 (en) Group iii nitride-based transistor device
WO2024083108A1 (zh) 一种电子装置、电路及其制造方法
CN115831962B (zh) 氮化物基双向切换器件和其制造方法
US20180083613A1 (en) Composite semiconductor device
CN115436770B (zh) 一种测试系统、调变电路及待测组件的测试方法
CN114414977B (zh) 量测高电子移动率晶体管之装置
CN115004367B (zh) 用于电子装置的保护电路的晶片级调节的方法和用于促进所述方法的晶片
WO2024103247A1 (en) Semiconductor device structure and method of manufacturing the same
WO2024082085A1 (en) Semiconductor system and method for manufacturing the same
TWI839052B (zh) 測試系統、積體電路及其測試方法
Alshahed et al. 600 V, low-leakage AlGaN/GaN MIS-HEMT on bulk GaN substrates
US20240194669A1 (en) Semiconductor device
US20230216471A1 (en) Suppression of parasitic acoustic waves in integrated circuit devices
KR101873219B1 (ko) 질화갈륨계 전력 스위칭 장치
KR20140099686A (ko) 이종 접합 전계 효과 트랜지스터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant