CN101750539A - 功率mosfet器件雪崩能量测试仪 - Google Patents

Abstract

本发明公开了一种功率MOSFET器件雪崩能量测试仪，包括前端雪崩测试电路和后端雪崩电流采样电路，所述前端雪崩测试电路的硬件结构是，包括可调直流电源，可调直流电源与保险丝、MOSFET器件、电感、电流感应器、待测MOSFET器件依次连接构成回路；MOSFET器件的漏极与待测MOSFET器件的源极之间并联有电解电容和瓷片电容；MOSFET器件的源极与待测MOSFET器件的源极之间连接有二极管；所述后端雪崩电流采样电路的结构是，信号调理电路和基准源电路与模数转换器连接，模数转换器与FPGA控制逻辑连接，FPGA控制逻辑分别与测试机信号连接器、MOS驱动电路和分选机信号连接器连接。本发明的测试仪能提供高瞬间电流进行雪崩能量测试。

Description

功率MOSFET器件雪崩能量测试仪

技术领域

本发明属于半导体测试技术领域，涉及一种功率MOSFET器件雪崩能量测试仪。

背景技术

功率MOSFET器件由于制造工艺简单、集成度高、抗干扰能力强、速度快、功耗低、价格便宜等优点，在电力电子设备中广泛应用。随着半导体技术的快速发展及对可靠性、失效模式等认识的深入，给芯片设计厂商也带来了全新的挑战。因此，如何在芯片尺寸不断缩小的情况下，使产品能更为安全、可靠、长寿命，成为当今各大功率半导体厂商共同面临的巨大考验。特别是功率MOSFET在高频开关和汽车电子等特殊工作环境的广泛应用，UIS(即Unclamped Inductive Switching的缩写)失效已成为功率MOSFET最主要的安全杀手之一。

UIS特性通常用来描述功率MOSFET在非钳制电感电路中能够承受电流大小的能力，或描述功率MOSFET在雪崩击穿下负载能量的能力。UIS特性好坏会直接影响到器件的安全工作区及寿命，因此UIS特性被认为是器件安全性的重要指标。UIS失效通常可以看作是MOSFET中的体二极管雪崩击穿使得反向电流倍增，进而结温升高到临界温度以上而发生热击穿。对器件来说，UIS失效带来的损伤通常也是不可修复的，因此对器件雪崩能量的测试也显得尤为重要。

MOSFET的雪崩击穿常在大电流时发生，因其故障引起的电子设备的损坏也比较常见。功率MOSFET器件雪崩能量测试要求测试电路能够提供瞬态大电流。而在现有技术条件下，各类测试设备还不能满足测试时需要更高瞬态电流输出的要求，比如集成电路测试机JUNO可以提供最大9.99A瞬态电流输出、Acco Test Sts8200可以提供最大40A瞬态电流输出、AST2000可以提供最大30A瞬态电流输出。因此研制新的雪崩测试装置，将在半导体测试领域给功率MOSFET雪崩能量测试带来新的机遇。

发明内容

本发明的目的是提供一种功率MOSFET器件雪崩能量测试仪，解决了现有技术无法提供高瞬间电流进行功率MOSFET雪崩能量测试的问题。

本发明所采用的技术方案是，一种功率MOSFET器件雪崩能量测试仪，包括前端雪崩测试电路和后端雪崩电流采样电路，

所述前端雪崩测试电路的结构是，包括可调直流电源，可调直流电源的正极与保险丝相连；保险丝的另一端与MOSFET器件的漏极相连；MOSFET器件的源极与电感的一端相连；电感的另一端与电流感应器的电流输入端相连；电流感应器的电流输出端与待测MOSFET器件的漏极相连；待测MOSFET器件的源极与接地线及可调直流电源的负极相连；MOSFET器件的栅极接受控制信号；电流感应器的采样信号输出端输出信号；待测MOSFET器件的栅极接受控制信号；MOSFET器件的漏极与保险丝的连接线上设置有节点N1，MOSFET器件的源极与电感的连接线上设置有节点N2，待测MOSFET器件的源极与可调直流电源的连接线上设置有节点N3，在节点N1与N3之间并联有电解电容和瓷片电容；在节点N2与N3之间连接有二极管，该二极管的正端与节点N3连接；

所述后端雪崩电流采样电路的结构是，包括模数转换器，模数转换器分别与信号调理电路、基准源电路和FPGA控制逻辑连接，FPGA控制逻辑分别与测试机信号连接器、MOS驱动电路和分选机信号连接器连接。

本发明的功率MOSFET器件雪崩能量测试仪，其特征还在于：

所述可调直流电源选用0～50V。

所述MOSFET器件选用型号为IXFX140N30P。

所述电解电容选用型号为470UF/250V。

所述二极管选用型号为1N5822。

所述MOS驱动器选用型号为IR2101。

本发明的测试仪，能够提供高瞬间电流进行功率MOSFET雪崩能量测试，可独立配合集成电路分选机Handler使用，也可以安装在集成电路测试机Tester和集成电路分选机Handler之间，配合测试机一起工作，改善了功率MOSFET器件的测试能力。

附图说明

图1是本发明测试仪中的前端雪崩测试电路示意图；

图2是待测MOSFET器件管脚信号示意图；

图3是本发明测试仪中的后端雪崩电流采样电路示意图；

图4是本发明测试仪的控制逻辑框图。

图中，1.可调直流电源，2.保险丝，3.电解电容，4.瓷片电容，5.接地线，6.MOSFET器件，7.二极管，8.电感，9.电流感应器，10.待测MOSFET器件，11.信号调理电路，12.基准源电路，13.模数转换器，14.测试机信号连接器，15.FPGA控制逻辑，16.MOS驱动器，17.分选机信号连接器，A是MOSFET器件6的控制信号，B是电流感应器9的输出信号，C是待测MOSFET器件10的控制信号，N1、N2、N3为前端雪崩测试电路中的节点。

具体实施方式

下面结合附图和具体实施方式对本发明进行详细说明。

本发明的功率MOSFET器件雪崩能量测试仪，包括前端雪崩测试电路和后端雪崩电流采样电路。

如图1所示，前端雪崩测试电路的硬件结构是：包括一个0～50V可调直流电源1，可调直流电源1的正极与1A的保险丝2相连；保险丝2的另一端与MOSFET器件6(选用型号为IXFX140N30P)的漏极相连；MOSFET器件6的源极与电感8的一端相连；电感8的另一端与电流感应器9的电流输入端相连；电流感应器9的电流输出端与待测MOSFET器件10的漏极相连；待测MOSFET器件10的源极与接地线5及可调直流电源1的负极相连；MOSFET器件6的栅极接受控制信号A；电流感应器9的采样信号输出端输出信号B；待测MOSFET器件10的栅极接受控制信号C；

MOSFET器件6的漏极与保险丝2的连接线上设置有节点N1，MOSFET器件6的源极与电感8的连接线上设置有节点N2，待测MOSFET器件10的源极与可调直流电源1的连接线上设置有节点N3，在节点N1与N3之间并联有电解电容3(选用型号为470UF/250V)和瓷片电容4；在节点N2与N3之间设置有二极管7(选用型号为1N5822)，该二极管7的正端与节点N3连接。

如图2所示，待测MOSFET器件管脚信号依次是：VGS为待测MOSFET器件10栅极与源极之间的电压；IDS为流过待测MOSFET器件10漏极与源极之间的电流；VDS为待测MOSFET器件10漏极与源极之间的电压；另外，时间T1为待测MOSFET器件10工作在线性区，电流不断增大，同时电感储能的过程；时间T2为待测MOSFET器件10工作在截止区，吸收雪崩能量的过程。

如图3所示，后端雪崩电流采样电路的结构是：信号调理电路11和基准源电路12与模数转换器13连接，模数转换器13与FPGA控制逻辑15连接，FPGA控制逻辑15分别与测试机信号连接器14、MOS驱动电路16和分选机信号连接器17连接。

电流感应器9用于将采样到的电流转换为电压信号B送到信号调理电路11，信号调理电路11用于将信号B调理转换后的电压信号送到模数转换器13；模数转换器13由FPGA控制逻辑15控制启动模数转换并计算得到电流值。基准源电路12负责给模数转换器13提供参考电压；FPGA控制逻辑15通过MOS驱动电路16控制信号A与信号C；测试机信号连接器14与分选机信号连接器17提供了与测试机与分选机的通信接口；所有控制逻辑及接口通信均由FPGA控制逻辑15芯片内部的程序实现。

当开始雪崩测试时，FPGA控制逻辑15首先通过MOS驱动器16(型号为IR2101)控制信号A与信号C使能，使MOSFET器件6与待测MOSFET器件10处于线性工作区，在可调直流电源1和接地线5之间形成了通路，电流由电源正端依次流过保险丝2、MOSFET器件6、电感8、电流感应器9、待测MOSFET器件10；电流流过电感8时储能，同时电流不断增大；电流流过电流感应器9时把采样到的电流转换为电压信号C送到信号调理电路11；由信号调理电路11把信号C转换后的电压信号送到模数转换器13，由FPGA控制逻辑15控制模数转换器13转换并计算后得到电流值，当换算后的电流到达预设的电流大小时，FPGA控制逻辑15通过MOS驱动器16控制信号A与信号C无效，使MOSFET器件6与待测MOSFET器件10处于截止状态。在这个时刻，电感8中电流值达到了一定的数值，由于电感8的特性电流继续向待测MOSFET器件10的漏极流入，使得待测MOSFET器件10达到雪崩击穿的状态。

雪崩能量的计算公式见式1：

$E_{\mathrm{AS}}=\frac{1}{2}\×L\×I_{\mathrm{DS}}^2,$ 其中IDS为电流的峰值。

如图4所示，为本发明的测试仪控制逻辑框图，在自动控制过程中按照以下步骤实施：

步骤一：将MOSFET雪崩测试仪通电，通过雪崩测试仪电路板上的配置跳线选择工作模式、雪崩所需要的参数进行配置，并对可调直流电源1选择适当的电压。配置完成后，启动雪崩测试，MOSFET雪崩测试仪自动复位，载入雪崩参数，开始进入工作状态。

步骤二：等待分选机信号连接器17的Sot_H(即分选机告知FPGA逻辑启动测试信号)发出，若没有接收到分选机有效Sot_H信号，则认为分选机没有开始工作或者没有准备好，继续等待。若接收到有效Sot_H信号，雪崩测试仪将进行雪崩测试。

步骤三：雪崩测试结束后，检测雪崩测试模式，若为独立模式，则由分选机信号连接器17中发送Eot_H信号(FPGA逻辑告知分选机测试结束信号)以及Bin1_H信号(FPGA逻辑告知分选机测试结果信号，可根据测试情况定义相应级别，相应增加信号，如Bin2_H)给分选机，结束本次测试，然后雪崩测试仪重新检测分选机的Sot信号，重复此流程。若为测试机联合模式进行步骤四。

步骤四：通过测试机信号连接器14对测试机发送Sot_T信号(FPGA逻辑告知测试机启动测试信号)，测试机开始对MOSFET器件进行其他参数测试。

步骤五：等待测试机Eot_T(测试机告知FPGA逻辑测试结束信号)若测试为结束，继续等待。测试结束后测试机通过测试机信号连接器14发送Eot_T信号(测试机告知FPGA逻辑测试结束信号)以及Bin1_T信号(测试机告知FPGA逻辑测试结果信号，可根据测试情况定义相应级别，相应增加信号，如Bin2_T)给FPGA控制逻辑15。FPGA控制逻辑15则通过分选机信号连接器17发送相应的信号给分选机进行操作，然后执行步骤二。

本发明的雪崩测试仪在测试雪崩能量的时候，可以提供瞬态高达80安培的电流，与现有的测试机瞬态最大电流相比，有了显著提高，详见表1。

表1测试机瞬态最大电流提供对照表

集成电路测试机	可提供瞬态最大电流单位：A
		JUNO	9.99
TR6800	3
		TR6850	30
AST2000	30
		ACCO TEST STS8200	40
MOSFET雪崩测试仪	80

本发明的测试仪，可独立配合集成电路分选机Handler使用，也可以安装在集成电路测试机Tester和集成电路分选机Handler之间，配合测试机一起工作，实现对不同规格的功率MOSFET进行雪崩能量测试，完善了功率MOSFET器件的测试，填补了集成电路测试机功能上的空缺。

Claims (6)

1.一种功率MOSFET器件雪崩能量测试仪，其特征在于：包括前端雪崩测试电路和后端雪崩电流采样电路，

所述前端雪崩测试电路的结构是，包括可调直流电源(1)，可调直流电源(1)的正极与保险丝(2)相连；保险丝(2)的另一端与MOSFET器件(6)的漏极相连；MOSFET器件(6)的源极与电感(8)的一端相连；电感(8)的另一端与电流感应器(9)的电流输入端相连；电流感应器(9)的电流输出端与待测MOSFET器件(10)的漏极相连；待测MOSFET器件(10)的源极与接地线(5)及可调直流电源(1)的负极相连；MOSFET器件(6)的栅极接受控制信号；电流感应器(9)的采样信号输出端输出信号；待测MOSFET器件(10)的栅极接受控制信号；MOSFET器件(6)的漏极与保险丝(2)的连接线上设置有节点N1，MOSFET器件(6)的源极与电感(8)的连接线上设置有节点N2，待测MOSFET器件(10)的源极与可调直流电源(1)的连接线上设置有节点N3，在节点N1与N3之间并联有电解电容(3)和瓷片电容(4)；在节点N2与N3之间连接有二极管(7)，该二极管(7)的正端与节点N3连接；

所述后端雪崩电流采样电路的结构是，包括模数转换器(13)，模数转换器(13)分别与信号调理电路(11)、基准源电路(12)和FPGA控制逻辑(15)连接，FPGA控制逻辑(15)分别与测试机信号连接器(14)、MOS驱动电路(16)和分选机信号连接器(17)连接。

2.根据权利要求1所述的功率MOSFET器件雪崩能量测试仪，其特征在于：所述可调直流电源(1)选用0～50V。

3.根据权利要求1所述的功率MOSFET器件雪崩能量测试仪，其特征在于：所述MOSFET器件(6)选用型号为IXFX140N30P。

4.根据权利要求1所述的功率MOSFET器件雪崩能量测试仪，其特征在于：所述电解电容(3)选用型号为470UF/250V。

5.根据权利要求1所述的功率MOSFET器件雪崩能量测试仪，其特征在于：所述二极管(7)选用型号为1N5822。

6.根据权利要求1所述的功率MOSFET器件雪崩能量测试仪，其特征在于：所述MOS驱动器(16)选用型号为IR2101。

Images