CN113447789A - Mosfet检测电路及方法 - Google Patents

Mosfet检测电路及方法 Download PDF

Info

Publication number
CN113447789A
CN113447789A CN202110726619.0A CN202110726619A CN113447789A CN 113447789 A CN113447789 A CN 113447789A CN 202110726619 A CN202110726619 A CN 202110726619A CN 113447789 A CN113447789 A CN 113447789A
Authority
CN
China
Prior art keywords
mosfet
driving
power supply
circuit
nmosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110726619.0A
Other languages
English (en)
Other versions
CN113447789B (zh
Inventor
蔡浩
周鹏书
雷华
欧阳婷
岑有重
李毅飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen STS Microelectronics Co Ltd
Original Assignee
Shenzhen STS Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen STS Microelectronics Co Ltd filed Critical Shenzhen STS Microelectronics Co Ltd
Priority to CN202110726619.0A priority Critical patent/CN113447789B/zh
Publication of CN113447789A publication Critical patent/CN113447789A/zh
Application granted granted Critical
Publication of CN113447789B publication Critical patent/CN113447789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2623—Circuits therefor for testing field effect transistors, i.e. FET's for measuring break-down voltage therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开MOSFET检测电路和检测方法，通过对现有MOSFET雪崩击穿检测电路进行改进，引入驱动MOSFET作为电路开关，从而使得待测MOSFET不需要再在电路中作为电路开关使用，从而使得待测MOSFET的栅极上不需要接入启动电压，避免了栅极寄生电容对雪崩击穿电压变化时间的影响，使得获得的待测MOSFET的电压变化率提高，以满足实际应用中对MOSFET的电压变化率的要求。

Description

MOSFET检测电路及方法
技术领域
本发明涉及对电子元器件的检测领域，尤其涉及对MOSFET((Metal-Oxide-Semiconductor Field-Effect Transistor,金属-氧化物半导体场效应晶体管,简称金氧半场效晶体管)进行检测的电路及方法。
背景技术
功率MOSFET是应用十分广泛的半导体器件，常用于高频开关电路中。在一般的应用中，并不需要关注MOSFET的电压变化率。但在某些特定的应用中，主要是开关的影响，导致电路的电压变化率很快，如果MOSFET的电压变化率不符合要求，则有可能会导致MOSFET的错误工作或者永久损害(即MOSFET的耐压不够)。因此，在这些特定应用中的MOSFET的电压变化率就非常重要，需要对其电压变化率是否满足要求进行检测。但是现有技术并没有提供可以很好检测上述特定应用中MOSFET的电压变化率的技术方案。因此，提供一种可以检测MOSFET的电压变化率是否满足要求的技术方案非常必要。
其中，上述MOSFET电压变化率用dv/dt表示,是指MOSFET开关瞬间，其漏极和源极之间的电压VDS的变化速率。
发明内容
本发明实施例针对某些特定应用中对MOSFET的电压变化率的要求，提供一种MOSFET电压变化率的检测电路，可以检测出其电压变化率是否满足要求，从而将不符合要求的MOSFET挑出，以免不符合要求的MOSFET在电路中起不到应有的作用或者被损害导致电路的失效。同时，提供使用上述检测电路检测MOSFET电压变化率的方法，用于将符合要求电压变化率要求的MOSFET挑选出来应用到特定的电路应用中，保证该特定电路的运行。
一种MOSFET检测电路，用于检测NMOSFET的电压变化率，包括驱动子电路和检测子电路；
所述驱动子电路包括驱动NMOSFET、电感L、第一直流电源和第二直流电源；所述第一直流电源提供驱动NMOSFET栅极的电压Vgs，用于打开或者关闭所述驱动NMOSFET；所述第二直流电源的正极连接所述驱动NMOSFET的漏极，负极连接所述驱动NMOSFET的源极；在所述驱动NMOSFET的漏极与所述第二直流电源的正极之间串联所述电感L；
所述检测子电路用于安装待检测NMOSFET，所述检测子电路中设置有检测仪器；所述检测子电路包括第一连接点和第二连接点，所述第一连接点连接至所述驱动NMOSFET的漏极；所述第二连接点连接至所述驱动NMOSFET的源极；所述第一连接点用于连接待测NMOSFET的漏极，所述第二连接点用于连接待测NMOSFET的源极。
一种MOSFET检测电路，用于检测PMOSFET的电压变化率，包括驱动子电路和检测子电路；
所述驱动子电路包括驱动PMOSFET、电感L、第一直流电源和第二直流电源；所述第一直流电源提供驱动PMOSFET栅极的电压Vgs，用于打开或者关闭所述驱动PMOSFET；所述第二直流电源的正极连接所述驱动PMOSFET的源极，负极连接所述驱动PMOSFET的漏极；在所述驱动PMOSFET的源极与所述第二直流电源的正极之间串联所述电感L；
所述检测子电路用于安装待检测PMOSFET，所述检测子电路中设置有检测仪器；所述检测子电路包括第一连接点和第二连接点，所述第一连接点连接至所述驱动PMOSFET的漏极；所述第二连接点连接至所述驱动PMOSFET的源极；所述第一连接点用于连接待测PMOSFET的漏极，所述第二连接点用于连接待测PMOSFET的源极。
本发明实施例分别针对NMOSFET和PMOSFET提供了两种检测电路。两种检测电路的设计思路是相同的，都是在电路中增加了相适应的起开关作用的驱动NMOSFET或者驱动PMOSFET(统称为驱动MOSFET)，通过驱动MOSFET可以开通或者关闭检测电路的驱动子电路，并在关闭驱动子电路的瞬间，使得检测子电路中的待测NMOSFET或者待测PMOSFET(统称为待测MOSFET)漏极和源极之间的电压达到雪崩击穿电压，待测MOSFET发生雪崩击穿。在待测MOSFET雪崩击穿的过程中，通过检测仪器获取检测子电路中的电压波形图，从电压波形图中可以获取到待测MOSFET在雪崩击穿过程中的电压变化值和电压变化时间，从而可以获得待测MOSFET的电压变化率。在上述过程中，由于待测MOSFET不用在电路中作为开关使用，因此其栅极不需要接启动电压Vgs，在待测MOSFET雪崩击穿的瞬间，待测MOSFET栅极和源极之间的栅极寄生电容不会发生充电，避免了对待测MOSFET的漏极和源极之间的电压变化产生延时，避免了栅极寄生电容对雪崩击穿过程中电压变化时间的影响，从而使得加到待测漏极和源极之间的电压变化率(dv/dt)提高，这个电压变化率可以通过读取检测仪器中的电压变化波形图获得，从而能将符合电压变化率的MOSFET挑选出来。
进一步地，所述第一直流电源为脉冲电源，用于为驱动MOSFET提供脉冲电压，在所述脉冲电源与所述驱动MOSFET之间串联有脉宽调制器，所述脉宽调制器用于调节脉冲电源输出至驱动MOSFET栅极的脉冲电压。脉宽调制器对输入到驱动NMOSFET栅极端的脉冲电压进行调制，从而使得Vgs脉冲信号更加稳定，减少振荡，从而可以抵抗电路中的噪声。
其中，所述驱动MOSFET的击穿电压为DriverMosBVdss，所述待测MOSFET的击穿电压为DUT BVdss,满足DriverMosBVdss不小于DUT BVdss的1.2倍。即使得驱动MOSFET的击穿电压大于待测MOSFET的击穿电压，使得雪崩击穿在待测MOSFET的漏极与源极之间发生，而在驱动MOSFET上不发生。
所述DUT BVdss不大于100V。即待测MOSFET的击穿电压为不大于100V的低压。发明人通过多次的实验验证，只有低压的MOSFET的电压变化率有可能不符合要求，而高压的MOSFET的电压变化率都符合要求，因此不必要对其进行检测。
所述检测仪器为示波器，所述示波器与第一连接点串联后连接至所述驱动MOSFET的漏极；
或者，所述示波器与第二连接点串联后连接至所述驱动MOSFET的源极。其中，示波器的具体设置位置可以不限，但本发明实施例提供的方案主要是检测待测MOSFET的电压变化率，因此其主要应该设置在检测子电路上，具体可以设置为与第一连接点串联或者与第二连接点串联。
优选地，所述驱动子电路还包括电容C，所述电容C的两个电极分别连接第二直流电源的正极和负极。电容C用于滤波，从而使得得到的电压变化率更加稳定。
优选地，还包括第三连接点，所述第三连接点与所述第二连接点短接，所述第三连接点用于连接所述待测MOSFET的栅极。通过第三连接点与栅极连接，并使得第三连接点与源极短接，可以保证待测MOSFET的栅极与源极的电压为零，即可以使得栅极与源极之间没有压降，从而使得栅极寄生电容不会在待测MOSFET打开瞬间影响漏极和源极之前的电压变化，提高dv/dt电压变化率。
一种MOSFET检测方法，用于检测待测MOSFET的电压变化率，包括以下步骤：
S10、构建如权利要求1或2所述的MOSFET检测电路；
S20、将待测MOSFET的漏极连接至第一连接点，源极连接至第二连接点；
S30、第一直流电源提供开启电压，使得驱动MOSFET处于开启状态；同时第二直流电源开启，使得流经驱动子电路的电流逐渐达到规定值Id；检测子电路上的待测MOSFET的漏极和源极之间没有导通；
S40、关闭第一直流电源，关闭驱动MOSFET，电感L中存储的能量施加在待测MOSFET的漏极和源极上，待测MOSFET的源漏两端电压迅速达到雪崩击穿电压，待测MOS发生雪崩击穿；通过检测仪器检测待测MOSFET在雪崩击穿过程中的电压变化曲线；
S50、通过所述电压变化曲线获取所述待测MOSFET的电压变化率。
本发明实施例提供的MOSFET检测方法，采用上述实施例提供的MOSFET检测电路对待测MOSFET的电压变化率进行检测，可以获得更高的MOSFET电压变化率，从而为特定应用场景挑选出符合要求的MOSFET。
其中，所述步骤S30中的第一直流电源采用脉冲电源，在所述脉冲电源与所述驱动MOSFET之间还设置有脉宽调制器，所述步骤S30还包括通过所述开启所述脉冲电源后，还包括通过所述脉宽调制器调制输出至所述驱动MOSFET的脉冲电压。
优选地，在步骤S50之后，还包括步骤S60：将获得的电压变化率不小于设计要求的电压变化率的待测MOSFET选为合格产品。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的检测MOSFET雪崩击穿的电路示意图；
图2为现有技术提供的检测MOSFET雪崩击穿的电路工作中电压、电流变化示意图；
图3为本申请提供的第一实施例MOSFET检测电路示意图；
图4为使用现有技术提供的雪崩击穿检测电路检测待测MOSFET时示波器的波形示意图；
图5为使用本申请提供的MOSFET检测电路检测待测MOSFET时示波器的波形示意图；
图6为本申请提供的第二实施例MOSFET检测电路示意图；
图7本申请提供的第三实施例MOSFET检测方法流程示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，以下将参照本申请实施例中的附图，通过实施方式清楚、完整地描述本申请的技术方案，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本发明的描述中，若干的含义是一个以上，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，设置等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
本发明的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
针对MOSFET(包括N沟道MOSFET,即NMOSFET；P沟道MOSFET，即PMOSFET)，现有技术提供了对其进行雪崩击穿的检测，用于检测其雪崩电压。如图1所示，为现有技术提供的对NMOSFET进行雪崩击穿测试的电路效果图，其中，圆形标示框中的DUT为待测试的NMOSFET。
图1所示的雪崩击穿测试电路图中，其工作过程包括两个阶段：
第一阶段：左侧的脉冲电源(Pulsed GS)提供给待测NMOSFET DUT栅极的开启电压Vgs，使得DUT处于开启状态，同时右侧的直流可调电源Vdd开启，并使得整个电路的通路电流达到预设的规定值Id。
第二阶段：当Id达到规定值后，控制脉冲电源关闭，即脉冲电源提供给待测NMOSFET栅极的电压Vgs关闭，此时待测DUTNMOSFET管由开启状态转为关闭状态。由于没有惯性二极管放电，电感L由于电路电流变化储存的能量只能通过待测NMOSFETDUT的源极到漏极之间泄放。因此待测MOSFET管DUT两端的电压迅速达到雪崩击穿电压BVDSS，并逐渐减小到0，同时电路中的电流Id也逐渐减小到0。上述过程中DUT两端的电压、电流变化如图2所示。
现有技术提供的上述测试电路是用于对NMOSFET进行雪崩击穿测试的，对于PMOSFET的测试也是类似，只需要在上述电路中对PMOSFET的电路连接做适当修改(即漏极、源极与可调直流电源Vdd的正极和负极连接做适应性修改即可)。
发明人在对现有的MOSFET电路研究后发现，有些电路中MOSFET的电压变化率(即其耐压性)需要满足要求才能应用到电路中，因此测试其电压变化率是否能达到要求就变得非常重要。
因此，发明人想到利用现有技术提供的雪崩击穿测试电路来测量待测MOSFET的电压变化率。在图1所示的MOSFET雪崩击穿测试电路中增加检测仪器，如示波器，来获取整个过程中的波形图。其中，雪崩击穿过程中的波形图，记录了待测MOSFET在雪崩瞬间其两端的电压状态，通过波形图记录的雪崩击穿过程中的电压变化的幅度以及变化所用的时间，即可获得待测MOSFET的电压变化率dv/dt(即MOSFET的耐压性)。但是发明人发现，上述雪崩击穿测试过程中，由于待测MOSFETE DUT既作为待测的器件，同时也在电路中作为开关使用，由于栅极寄生电容的原因，导通或关断不是瞬时的，所以测试过程中的电压变化率dV/dt非常小，小于1V/ns。这样，强度不够的MOSFET不能被筛选出来。
通过对上述现有技术提供的雪崩击穿电路的仔细研究和分析，发明人对上述电路进行了改进，提出了本申请用于检测MOSFET电压变化率的检测电路和方法，通过增加一个驱动MOSFET作为电路开关使用，待测MOSFTE DUT单纯在雪崩击穿过程中起作用。由于待测MOSFET DUT栅源短路，没有开关转换的过程，，其两端在雪崩击穿开启时是瞬间的，根据本申请提供的技术方案，其能使待测MOSFET DUT电压变化率大幅提高，从而可以将满足要求的MOSFET挑选出来用在特定应用的电路中。
实施例1：
如图3所示为本申请提供的一种用于MOSFET检测电路，主要用于检测NMOSFET管的电压变化率。其中，待测NMOSFET(即图中的DUT MOSFET)为低压NMOSFET,即待测NMOSFET的击穿电压不大于100V。发明人在多次试验验证中发现，当MOSFET的击穿电压为高压，如大于等于500V时，其具有较高的电压及较大的电流密度，即其电压变化率Dv/Dt都满足要求而不需要再对其进行测试。
本申请提供的一种用于检测低压NMOSFET电压变化率的检测电路，如图3所示，包括驱动子电路和检测子电路；
驱动子电路包括驱动NMOSFET(即图3中的Driver NMOS)、电感L、电容C、第一直流电源(即图3中的Pulsed GS)和第二直流电源(即图3中的Vdd)；所述第一直流电源提供驱动NMOSFET栅极的电压Vgs，用于打开或者关闭所述驱动NMOSFET；所述第二直流电源的正极连接所述驱动NMOSFET的漏极，负极连接所述驱动NMOSFET的源极；在所述驱动NMOSFET的漏极与所述第二直流电源的正极之间串联所述电感L，在所述第二直流电源的正极和负极两端并联所述电容C；
所述检测子电路用于安装待检测NMOSFET(即图3中的DUT-NMOS)，所述检测子电路中设置有检测仪器(即图3中的Oscilloscope)，本实施例采用示波器；所述检测子电路包括第一连接点(未图示)和第二连接点(未图示)，所述第一连接点连接至所述驱动NMOSFET的漏极；所述第二连接点连接至所述驱动NMOSFET的源极；所述第一连接点用于连接待测NMOSFET的漏极，所述第二连接点用于连接待测NMOSFET的源极。
其中检测仪器可以连接在第一连接点与驱动NMOSFET的漏极之间，即如图3中所示，也可以连接在第二连接点与驱动NMOSFET的源极之间，还可以设置在其他地方，即检测仪器只要在待测NMOSFET雪崩击穿过程中串联在检测子电路上，能检测到通过检测子电路中的电压变化信号即可。
其中图3中为已经将待测的NMOSFET(即图中的DUT-MOSFET)通过第一连接点和第二连接点安装到检测子电路中的情形，以便更好地对本身的技术方案作出说明。
其中本申请技术方案中，第一直流电源采用脉冲电源，为驱动NMOSFET提供脉冲电压。同时，为了能大幅提高待测NMOSFET在雪崩击穿中其电压变化率，驱动NMOSFET的击穿电压为DriverMosBVdss，待测MOSFET的击穿电压为DUT BVdss,需要满足DriverMosBVdss不小于DUT BVdss的1.2倍。
本申请提供的MOSFET检测电路其工作流程也包括两个阶段：
第一阶段：左侧的脉冲电源(Pulsed GS)提供给驱动NMOSFET栅极的开启电压Vgs，使得驱动NMOSFET(Driver Mos)处于开启状态，同时右侧的直流可调电源Vdd开启，并使得整个电路的通路电流达到预设的规定值Id。
第二阶段：当Id达到规定值后，控制脉冲电源关闭，即脉冲电源提供给驱动NMOSFET栅极的电压Vgs关闭，此时驱动NMOSFET管由开启状态转为关闭状态。由于没有惯性二极管放电，电感L储存的能量将通过驱动NMOSFET和待测NMOSFET并联的电路进行泄放。因此驱动NMOSFET和待测MOSFET管DUT两端的电压迅速达到待测MOSFET DUT击穿电压BVDSS，此时，由于驱动NMOSFET的击穿电压大于待测NMOSFET的击穿电压，电路中的能量将首先击穿待测NMOSFET漏极与源极之间的PN结，并逐渐减小到0，同时电路中的电流Id也逐渐减小到0。
在待测NMOSFET雪崩击穿的电路中，由于引入了驱动NMOSFET作为电路开启和关闭的开关，待测NMOSFET的栅极不需要连接启动电压，因此，待测NMOSFET的雪崩电压是瞬时发生的，提高了漏源两端的电压的变化速率。此时，再通过检测仪器读取待测NMOSFET在雪崩击穿过程中电压变化曲线，即可以获得待测NMOSFET的在雪崩击穿过程中的电压变化率dv/dt。从而根据电路设计的要求，将不符合电压变化率要求的MOSFET挑出来，避免不符合要求的MOSFET在电路中满足不了电路开关瞬间电压变化的要求，导致MSOFET起不到正确的作用或者被永久性损坏。即本申请提供的MOSFET检测电路，为挑选符合电压变化率要求的MOSFET提供了一种可行的技术方案。
作为对本身申请提供的MOSFET检测电路的进一步改进，在脉冲电源(Pulsed GS)与驱动NMOSFET的栅极之间设置脉宽调制器(即图3中的Gate driver PWM)。即脉宽调制器与驱动NMOSFET串联。在脉冲电源启动后，脉宽调制器也启动并对输入到驱动NMOSFET栅极端的脉冲电压进行调制，从而使得Vgs脉冲信号更加稳定，减少振荡，从而可以抵抗电路中的噪声。
同时在检测子电路中设置第三连接点，第三连接点与第二连接点之间直接连接，即第三连接点与第二连接点之间短路连接。第三连接点连接待测NMOSFET的栅极。通过设置第三连接点，并且使得第三连接点和第二连接点之间短接，可以使得待测NMOSFET的栅极与源极之间不存在电势差，避免待测MOSFET开关状态电容充放电导致延时，从而提高雪崩击穿过程中的电压变化率。
在UIS测试中，雪崩击穿电压实际会略高于产品Bvdss(通常高过10％～15％)，故至少驱动NMOSFET要大于120％待测NMOSFET的击穿电压。同时，本方案适用于低压MOSFET，在发明人实验了不同雪崩击穿电压的驱动MOSFET(60V\80V\100V)，其Dv/Dt变化不限显著。当使用高压MOSFET来作为driver Mos时，会导致DUT两端振荡过大。因此，驱动MOSFET的选型满足以下条件能获得更准确的检测结果：
120V>DriverMOSFETBVdss>120％待测MOSFETBVdss；其中，BVdss为击穿电压。
在对一个待测NMOSFET的电压变化率进行检测时，发明人通过现有技术提供的雪崩击穿电路检测获得的示波器波形图如图4所示，得到的电压变化率为0.6V/ns。而同样的一个待测NMOSFET采用本申请提供的技术方案，示波器获得的波形图如图5所示，得到的电压变化率为8V/ns。可以很明显看出，在现有技术提供的雪崩击穿测试电路中，虽然待测NMOSFET能满足雪崩击穿的电压，但是其电压的变化时间要更长，其检测的待测MOSFET的电压变化率明显偏小，不能真实反应待测MOSFET对较高dv/dt的承受能力，也就不能将真正不满足要求的待测MOSFET挑出来。
实施例2：
本申请实施例2基于与实施例1相同的设计构思，提供一种MOSFET检测电路，主要是针对待测PMOSFET设计的。
如图6所示，本实施例提供的MOSFET检测电路包括驱动子电路和检测子电路；
所述驱动子电路包括驱动PMOSFET(即图6中的Driver PMOS)、电感L、电容C、第一直流电源(即图6中的Pulsed GS)和第二直流电源(即图6中的Vdd)；所述第一直流电源提供驱动PMOSFET栅极的电压Vgs，用于打开或者关闭所述驱动PMOSFET；所述第二直流电源的正极连接所述驱动PMOSFET的源极，负极连接所述驱动PMOSFET的漏极；在所述驱动PMOSFET的源极与所述第二直流电源的正极之间串联所述电感L，在所述第二直流电源的正极和负极两端并联所述电容C；
所述检测子电路用于安装待检测PMOSFET(即图6中的DUT-PMOS)，所述检测子电路中设置有检测仪器即图6中的Oscilloscope)；所述检测子电路包括第一连接点(未图示)和第二连接点(未图示)，所述第一连接点连接至所述驱动PMOSFET的漏极；所述第二连接点连接至所述驱动PMOSFET的源极；所述第一连接点用于连接待测PMOSFET的漏极，所述第二连接点用于连接待测PMOSFET的源极。
从图6与图3的对比可以看出，本实施例提供的MOSFET检测电路主要是针对PMOSFET做了适应性调整，即为了与待测PMOSFET匹配，驱动MOSFET也选用驱动PMOSFET，并根据电路连接的要求，对其源极和漏极与其他电子元件的连接做了适应性调整。其他方面基于同一的发明目的和设计构思，并没有做更多的改进。其具体的参数设置，工作原理以及电路的作用可以参见对实施例1的说明，在此不予赘述。
实施例3：
如图7所示，本实施例提供一种使用上述实施例1、实施例2对待测MOSFET进行检测的方法。其中，在不用区分驱动MOSFET是驱动NMOSFET还是驱动PMOSFET时，可以统称为驱动MOSFET；在不用区分待测MOSFET是待测NMOSFET还是待测PMOSFET时，可以统称为待测MOSFET。
一种MOSFET检测方法，用于检测待测MOSFET的电压变化率，包括以下步骤：
S10、根据需要检测的是NMOSFET还是PMOSFET，分别构建实施例1或者实施例2中提供的MOSFET检测电路。当然，也可以构建一个检测电路，再根据需要检测的MOSFET是N沟道的还是P沟道的，替换驱动MOSFET的类型。
S20、将待测MOSFET的漏极连接至第一连接点，源极连接至第二连接点。从而实现将需要检测的MOSFET连接到检测电路中。
S30、第一直流电源提供开启电压，使得驱动MOSFET处于开启状态；同时第二直流电源开启，使得流经驱动子电路的电流逐渐达到规定值Id；此时，由于待测MOSFET的栅极与源极之间没有加启动电压Vgs,检测子电路上待测MOSFET的漏极和源极之间没有导通。其中，第一直流电源采用脉冲电源，第二直流电源采用可调直流电源。
S40、关闭第一直流电源，关闭驱动MOSFET，电感L中存储的能量施加在待测MOSFET的漏极和源极上，所述电感L存储的能量电压达到待测MOSFET的雪崩击穿电压；通过检测仪器检测待测MOSFET在雪崩击穿过程中的电压变化曲线。其中检测仪器采用示波器。
S50、通过所述电压变化曲线获取所述待测MOSFET的电压变化率。其中，电压变化率的计算公式为现有技术，即获取雪崩击穿过程中电压的变化值，同时获取电压变化的时间，通过电压变化值处于时间，即可以得到电压变化率。或者，计算波形图中电压变化部分的斜率。本申请提供的技术方案对计算公式没有改进，主要的改进点在于减少电压变化过程中的时间，达到提高电压变化率。
所述步骤S30中的第一直流电源采用脉冲电源，在所述脉冲电源与所述驱动MOSFET之间还设置有脉宽调制器，所述步骤S30还包括通过所述开启所述脉冲电源后，还包括通过所述脉宽调制器调制输出至所述驱动MOSFET的脉冲电压。
在步骤S50之后，还包括步骤S60：将计算获得的电压变化率不小于设计要求的电压变化率的待测MOSFET选为合格产品。
本实施例提供的MOSFET检测方法，主要通过实施例1或者实施例2的MOSFET检测电路实现，以及加与必要的辅助，如通过操作人员或者设置另外的操作设备实现待测MOSFET的安装、取下等。实现本申请检测方法技术方案更多的技术细节可以参照实施例1和实施例2，其带来的技术效果主要也是基于实施例1或2中电路工作带来的效果，在此不予赘述。
上述仅为本申请的较佳实施例及所运用技术原理。本领域技术人员会理解，本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，而本申请的范围由所附的权利要求范围决定。

Claims (10)

1.一种MOSFET检测电路，其特征在于：所述检测电路用于检测NMOSFET的电压变化率，包括驱动子电路和检测子电路；
所述驱动子电路包括驱动NMOSFET、电感L、第一直流电源和第二直流电源；所述第一直流电源提供驱动NMOSFET栅极的电压Vgs，用于打开或者关闭所述驱动NMOSFET；所述第二直流电源的正极连接所述驱动NMOSFET的漏极，负极连接所述驱动NMOSFET的源极；在所述驱动NMOSFET的漏极与所述第二直流电源的正极之间串联所述电感L；
所述检测子电路用于安装待检测NMOSFET，所述检测子电路中设置有检测仪器；所述检测子电路包括第一连接点和第二连接点，所述第一连接点连接至所述驱动NMOSFET的漏极；所述第二连接点连接至所述驱动NMOSFET的源极；所述第一连接点用于连接待测NMOSFET的漏极，所述第二连接点用于连接待测NMOSFET的源极。
2.一种MOSFET检测电路，其特征在于：所述检测电路用于检测PMOSFET的电压变化率，包括驱动子电路和检测子电路；
所述驱动子电路包括驱动PMOSFET、电感L、第一直流电源和第二直流电源；所述第一直流电源提供驱动PMOSFET栅极的电压Vgs，用于打开或者关闭所述驱动PMOSFET；所述第二直流电源的正极连接所述驱动PMOSFET的源极，负极连接所述驱动PMOSFET的漏极；在所述驱动PMOSFET的源极与所述第二直流电源的正极之间串联所述电感L；
所述检测子电路用于安装待检测PMOSFET，所述检测子电路中设置有检测仪器；所述检测子电路包括第一连接点和第二连接点，所述第一连接点连接至所述驱动PMOSFET的漏极；所述第二连接点连接至所述驱动PMOSFET的源极；所述第一连接点用于连接待测PMOSFET的漏极，所述第二连接点用于连接待测PMOSFET的源极。
3.如权利要求1或2所述的MOSFET检测电路，其特征在于，所述驱动NMOSFET或驱动PMOSFET统称为驱动MOSFET，所述第一直流电源为脉冲电源，用于为驱动MOSFET提供脉冲电压，在所述脉冲电源与所述驱动MOSFET之间串联有脉宽调制器，所述脉宽调制器用于调节脉冲电源输出至驱动MOSFET栅极的脉冲电压。
4.如权利要求3所述的MOSFET检测电路，其特征在于，所述待测NMOSFET或所述待测PMOSFET统称为待测MOSFET，所述驱动MOSFET的击穿电压为DriverMosBVdss，所述待测MOSFET的击穿电压为DUT BVdss,满足DriverMosBVdss不小于DUT BVdss的1.2倍。
5.如权利要求4所述的MOSFET检测电路，其特征在于，所述DUT BVdss不大于100V。
6.如权利要求3的MOSFET检测电路，其特征在于，所述驱动子电路还包括电容C，所述电容C的两个电极分别连接第二直流电源的正极和负极。
7.如权利要求5的MOSFET检测电路，其特征在于，所述检测子电路还包括第三连接点，所述第三连接点与所述第二连接点短接，所述第三连接点用于连接所述待测MOSFET的栅极。
8.一种MOSFET检测方法，用于检测待测MOSFET的电压变化率，其特征在于，包括以下步骤：
S10、构建如权利要求1或2所述的MOSFET检测电路；
S20、将待测MOSFET的漏极连接至第一连接点，源极连接至第二连接点；
S30、第一直流电源提供开启电压，使得驱动MOSFET处于开启状态；同时第二直流电源开启，使得流经驱动子电路的电流逐渐达到规定值Id；此时检测子电路上的待测MOSFET的漏极和源极之间没有导通；
S40、关闭第一直流电源，关闭驱动MOSFET，电感L存储的能量施加在待测MOSFET的漏极和源极上，待测MOSFET的源漏两端电压迅速达到雪崩击穿电压，待测MOS发生雪崩击穿；通过检测仪器检测待测MOSFET在雪崩击穿过程中的电压变化曲线；
S50、通过所述电压变化曲线获取所述待测MOSFET的电压变化率。
9.如权利要求8所述的方法，其特征在于，所述步骤S30中的第一直流电源采用脉冲电源，在所述脉冲电源与所述驱动MOSFET之间还设置有脉宽调制器，所述步骤S30在开启所述脉冲电源后，还包括通过所述脉宽调制器调制输出至所述驱动MOSFET的脉冲电压。
10.如权利要求9所述的方法，其特征在于，在步骤S50之后，还包括步骤S60：将获得的电压变化率不小于设计要求的电压变化率的待测MOSFET选为合格产品。
CN202110726619.0A 2021-06-29 2021-06-29 Mosfet检测电路及方法 Active CN113447789B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110726619.0A CN113447789B (zh) 2021-06-29 2021-06-29 Mosfet检测电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110726619.0A CN113447789B (zh) 2021-06-29 2021-06-29 Mosfet检测电路及方法

Publications (2)

Publication Number Publication Date
CN113447789A true CN113447789A (zh) 2021-09-28
CN113447789B CN113447789B (zh) 2022-12-30

Family

ID=77813855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110726619.0A Active CN113447789B (zh) 2021-06-29 2021-06-29 Mosfet检测电路及方法

Country Status (1)

Country Link
CN (1) CN113447789B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101750539A (zh) * 2009-12-16 2010-06-23 西安明泰半导体测试有限公司 功率mosfet器件雪崩能量测试仪
CN104764988A (zh) * 2015-03-31 2015-07-08 株洲南车时代电气股份有限公司 一种功率器件的失效测试电路和失效测试方法
CN204810134U (zh) * 2015-07-28 2015-11-25 周海波 一种dv/dt检测与保护装置
CN208013332U (zh) * 2018-04-13 2018-10-26 西安芯派电子科技有限公司 一种功率器件dv/dt测试电路及测试板
JP2020094951A (ja) * 2018-12-14 2020-06-18 三菱電機株式会社 半導体装置の試験装置
CN112363037A (zh) * 2019-07-25 2021-02-12 华润微电子（重庆）有限公司 场效应晶体管极限性能验证电路、系统及方法
CN112953174A (zh) * 2021-02-08 2021-06-11 北京交通大学 基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101750539A (zh) * 2009-12-16 2010-06-23 西安明泰半导体测试有限公司 功率mosfet器件雪崩能量测试仪
CN104764988A (zh) * 2015-03-31 2015-07-08 株洲南车时代电气股份有限公司 一种功率器件的失效测试电路和失效测试方法
CN204810134U (zh) * 2015-07-28 2015-11-25 周海波 一种dv/dt检测与保护装置
CN208013332U (zh) * 2018-04-13 2018-10-26 西安芯派电子科技有限公司 一种功率器件dv/dt测试电路及测试板
JP2020094951A (ja) * 2018-12-14 2020-06-18 三菱電機株式会社 半導体装置の試験装置
CN112363037A (zh) * 2019-07-25 2021-02-12 华润微电子（重庆）有限公司 场效应晶体管极限性能验证电路、系统及方法
CN112953174A (zh) * 2021-02-08 2021-06-11 北京交通大学 基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JIAXING WEI ET AL.: "Verification of Single-Pulse Avalanche Failure Mechanism for Double-Trench SiC Power MOSFETs", 《IEEE JOURNAL OF EMERGING AND SELECTED TOPICS IN POWER ELECTRONICS 》 *
OLAYIWOLA ALATISE ET AL.: "The Impact of Repetitive Unclamped Inductive Switching on the Electrical Parameters of Low-Voltage Trench Power nMOSFETs", 《 IEEE TRANSACTIONS ON ELECTRON DEVICES》 *
SHINYA SONEDA ET AL.: "Analysis of a drain-voltage oscillation of MOSFET under high dV/dt UIS condition", 《2012 24TH INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES AND ICS》 *
陈曦等: "功率MOSFET雪崩能量测试研究", 《电子技术》 *

Also Published As

Publication number Publication date
CN113447789B (zh) 2022-12-30

Similar Documents

Publication Publication Date Title
TWI509263B (zh) 電壓檢測電路及用於測量電晶體特性之方法
CN109596960B (zh) 评估在晶体管器件中的栅极-源极漏电流
US7459945B2 (en) Gate driving circuit and gate driving method of power MOSFET
US9397658B2 (en) Gate drive circuit and a method for controlling a power transistor
US20150364913A1 (en) Load driving circuit
US9755425B2 (en) Power switch device
EP1906532B1 (en) Circuit comprising a MOS transistor and a control circuit for the MOS transistor
EP3017542B1 (en) A gate drive circuit and a method for controlling a power transistor
JP2019086295A (ja) 信頼性試験装置
US9912332B2 (en) Semiconductor device
CN110943722B (zh) 驱动电路
TWI484755B (zh) 切換裝置以及測試裝置
KR101732225B1 (ko) 가속 요소를 포함하는 회로
JP2021032827A (ja) パワー半導体用試験装置およびパワー半導体試験方法
US11519955B2 (en) Method and circuit for testing the functionality of a transistor component
CN113447789B (zh) Mosfet检测电路及方法
JP2021110713A (ja) 電圧制御型電力用半導体素子の負荷耐量試験方法および負荷耐量試験装置
JP2008035068A (ja) トランジスタの駆動回路
US11271482B2 (en) DC-DC converter and DC-DC converter operation method
Will et al. Impact of Negative Turn-Off Voltage On Turn-On Losses in GaN E-HEMTs
JP7034041B2 (ja) 半導体装置の検査装置および半導体装置の検査方法
Geng et al. Design and Optimization of the Driver Circuit for Non-Insulating Gate GaN-Transistors Enabling Fast Switching and High-Frequency Operation
JP2015075432A (ja) 半導体トランジスタのテスト方法、及び、テスト回路
Hu et al. Verification and application of an analytical switching loss model for a SiC MOSFET and schottky diode half-bridge
CN111693841B (zh) Mosfet管耐受能力测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant