CN102412183A

CN102412183A - 提高半导体器件中空穴迁移率的方法

Info

Publication number: CN102412183A
Application number: CN201110110382XA
Authority: CN
Inventors: 俞柳江
Original assignee: Shanghai Huali Microelectronics Corp
Current assignee: Shanghai Huali Microelectronics Corp
Priority date: 2011-04-29
Filing date: 2011-04-29
Publication date: 2012-04-11
Anticipated expiration: 2031-04-29
Also published as: CN102412183B

Abstract

本发明公开了一种提高半导体器件中空穴迁移率的方法，一集成电路板上设有多个半导体器件，所述集成电路板空余面积上设有浅沟槽区域，其中，所述浅沟槽区域上设有多个附加空置有源区，所述附加空置有源区所占的所述空余面积大于所述空余面积之中浅沟槽区域的面积。本发明提供一种提高半导体器件中空穴迁移率的方法，通过增加附加空置有源区所占有的浅沟槽区域的面积，达到提高半导体器件性能的效果。

Description

提高半导体器件中空穴迁移率的方法

技术领域

本发明涉及一种半导体工艺，尤其涉及一种通过改进PMOS器件中空穴迁移率来提高半导体器件中空穴迁移率的方法。

背景技术

随着CMOS半导体器件工艺的发展以及按比例尺寸缩小，应力工程在半导体工艺和器件性能方面起到越来越大的作用。

在CMOS半导体器件的工艺过程中存在各种各样的应力，有的是工艺过程中被动引入的，有的是为了增强器件性能而主动引入的。其中，浅沟槽（STI）对有源区作用引起的应力就是一种工艺过程中被动引入的应力。

图1是现有技术中浅沟槽对有源区作用引起的应力，如图1所示。在浅沟槽工艺之后的热过程中，由于硅和二氧化硅的热膨胀系数不同（硅热膨胀系数约为2.5×10^-6/K，二氧化硅热膨胀系数约为0.5×10^-6/K），在高温情况下的膨胀程度不同，所以当温度回到室温的时候，在界面处就会产生应力。由于硅的热膨胀系数比二氧化硅大，所以在降温过程中浅沟槽边缘的硅会比浅沟槽之中的二氧化硅收缩得更多，会对浅沟槽中的二氧化硅造成挤压，所以在降温之后，浅沟槽中的二氧化硅会对周围的有源区的硅造成压应力，压应力传导到沟道之中，会对器件沟道形成压应力。这个压应力的大小与有源区硅和浅沟槽之间面积的比例有关。这个比例越大，也就是说有源区的面积相对浅沟槽越大，产生的压应力就越大。这是由于如果有源区硅的相对面积更大的话，在高温填充浅沟槽工艺之后的降温过程中，相对形变就会更大，因此降温之后会产生更大的压应力。在器件沟道中的压应力，对提高空穴的迁移率是有帮助的，也就是对PMOS的性能有帮助。

图2是现有技术中附加空置有源区填充(ACT dummy insert)的结构示意图，附加空置有源区填充是一种优化工艺的方法，其一般做法如图2所示。在集成电路的版图中，有时候会有相对较大面积的空置浅沟槽区域。如果浅沟槽的面积过大，则会影响浅沟槽填充之后的化学机械抛光（CMP）工艺。所以一般的做法是用附加空置有源区对大面积的浅沟槽区域进行填充。这样有源区单位面积的密度会比较均匀，有利于CMP工艺。一般来讲，工艺中要求，有源区这层光罩中，有缘区的密度应控制在20%~80%之间。

现有技术中附加空置有源区占填充区域面积的25%，而浅沟槽区域占填充区域的75%。

在附加空置有源区填充后，由于改变了器件周围的浅沟槽环境，所以也改变了沟道中的压应力的大小。

发明内容

本发明公开了一种提高半导体器件中空穴迁移率的方法，用以增加附加空置有源区产生的应力对半导体器件的空穴迁移率的有益影响。

本发明的上述目的是通过以下技术方案实现的：

一种提高半导体器件中空穴迁移率的方法，一集成电路板上设有多个半导体器件，半导体器件中包括一种第一晶体管，在所述集成电路板空余面积上设有浅沟槽区域，所述浅沟槽区域上设有多个附加空置有源区，其中，减小所述浅沟槽区域所占的面积，所述浅沟槽区域所减小的面积用以填充附加空置有源区，以增加附加空置有源区所占的面积。

如上所述的提高半导体器件中空穴迁移率的方法，其中，所述浅沟槽面积占所述空余面积的25%，所述附加空置有源区占所述空余面积的75%。

如上所述的提高半导体器件中空穴迁移率的方法，其中，在高温填充浅沟槽工艺之后恢复到室温的过程中，由于所述附加空置有源区硅的热膨胀系数大于所述浅沟槽区域的热膨胀系数，故所述附加空置有源区向所述浅沟槽区域施加压应力，所述压应力通过浅沟槽传输到半导体器件中，用以提高半导体器件的性能。

如上所述的提高半导体器件中空穴迁移率的方法，其中，所述第一晶体管为PMOS器件。

如上所述的提高半导体器件中空穴迁移率的方法，其中，减小所述浅沟槽区域面积，并增加所述附加空置有源区区域的面积后，所述PMOS器件受到的沟道方向的压应力增大，进而增加了PMOS器件的空穴迁移率，提高了PMOS器件的性能。

如上所述的提高半导体器件中空穴迁移率的方法，其中，所述多个附加空置有源区规则分布在所述浅沟槽区域上。

如上所述的提高半导体器件中空穴迁移率的方法，其中，所述浅沟槽区域环绕在半导体器件周围的空余面积上。

如上所述的提高半导体器件中空穴迁移率的方法，其中，所述多个附加空置有源区环绕在所述半导体器件的周围。

如上所述的提高半导体器件中空穴迁移率的方法，其中，所述半导体器件还进一步包括NMOS器件，并且所述半导体器件为CMOS器件。

如上所述的提高半导体器件中空穴迁移率的方法，其中，在所述浅沟槽区域内填充附加空置有源区，用以使有源区单位面积的密度较为均匀，进而有利于后续的化学机械抛光工艺的进行。

综上所述，本发明提高半导体器件中空穴迁移率的方法通过增加附加空置有源区所占有的浅沟槽区域的比例，使得半导体器件受到的压应力增加，进而，起到提高半导体器件性能的效果。

附图说明

图1是现有技术中浅沟槽对有源区作用引起的应力；

图2是现有技术中附加空置有源区填充(ACT dummy insert)的结构示意图；

图3是本发明提高半导体器件空穴迁移率的方法的填充方法示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的说明：

图3是本发明提高半导体器件空穴迁移率的方法的填充方法示意图，请参见图3，一种提高半导体器件中空穴迁移率的方法，一集成电路板上设有多个半导体器件101，半导体器件101中包括一种第一晶体管，所述集成电路板上未加工半导体器件101的空置面积上设有浅沟槽区域302，在进一步的工艺中需要对集成电路板进行化学机械抛光（CMP），所以在一般情况下需要采用附加空置有源区对浅沟槽区域302中大片空置面积进行填充，其中，所述浅沟槽区域302上设有多个附加空置有源区301，一般来说，在工艺控制过程中，附加空置有源区301的密度控制在20%到80%之间，且一般来说，浅沟槽区域302中，浅沟槽所占面积大于附加空置有源区所占的面积，但是在本发明公开的方法中，减小浅沟槽区域302中浅沟槽所占的面积，将所述浅沟槽区域302所减小的浅沟槽所占面积用以填充附加空置有源区301，以增加附加空置有源区301所占的面积；

例如，原来浅沟槽区域302中，浅沟槽所占的面积为75%，原来附加空置有源区301所占的面积为25%，将原浅沟槽区域302中浅沟槽所占的面积减小至25%，并将减小的50%的面积进行附加空置有源区301的填充，则附加空置有源区301所占的面积增加至75%，最终使得所述附加空置有源区301所占的所述空余面积大于所述浅沟槽区域302中浅沟槽的面积；

从某种意义上，也可以说是将附加空置有源区301所占的区域与浅沟槽区域302中浅沟槽所占的区域互换，通过增大附加空置有源区301所占的区域使得附加空置有源区301施加在浅沟槽区域302之中浅沟槽部分上的应力增加，进而增加半导体器件101所受到的压应力，半导体器件101受到应力会对其性能产生一定的影响，从某种意义上说应力会对器件的载流子迁移率产生影响，也就是说改变应力会改变半导体的性能。

本发明中的浅沟槽区域302之中，浅沟槽面积占所述空余面积的比例为25%，所述附加空置有源区301占所述空余面积的比例为75%，与原有技术中浅沟槽区域302中浅沟槽的面积与附加空置有源区所占的面积的比例刚好相反，本发明采用的技术仅仅是把附加空置有源区301所占的区域与所述浅沟槽区域302中浅沟槽所占的区域互换，所以说对填充的方案没有根本的改变，不会在原先的填充方案中产生新的问题，仍然可以保证化学机械抛光（CMP）之类的相关工艺需求。

本发明的半导体器件101为PMOS器件，PMOS器件在受到压应力的情况下会出现性能提升的情况，压应力传导到PMOS器件的沟道中会导致PMOS器件的空穴迁移率上升，而在PMOS器件周围的浅沟槽区域302内制造附加空置有源区301改变了PMOS器件环境，使PMOS器件受到来自附加空置有源区301的压应力，直接导致PMOS器件的性能受到影响，本发明增加了附加空置有源区所占的比例，采用本发明所述的方法可以有效的增加PMOS器件沟道中所受的压应力，从而起到改善PMOS器件性能的效果。

本发明中对所述集成电路板，在高温填充浅沟槽以及之后的降温过程中，由于所述附加空置有源区301的热膨胀系数大于所述浅沟槽区域302的热膨胀系数，故所述附加空置有源区向所述浅沟槽区域302施加压应力，所述压应力通过浅沟槽传输到半导体器件101中，用以提高半导体器件101的性能。

本发明中的多个附加空置有源区301规则分布在所述浅沟槽区域302上，使得附加空置有源区301均匀分布在集成电路板空置的浅沟槽区域302内，从而使得有源区单位面积的密度较为均匀，有利于实施化学机械抛光（CMP）工艺，其中，一般情况下，有源区的密度应控制在20%~80%之间。

本发明中的所述浅沟槽区域302环绕在所述半导体器件的周围，多个附加空置有源区301设置在浅沟槽区域302内，且多个附加空置有源区301环绕在所述半导体器件101的周围。

综上所述，本发明提供一种提高半导体器件中空穴迁移率的方法，通过增加附加空置有源区所占有的浅沟槽区域的比例，使得半导体器件受到的压应力增加，进而，起到提高半导体器件性能的效果。

以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims

1.一种提高半导体器件中空穴迁移率的方法，一集成电路板上设有多个半导体器件，半导体器件中包括一种第一晶体管，在所述集成电路板空余面积上设有浅沟槽区域，所述浅沟槽区域上设有多个附加空置有源区，其特征在于，减小所述浅沟槽区域所占的面积，所述浅沟槽区域所减小的面积用以填充附加空置有源区，以增加附加空置有源区所占的面积。

2.根据权利要求1所述的提高半导体器件中空穴迁移率的方法，其特征在于，所述浅沟槽面积占所述空余面积的25%，所述附加空置有源区占所述空余面积的75%。

3.根据权利要求1所述的提高半导体器件中空穴迁移率的方法，其特征在于，在所述集成电路板高温填充浅沟槽工艺以及之后的降温过程中，由于所述附加空置有源区的热膨胀系数大于所述浅沟槽区域的热膨胀系数，故所述附加空置有源区向所述浅沟槽区域施加压应力，所述压应力通过浅沟槽传输到半导体器件中，用以提高半导体器件的性能。

4.根据权利要求1所述的提高半导体器件中空穴迁移率的方法，其特征在于，所述第一晶体管为PMOS器件。

5.根据权利要求4所述的提高半导体器件中空穴迁移率的方法，其特征在于，减小所述浅沟槽区域面积，并增加所述附加空置有源区填充区域的面积后，所述PMOS器件受到的沟槽方向的压应力增大，进而增加了PMOS器件的空穴迁移率，提高了PMOS器件的性能。

6.根据权利要求1所述的提高半导体器件中空穴迁移率的方法，其特征在于，所述多个附加空置有源区规则分布在所述浅沟槽区域上。

7.根据权利要求1所述的提高半导体器件中空穴迁移率的方法，其特征在于，所述浅沟槽区域环绕在半导体器件周围的空余面积上。

8.根据权利要求7所述的提高半导体器件中空穴迁移率的方法，其特征在于，所述多个附加空置有源区环绕在所述半导体器件的周围。

9.根据权利要求1所述的提高半导体器件中空穴迁移率的方法，其特征在于，所述半导体器件还进一步包括NMOS器件，并且所述半导体器件为CMOS器件。

10.根据权利要求1所述的提高半导体器件中空穴迁移率的方法，其特征在于，在所述浅沟槽区域内填充附加空置有源区，用以使有源区单位面积的密度较为均匀，进而有利于后续的化学机械抛光工艺的进行。