CN102412157B - 用于提高半导体器件性能的附加空置有源区填充方法 - Google Patents
用于提高半导体器件性能的附加空置有源区填充方法 Download PDFInfo
- Publication number
- CN102412157B CN102412157B CN201110110370.7A CN201110110370A CN102412157B CN 102412157 B CN102412157 B CN 102412157B CN 201110110370 A CN201110110370 A CN 201110110370A CN 102412157 B CN102412157 B CN 102412157B
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- active area
- performance
- additional
- vacant active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开了一种用于提高半导体器件性能的附加空置有源区填充方法，集成电路板未加工的区域设为浅沟槽区域，其中，用多个附加空置有源区对所述浅沟槽区域进行填充，所述附加空置有源区在集成电路板上的轮廓为方形，所述有源区附加样本的任意一边所在的直线与所述半导体器件的沟道方向所在的直线均呈一定夹角。本发明解决了现有技术中附加空置有源区填充后所产生的压应力对NMOS器件的性能产生负面影响的问题，通过改变附加空置有源区与NMOS器件之间的角度，实现改变NMOS器件所受的压应力的情况，从而达到提高NMOS器件性能的目的。
Description
技术领域
本发明涉及一种半导体工艺，尤其涉及一种用于提高半导体器件性能的附加空置有源区填充方法。
背景技术
随着CMOS半导体器件工艺的发展以及按比例尺寸缩小，应力工程在半导体工艺和器件性能方面起到越来越大的作用。
在CMOS半导体器件的工艺过程中存在各种各样的应力，有的是工艺过程中被动引入的，有的是为了增强器件性能而主动引入的。其中，浅沟槽（STI）对有源区作用引起的应力就是一种工艺过程中被动引入的应力。
图1 是现有技术中浅沟槽对有源区作用引起的应力图，如图1所示，在浅沟槽工艺之后的热过程中，由于硅和二氧化硅的热膨胀系数不同（硅热膨胀系数约为2.5×10-6/K，二氧化硅热膨胀系数约为0.5×10-6/K），在高温情况下的膨胀程度不同，所以当温度回到室温的时候，在界面处就会产生应力。由于硅的热膨胀系数比二氧化硅大，所以在降温过程中浅沟槽边缘的硅会比浅沟槽之中的二氧化硅收缩得更多，会对浅沟槽中的二氧化硅造成挤压，所以在降温之后，浅沟槽中的二氧化硅会对周围的有源区的硅造成压应力，压应力传导到沟道之中，会对器件沟道形成压应力。在器件沟道中的压应力，会降低电子的迁移率，降低NMOS器件的性能。
图2是现有技术中附加空置有源区填充(ACT dummy insert)示意图，附加空置有源区填充（ACT dummy insert）是一种优化工艺的方法，其一般做法如图2所示。在集成电路的版图中，浅沟槽隔离区有时候会有相对较大的空置面积。如果浅沟槽的空置面积过大，则会影响浅沟槽填充之后的化学机械抛光（CMP）工艺。所以一般的做法是采用附加空置有源区对大片的浅沟槽空置面积进行填充。这样有源区单位面积的密度会比较均匀，有利于CMP工艺。一般来讲，工艺中要求，有源区这层光罩中，有缘区的密度控制在20%~80%之间。
在附加空置有源区填充后，由于改变了器件周围的浅沟槽环境，所以也改变了沟道中的压应力的大小，从而对器件的性能产生了的影响。
发明内容
本发明公开了一种用于提高半导体器件性能的附加空置有源区，用以解决现有技术中附加空置有源区填充后对半导体器件的性能产生负面作用的问题。
本发明的上述目的是通过以下技术方案实现的：
一种用于提高半导体器件性能的附加空置有源区填充方法，包括，一集成电路板上设有多个半导体器件，半导体器件中包括一种第一晶体管，将所述集成电路板未加工半导体器件的空余区域设为浅沟槽区域，其中，用多个附加空置有源区对所述浅沟槽区域进行部分填充，所述附加空置有源区在集成电路板上的轮廓为方形，所述附加空置有源区的任意一边所在的直线与所述半导体器件的沟道方向所在的直线均呈夹角。
如上所述的用于提高半导体器件性能的附加空置有源区填充方法，其中，所述附加空置有源区对所述半导体器件产生压应力，所述附加空置有源区的任意一边所在的直线与所述半导体器件的沟道方向所在的直线均呈夹角，使得附加空置有源区对于半导体器件产生的压应力作用在半导体器件上的角度得到改变，从而减小半导体器件受到的压应力。
如上所述的用于提高半导体器件性能的附加空置有源区填充方法，其中，所述夹角为四十五度。
如上所述的用于提高半导体器件性能的附加空置有源区填充方法，其中，所述第一晶体管为为NMOS器件。
如上所述的用于提高半导体器件性能的附加空置有源区填充方法，其中，改变所述附加空置有源区与所述半导体器件之间的夹角后，所述NMOS器件沟道中受到的压应力减小，从而提高了NMOS器件的电子迁移率，进而提高了所述NMOS器件的性能。
如上所述的用于提高半导体器件性能的附加空置有源区填充方法，其中，所述多个附加空置有源区规则排布在一矩阵上。
如上所述的用于提高半导体器件新能的附加空置有源区填充方法，其中，所述浅沟槽区域环绕在所述半导体器件的周围。
如上所述的用于提高半导体器件性能的附加空置有源区填充方法，其中，所述多个附加空置有源区环绕在所述半导体器件的周围。
如上所述的提高半导体器件中电子迁移率的方法，其中，所述半导体器件还进一步包括PMOS器件，并且所述半导体器件为CMOS器件。
如上所述的提高半导体器件中空穴迁移率的方法，其中，在所述浅沟槽区域内填充附加空置有源区，用以使有源区单位面积的密度较为均匀，进而有利于后续的化学机械抛光工艺的进行。
综上所述，本发明改进了现有技术中附加空置有源区填充后所产生的应力对NMOS器件的性能产生负面影响的问题，通过改变附加空置有源区与NMOS器件之间的角度，实现改变NMOS器件所受的压应力的情况，从而达到提高NMOS器件性能的目的。
附图说明
图1 是现有技术中浅沟槽对有源区作用引起的应力图;
图2是现有技术中附加空置有源区填充(ACT dummy insert)示意图;
图3是本发明用于提高半导体器件性能的附加空置有源区填充方法的结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
图3是本发明用于提高半导体器件性能的附加空置有源区填充方法的结构示意图，请参见图3，一种用于提高半导体器件性能的附加空置有源区填充方法，包括，一集成电路板上设有半导体器件301，半导体器件301中包括一种第一晶体管，将集成电路板未加工半导体器件301的区域设为浅沟槽区域307，其中，如果浅沟槽区域307的面积过大，则会影响浅沟槽填充后的化学机械抛光工艺，所以需要在未加工区域设置浅沟槽，并用多个附加空置有源区304对所述浅沟槽区域307进行填充，所述附加空置有源区304在集成电路板上的轮廓为方形，所述附加空置有源区304的任意一边所在的直线与所述半导体器件301的沟道方向所在的直线均呈夹角，使得附加空置有源区304施加在半导体器件301上压应力并非垂直作用在半导体器件301的有源区边缘，从而使得半导体器件301受到的压应力减小，减小压应力对半导体器件301的影响，提高半导体的性能。
本发明中的附加空置有源区304对所述半导体器件301产生压应力，所述附加空置有源区304的任意一边所在的直线与所述半导体器件301的沟道方向所在的直线均呈夹角，使得附加空置有源区304对于半导体器件301产生的压应力作用在半导体器件301上的角度得到改变，并非垂直作用在半导体器件上，从而减小半导体器件301受到的压应力。
进一步的，附加空置有源区304也可以设置为圆形，圆形附加空置有源区304产生的应力也可以分散作用在半导体器件301上，而非垂直作用在半导体上，同样可以达到分散附加空置有源区304应力的效果；
同样的，附加空置有源区304也可以采用椭圆形等其它形状，能够满足分散应力的效果的形状都可以作为附加空置有源区304的形状；
本发明中所采用的夹角为四十五度，采用四十五度的夹角可以使两边附加空置有源区304靠近半导体器件301的两边的压应力均成45度角向两边分散，这样，作用在半导体器件301沟道中的压应力也相对减小，且更为均匀，从而达到改善半导体器件301性能的作用效果。
本发明中的半导体器件301为NMOS器件，不同于PMOS器件，NMOS器件在受到压应力的情况下会出现性能下降的情况，压应力传导到NMOS器件的沟道中会导致NMOS器件的电子迁移率下降，而在NMOS器件周围的浅沟槽内制造附加空置有源区304改变了NMOS器件环境，使得NMOS器件受到来自附加空置有源区304的压应力，直接导致NMOS器件的性能受到影响，而改变所述附加空置有源区304与所述半导体器件301之间的夹角后，所述NMOS器件沟道中受到的压应力减小，从而提高了NMOS器件的电子迁移率，进而提高了所述NMOS器件的性能。
本发明中多个附加空置有源区304规则排布在一矩阵上，使得附加空置有源区304均匀分布在集成电路板空白区域的浅沟槽内，从而使得有源区单位面积的密度较为均匀，有利于实施化学机械抛光（CMP）工艺，其中，一般情况下，有源区的密度应控制在20%~80%之间。
本发明中的所述浅沟槽区域307环绕在所述半导体器件的周围，多个附加空置有源区304设置在浅沟槽区域307内，且多个附加空置有源区304环绕在所述半导体器件301的周围。
本发明中的半导体器件还进一步包括PMOS器件，并且所述半导体器件为CMOS器件。
本发明中在所述浅沟槽区域内填充附加空置有源区，用以使有源区单位面积的密度较为均匀，进而有利于后续的化学机械抛光（CMP）工艺的进行，由于本发明只改变了附加空置有源区304的形状以及角度，可不对填充样本的密度做改变，故不会对之后的CMP之类的相关工艺造成影响。
综上所述，本发明解决了现有技术中附加空置有源区后所产生的应力对NMOS器件的性能产生负面影响的问题，通过改变附加空置有源区与NMOS器件之间的角度，实现改变NMOS器件所受的压应力的情况，从而达到提高NMOS器件性能的目的。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
Claims (8)
1.一种用于提高半导体器件性能的附加空置有源区填充方法，包括，一集成电路板上设有多个半导体器件，半导体器件中包括一种第一晶体管，将所述集成电路板未加工半导体器件的空余区域设为浅沟槽区域，其特征在于，用多个附加空置有源区对所述浅沟槽区域进行部分填充，所述附加空置有源区在集成电路板上的轮廓为方形，所述附加空置有源区的任意一边所在的直线与所述半导体器件的沟道方向所在的直线均呈夹角，且该夹角为四十五度；所述附加空置有源区度所述半导体器件产生压应力，所述附加空置有源区的任意一边所在的直线与所述半导体器件的沟道方向所在的直线均呈夹角，使得附加空置有源区对于半导体器件产生的压应力作用在半导体器件上的角度得到改变，从而减小半导体器件受到的压应力。
2.根据权利要求1所述的用于提高半导体器件性能的附加空置有源区填充方法，其特征在于，所述第一晶体管为为NMOS器件。
3.根据权利要求2所述的用于提高半导体器件性能的附加空置有源区填充方法，其特征在于，改变所述附加空置有源区与所述半导体器件之间的夹角后，所述NMOS器件沟道中受到的压应力减小，从而提高了NMOS器件的电子迁移率，进而提高了所述NMOS器件的性能。
4.根据权利要求1所述的用于提高半导体器件性能的附加空置有源区填充方法，其特征在于，所述多个附加空置有源区规则排布在一矩阵上。
5.根据权利要求1所述的用于提高半导体器件性能的附加空置有源区填充方法，其特征在于，所述浅沟槽区域环绕在所述半导体器件的周围。
6.根据权利要求5所述的用于提高半导体器件性能的附加空置有源区填充方法，其特征在于，所述多个附加空置有源区环绕在所述半导体器件的周围。
7.根据权利要求1所述的用于提高半导体器件性能的附加空置有源区填充方法，其特征在于，所述半导体器件还进一步包括PMOS器件，并且所述半导体器件为CMOS器件。
8.根据权利要求1所述的用于提高半导体器件性能的附加空置有源区填充方法，其特征在于，在所述浅沟槽区域内填充附加空置有源区，用以使有源区单位面积的密度较为均匀，进而有利于后续的化学机械抛光工艺的进行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110110370.7A CN102412157B (zh) | 2011-04-29 | 2011-04-29 | 用于提高半导体器件性能的附加空置有源区填充方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110110370.7A CN102412157B (zh) | 2011-04-29 | 2011-04-29 | 用于提高半导体器件性能的附加空置有源区填充方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102412157A CN102412157A (zh) | 2012-04-11 |
| CN102412157B true CN102412157B (zh) | 2014-04-30 |
Family
ID=45914173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110110370.7A Active CN102412157B (zh) | 2011-04-29 | 2011-04-29 | 用于提高半导体器件性能的附加空置有源区填充方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102412157B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107204342B (zh) | 2016-03-16 | 2019-08-23 | 昆山工研院新型平板显示技术中心有限公司 | 柔性电子器件及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1450621A (zh) * | 2002-04-09 | 2003-10-22 | 旺宏电子股份有限公司 | 形成隔离元件时消除应力与损伤的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7485544B2 (en) * | 2006-08-02 | 2009-02-03 | Micron Technology, Inc. | Strained semiconductor, devices and systems and methods of formation |
| US8492846B2 (en) * | 2007-11-15 | 2013-07-23 | International Business Machines Corporation | Stress-generating shallow trench isolation structure having dual composition |
| US7671469B2 (en) * | 2007-12-31 | 2010-03-02 | Mediatek Inc. | SiGe device with SiGe-embedded dummy pattern for alleviating micro-loading effect |
| US8321828B2 (en) * | 2009-02-27 | 2012-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy fill to reduce shallow trench isolation (STI) stress variation on transistor performance |
-
2011
- 2011-04-29 CN CN201110110370.7A patent/CN102412157B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1450621A (zh) * | 2002-04-09 | 2003-10-22 | 旺宏电子股份有限公司 | 形成隔离元件时消除应力与损伤的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102412157A (zh) | 2012-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101477984B (zh) | 用于减少微负载效应的半导体装置 | |
| US20140001562A1 (en) | Integrated Circuit Having FinFETS with Different Fin Profiles | |
| JP2019519114A5 (zh) | ||
| JP2007311491A (ja) | 半導体集積回路 | |
| CN101819947A (zh) | 形成集成电路结构的方法 | |
| JP2011530167A (ja) | ホウ素閉じ込めを強化した埋め込みＳｉ／Ｇｅ材質を有するトランジスタ | |
| CN102412157B (zh) | 用于提高半导体器件性能的附加空置有源区填充方法 | |
| CN101924107B (zh) | 一种应力增强的cmos晶体管结构 | |
| CN102412156B (zh) | 一种提高pmos器件中空穴迁移率的多晶硅栅附加样本填充方法 | |
| CN102412183B (zh) | 提高半导体器件中空穴迁移率的方法 | |
| CN103456637B (zh) | SiGe源/漏区制造方法 | |
| US8458638B2 (en) | Cell library, integrated circuit, and methods of making same | |
| CN102064177B (zh) | 一种应力放大的cmos晶体管结构 | |
| CN103985635B (zh) | 一种mos晶体管的制备方法 | |
| CN102437122B (zh) | 提高空穴迁移率的方法以及半导体器件制造方法 | |
| DE102014110785A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
| US20140077384A1 (en) | Bit cell with triple patterned metal layer structures | |
| CN103377940A (zh) | 一种用于sram的p型传输栅极晶体管及其制作方法 | |
| CN102214598B (zh) | 一种记忆浅槽隔离局部应力的mos器件栅的形成方法 | |
| CN204706565U (zh) | 一种半导体器件 | |
| CN102347280B (zh) | 一种用于形成半导体器件结构的方法 | |
| CN105097698A (zh) | 一种半导体器件及其制造方法 | |
| CN105070688A (zh) | 一种节省光罩的cmos阱形成方法 | |
| KR102326316B1 (ko) | 반도체 소자의 제조 방법 | |
| CN106784007B (zh) | 一种载流子增强型mos结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |