CN102412138B - 非现场情况下处理氮化硅膜以保证其高张应力的方法 - Google Patents
非现场情况下处理氮化硅膜以保证其高张应力的方法 Download PDFInfo
- Publication number
- CN102412138B CN102412138B CN201110123685.5A CN201110123685A CN102412138B CN 102412138 B CN102412138 B CN 102412138B CN 201110123685 A CN201110123685 A CN 201110123685A CN 102412138 B CN102412138 B CN 102412138B
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- stress
- film
- nitride film
- die cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种非现场情况下处理氮化硅膜以保证其高张应力的方法，其中，提供一第一模腔、一第二模腔，所述第二模腔内充满等离子体还原剂，在第一模腔中进行半导体器件的应力膜沉积；之后将半导体器件移至第二模腔，第二模腔内的等离子还原剂将应力膜表面被氧化的氧化物内的氧元素去除，以保证应力膜提供的应力不会因为应力膜被氧化而下降。本发明解决了现有技术中氮化硅膜形成工艺中，无法在不对器件造成损害的情况下保持氮化硅膜的高张力的问题，通过将沉积好应力膜的半导体器件从第一模腔转移至充满等离子还原剂的第二模腔，将被氧化的应力膜中的氧化物去除，以保证固化后的应力膜提供的应力不会下降。
Description
技术领域
本发明涉及一种为器件提供张应力的氮化硅膜的形成方法，尤其涉及一种非现场情况下处理氮化硅膜以保证其高张应力的方法。
背景技术
随着半导体器件的缩小，应力对半导体器件的性能的影响越来越大，其中，对于NMOS器件来说，张应力膜（Tensile liner）能够提高NMOS器件的电子迁移率，也就是说张应力膜（Tensile liner）能够有效提高NMOS器件的性能，反之，压应力膜（Compressive liner）将会降低NMOS器件的电子迁移率，也就降低了NMOS器件的性能。
图1是现有技术中氮化硅高张应力膜形成的后的结构示意图，请参见图1，氮化硅高张应力膜被用于应力记忆技术（Stress Memorization Technology，简称，SMT）膜或通孔刻蚀停止层（Contact Etch Stop Layer）膜，以提高NMOS器件的速度。
氮化硅膜用来形成高张应力膜，由于氮化硅膜固化的过程是在非现场的情况下进行的，现场与非现场并非在同一模腔内会出现真空破坏，因此，氮化硅膜会接触氧气，这使得氮化硅膜容易损坏，且会降低氮化硅膜的平均张应力值，进而会影响NMOS器件的性能。
为了解决上述问题，现有技术中提出了如下的技术方案：
图2 是改进后氮化硅高张应力膜形成技术的流程图，请参见图2，在原有的工艺基础上增加一个步骤：在现场膜沉积完成后进行热退火工艺，以提高氮化硅膜的密度，减少随后在大气环境下表面的氧化，最终避免平均张应力的下降，改进后的氮化硅高张应力膜形成技术通过在现场情况下进行生产工艺（在相同的模腔并且没有真空破坏）使得应力水平保持在同一水准上。
但是，上述方法具有热预算高（通常进行热退火工艺所需的温度在500℃以上）的缺点，过高的温度会影响所有的器件的性能，并且进行热退火工艺需要较长的工艺周期，降低产能。
发明内容
本发明公开了一种非现场情况下处理氮化硅膜以保证其高张应力的方法，用以解决现有技术中，氮化硅膜形成工艺中无法在不对器件造成损害的情况下保持氮化硅膜的高张力的问题。
本发明的上述目的是通过以下技术方案实现的：
一种非现场情况下处理氮化硅膜以保证其高张应力的方法，其中，提供一第一模腔、一第二模腔，所述第二模腔内充满等离子体还原剂，在第一模腔中进行半导体器件的应力膜沉积；之后将半导体器件移至第二模腔，第二模腔内的等离子还原剂将应力膜表面被氧化的氧化物内的氧元素去除，以保证应力膜提供的应力不会因为应力膜被氧化而下降。
如上所述的非现场情况下处理氮化硅膜以保证其高张应力的方法，其中，在所述第二模腔内完成应力膜的处理，以避免在处理过程中接触氧气。
如上所述的非现场情况下处理氮化硅膜以保证其高张应力的方法，其中，所述半导体器件为NMOS器件。
如上所述的非现场情况下处理氮化硅膜以保证其高张应力的方法，其中，所述应力膜为氮化硅膜，以提供张应力。
如上所述的非现场情况下处理氮化硅膜以保证其高张应力的方法，其中，所述等离子还原剂为H2或NH3等离子体。
如上所述的非现场情况下处理氮化硅膜以保证其高张应力的方法，其中，所述氮化硅膜为低密度氮化硅膜，以提供高张应力。
如上所述的非现场情况下处理氮化硅膜以保证其高张应力的方法，其中，所述半导体器件还进一步包括PMOS器件，并且所述半导体器件为CMOS器件。
综上所述，由于采用了上述技术方案，本发明非现场情况下处理氮化硅膜以保证其高张应力的方法解决了现有技术中氮化硅膜形成工艺中，无法在不对器件造成损害的情况下保持氮化硅膜的高张力的问题，通过将沉积好应力膜的半导体器件从第一模腔转移至充满等离子还原剂的第二模腔，将被氧化的应力膜中的氧化物去除，以保证固化后的应力膜提供的应力不会下降。
附图说明
图1是现有技术中氮化硅高张应力膜形成的后的结构示意图；
图2 是改进后氮化硅高张应力膜形成技术的流程图
图3是本发明非现场情况下处理氮化硅膜以保证其高张应力的方法的流程图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
图3是本发明非现场情况下处理氮化硅膜以保证其高张应力的方法的流程图，请参见图3，一种非现场情况下处理氮化硅膜以保证其高张应力的方法，其中，提供一第一模腔、一第二模腔，所述第二模腔内具有等离子还原剂（Reducing Agent Plasma），等离子还原剂能够将氮化硅膜内的氧化物去除；在第一模腔中进行半导体器件的应力膜沉积；之后将半导体器件移至第二模腔，在将半导体器件进行转移的过程中，半导体器件的应力膜被氧化，如不采取适当措施，被氧化的应力膜极易出现损坏和应力下降的情况，而在第二模腔内注入等离子还原剂可很好的解决上述问题，第二模腔内的等离子还原剂将被氧化的应力膜内的氧化物去除，以保证固化后的应力膜提供的应力不会因为应力膜被氧化而下降，同时也保证了应力膜不易损坏。
本发明中可将第一模腔称为现场，将第二模腔称为非现场，也就是说膜沉积的工艺步骤是在现场进行的，而去除应力膜内的氧以及应力膜的固化过程是在非现场进行的，现场和非现场的概念可以理解为两个不同的模腔。
本发明中所采取的技术工艺中，采用了两个不同的模腔分别进行沉积及固化的工艺，突破了常规的工艺思维，无需进行额外的热退火工艺来实现提高氮化硅膜的密度，减少随后在大气环境下表面的氧化，最终避免平均张应力的下降的技术效果，无需进行热退火大大缩短了工艺的周期，保证了产能，并且，由于热退火工艺会对器件所有的部分产生影响，因此，不采用热退火工艺有效避免了热退火工艺引起的器件整体性能下降的问题。
本发明中在所述第二模腔内完成应力膜的固化，以避免在固化过程中接触氧气，第二模腔内具有等离子还原剂，使得在第二模腔内的半导体器件的应力膜不会被氧化，也就避免了应力膜氧化后应力下降或容易损坏的问题的出现。
本发明中所涉及的半导体器件为NMOS器件，在NMOS器件上覆盖应力膜能够影响NMOS器件的性能，尤其是在NMOS器件上覆盖张应力膜能够有效提高NMOS器件的电子迁移率，进而有效提高NMOS器件的性能。
本发明中的所述应力膜为氮化硅膜，以提供张应力，图1是现有技术中氮化硅高张应力膜形成的后的结构示意图，请参见图1，在半导体器件上表面沉积氮化硅膜，氮化硅膜将半导体器件的上表面覆盖，在氮化硅膜固化后会对半导体器件的表面产生张应力，该张应力作用在半导体器件的表面会对半导体器件的性能产生影响。
本发明中的所述等离子还原剂为H2或NH3等离子体，同样的，也可以采用其他等离子体作为等离子还原剂，其目的同样是将被氧化的应力膜内的氧化物去除。
本发明中的所述氮化硅膜为低密度氮化硅膜，以提供高张应力，相较于一般的氮化硅膜，低密度的氮化硅膜能够提供更高的张引力，从而使NMOS器件的性能得到进一步的提升。
本发明中的所述半导体器件还进一步包括PMOS器件，并且所述半导体器件为CMOS器件。
本发明中的所述第二模腔内的所述等离子还原剂是将半导体器件移至第二模腔之后再充进第二模腔，既首先将已进行应力膜沉积的半导体器件放入第二模腔，之后，再在第二模腔内充进诸如H2、NH3的等离子还原剂，以将被氧化的应力膜内的氧去除。
进一步的，本发明中的第二模腔内的等离子还原剂也可以是事先充进第二模腔内的，这样，直接将已进行应力膜沉积的半导体器件放入第二模腔即可对已被氧化的应力膜进行氧去除。
综上所述，由于采用了上述技术方案，本发明非现场情况下处理氮化硅膜以保证其高张应力的方法解决了现有技术中氮化硅膜形成工艺中，无法在不对器件造成损害的情况下保持氮化硅膜的高张力的问题，通过将沉积好应力膜的半导体器件从第一模腔转移至充满等离子还原剂的第二模腔，将被氧化的应力膜中的氧化物去除，以保证固化后的应力膜提供的应力不会下降。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
Claims (6)
1.一种非现场情况下处理氮化硅膜以保证其高张应力的方法，其特征在于，提供一第一模腔、一第二模腔，所述第二模腔内充满等离子体还原剂，在第一模腔中进行半导体器件的应力膜沉积；之后将半导体器件移至第二模腔，第二模腔内的等离子还原剂将应力膜表面被氧化的氧化物内的氧元素去除，以保证应力膜提供的应力不会因为应力膜被氧化而下降；其中，所述应力膜为氮化硅膜。
2.根据权利要求1所述的非现场情况下处理氮化硅膜以保证其高张应力的方法，其特征在于，在所述第二模腔内完成应力膜的处理，以避免在处理过程中接触氧气。
3.根据权利要求1所述的非现场情况下处理氮化硅膜以保证其高张应力的方法，其特征在于，所述半导体器件为NMOS器件。
4.根据权利要求1所述的非现场情况下处理氮化硅膜以保证其高张应力的方法，其特征在于，所述应力膜提供张应力。
5.根据权利要求1所述的非现场情况下处理氮化硅膜以保证其高张应力的方法，其特征在于，所述等离子还原剂为H2或NH3等离子体。
6.根据权利要求1所述的非现场情况下处理氮化硅膜以保证其高张应力的方法，其特征在于，所述半导体器件还进一步包括PMOS器件，并且所述半导体器件为CMOS器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110123685.5A CN102412138B (zh) | 2011-05-13 | 2011-05-13 | 非现场情况下处理氮化硅膜以保证其高张应力的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110123685.5A CN102412138B (zh) | 2011-05-13 | 2011-05-13 | 非现场情况下处理氮化硅膜以保证其高张应力的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102412138A CN102412138A (zh) | 2012-04-11 |
| CN102412138B true CN102412138B (zh) | 2014-06-04 |
Family
ID=45914156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110123685.5A Active CN102412138B (zh) | 2011-05-13 | 2011-05-13 | 非现场情况下处理氮化硅膜以保证其高张应力的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102412138B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101593764A (zh) * | 2008-05-30 | 2009-12-02 | 株式会社瑞萨科技 | 半导体器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7279746B2 (en) * | 2003-06-30 | 2007-10-09 | International Business Machines Corporation | High performance CMOS device structures and method of manufacture |
| US7429517B2 (en) * | 2004-05-13 | 2008-09-30 | Texas Instruments Incorporated | CMOS transistor using high stress liner layer |
-
2011
- 2011-05-13 CN CN201110123685.5A patent/CN102412138B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101593764A (zh) * | 2008-05-30 | 2009-12-02 | 株式会社瑞萨科技 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102412138A (zh) | 2012-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102064182B (zh) | 降低传感器暗电流的ccd制作方法 | |
| JP2006332606A5 (zh) | ||
| CN104952896A (zh) | 采用深沟槽隔离的图像传感器的制作方法 | |
| CN102412138B (zh) | 非现场情况下处理氮化硅膜以保证其高张应力的方法 | |
| CN105185702A (zh) | 高k金属栅极结构的制造方法 | |
| CN102543821B (zh) | 浅沟槽隔离结构的形成方法 | |
| CN103531540B (zh) | 半导体器件制造方法 | |
| JP5565804B2 (ja) | ゲートスタック形成方法 | |
| CN102376578A (zh) | 实现双应力应变技术的方法 | |
| CN104078478A (zh) | 背照式cmos影像传感器及其制造方法 | |
| KR20100014253A (ko) | 화합물 물질 웨이퍼 및 상응하는 화합물 물질 웨이퍼의 제조방법 | |
| US9419137B1 (en) | Stress memorization film and oxide isolation in fins | |
| CN104064448B (zh) | SiGe源/漏区的制造方法 | |
| CN102446832B (zh) | 一种避免双刻蚀阻挡层引起的接触孔不通的方法 | |
| US10276366B2 (en) | Low interface state device and method for manufacturing the same | |
| CN104701234A (zh) | 一种半导体器件的制作方法 | |
| CN105489484A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN109830433A (zh) | 制作半导体元件的方法 | |
| CN102610571B (zh) | 一种形成双应力刻蚀阻挡层及前金属介电质层的方法 | |
| CN102709178B (zh) | 一种形成双应力层氮化硅薄膜的方法 | |
| CN103050404B (zh) | 一种mosfet器件沟槽和保护环的制造方法 | |
| CN102709247B (zh) | 一种形成双应力刻蚀阻挡层的方法 | |
| CN102110653A (zh) | 形成双金属栅极结构的方法 | |
| CN112382559B (zh) | 一种异质薄膜结构及其制备方法 | |
| US9064888B2 (en) | Forming tunneling field-effect transistor with stacking fault and resulting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |