CN102403277B - 构造电路的方法和电路 - Google Patents

构造电路的方法和电路 Download PDF

Info

Publication number
CN102403277B
CN102403277B CN201110269152.8A CN201110269152A CN102403277B CN 102403277 B CN102403277 B CN 102403277B CN 201110269152 A CN201110269152 A CN 201110269152A CN 102403277 B CN102403277 B CN 102403277B
Authority
CN
China
Prior art keywords
semiconductor chip
generation current
bed device
circuit
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110269152.8A
Other languages
English (en)
Other versions
CN102403277A (zh
Inventor
T.皮尔克
J.布茨
A.弗兰克
F.哈格
H.韦伯
A.赫希斯特
S.克尼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN102403277A publication Critical patent/CN102403277A/zh
Application granted granted Critical
Publication of CN102403277B publication Critical patent/CN102403277B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/04—Construction or manufacture in general
    • H01M10/0436—Small-sized flat cells or batteries for portable equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • H01M10/0525—Rocking-chair batteries, i.e. batteries with lithium insertion or intercalation in both electrodes; Lithium-ion batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M6/00—Primary cells; Manufacture thereof
    • H01M6/40—Printed batteries, e.g. thin film batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及构造电路的方法和电路。建议了一种用于构造具有至少一个半导体芯片（130）的电路的方法，所述至少一个半导体芯片（130）被注入有浇注材料（140）。该方法包括施加产生电流的层装置（370）的步骤，用于在具有所述至少一个半导体芯片（130）的电路的元件上构造电化学元件。

Description

构造电路的方法和电路
技术领域
本发明涉及一种用于构造具有至少一个半导体芯片的电路的方法，涉及一种具有至少一个半导体芯片的电路和涉及一种具有所述电路的传感器模块。
背景技术
在芯片的构造和连接技术中，采用所谓的晶片级封装（Waferlevelpackaging）。在此，各个封装过程在硅晶片上或在晶片格式的装置上被执行。
US3,579,056A1描述了一种用于制造半导体设备的方法，其中半导体器件被安置在支承体（Traeger）上并且被聚氨酯层包络。紧接着，去除支承体并且针对半导体器件安置导体。
发明内容
在该背景下，利用本发明介绍了一种根据独立权利要求所述的用于构造具有至少一个半导体芯片的电路的方法和具有至少一个半导体芯片的电路。有利的扩展方案从相应的从属权利要求以及以下的描述中得到。
本发明基于如下认知：与集成蓄能器、譬如薄层电池一起以晶片级工艺（所谓的晶片级封装）制造芯片封装提供了极大的优点。因此，芯片封装可以被扩展了例如薄层电池形式的蓄能器的附加功能，使得产生了具有集成形成的薄层电池的晶片级封装。
在晶片级工艺中，芯片被装备在临时的支承体衬底上。紧接着，借助模制材料（Moldmasse）制造芯片模制材料晶片，在去除支承体衬底之后在该芯片模制材料晶片上制造用于电接触的新布线平面。布线平面的任务是将非常细小的连接格栅（Anschlussraster）（如在原始硅晶片上）展开到更粗的程度，以连接到由于制造技术而不能实现精细结构的印刷电路板上。
薄层电池适合于集成有硅半导体芯片。例如可以采用基于美国橡树岭国家实验室（OakRidgeNationalLaboratory）的Bates等人在“Thin-filmrechargeablelithiumbatteries”（1995年,J.PowerSources54，第58页）所描述的工艺的薄层电池。这种具有固体电解质的电池比常规的具有液态电解质的电池也耐受更高的温度。
本发明的优点在于，薄层电池的制造过程可以被直接集成到晶片级封装工艺流中。此外，在需要时，封装大小、例如横向尺寸（Abmasse）可以成本低廉地被扩展，只要现有的硅芯片面对于电池而言不足够，或另一方面在结构上可以利用配置接合垫本来所需的对尺寸的增大。事后将电池集成到制成的电路中不是必要的。因此，可以成本低廉且紧凑地制造能量自主的或能量辅助的半导体模块或传感器模块。
本发明提出了一种用于构造具有至少一个半导体芯片的电路的方法，所述至少一个半导体芯片被注入有浇注材料，该方法具有如下步骤：
施加（Aufbringen）产生电流的层装置（galvanischeSchichtanordnung），用于在具有至少一个半导体芯片的该电路的元件上构造电化学元件。
电路可以被理解为如下集成电路：该集成电路具有多个电子器件。该电路可以以晶片级封装的形式给出。该半导体芯片可以是半导体部件，例如是硅芯片。该电路在此可以具有一个或多个半导体芯片。半导体芯片可以以封装的形式或带壳体的形式存在并且被配备有接触连接。产生电流的层装置可以被理解为多个薄层的序列。产生电流的层装置用作用于进行能量存储的原电池。例如，产生电流的层装置可以是电池并且尤其是可以是薄层电池，其中可设想2D电池或者3D电池。产生电流的层装置可以通过依次例如沉积或者溅射多个薄层来形成。在此，不必要的是，产生电流的层装置按时间顺序来施加。而是电化学元件可以在一个步骤中、即同时被施加为“制成的”电池。例如，可以将电化学元件层压。产生电流的层装置被形成在该电路的一个元件上，更确切地说被形成在该电路的一个元件的表面上。该电路的该元件例如可以是至少一个半导体芯片、布线层或者该电路的浇注材料。在制成的电路中，半导体芯片至少部分地用浇注材料包络。例如，半导体芯片除了接触侧之外可以被注入有浇注材料。根据一种实施形式，在芯片被注入之前，电化学元件已经处于该芯片上。根据另一实施形式，电化学元件被施加到已经被注入的芯片上。
根据一种实施形式，在施加步骤在时间上相继地施加多个薄层，以便形成产生电流的层装置。薄层例如可以是薄的电极层和固体电解质层。该实施形式提供了如下优点：产生电流的层装置可以在该电路的不同元件的不同表面上形成，而不改变产生电流的层装置的基本设计。不同于预制的电池，在形成产生电流的层装置的步骤中可以进行对施加表面的相应情况进行不费事的匹配。
施加的步骤可以在以下步骤之前、之后或者与以下步骤并行地进行：将至少一个半导体芯片以其接触侧安置在支承体衬底上的步骤；给支承体衬底上的至少一个半导体芯片注入有浇注材料的步骤；将支承体衬底从所述至少一个半导体芯片脱离（Abloesen）的步骤，其中所述至少一个半导体芯片的接触侧被显露；和/或在所述至少一个半导体芯片的接触侧上形成布线层的步骤。这些步骤通常在一个晶片级封装过程中被实施。将至少一个半导体芯片以接触侧安置在支承体衬底上例如可以被理解为借助胶粘剂、例如粘合膜的粘贴。粘合膜在此可以已被或者被设置在支承体衬底上，并且所述至少一个芯片接着可以被置于该支承体衬底上。支承体衬底例如可以具有晶片的形式。在将支承体衬底从所述至少一个半导体芯片脱离时，支承体衬底和胶粘剂从所述至少一个半导体芯片的支承体衬底的胶粘剂被去除。布线层的形成利用公知的譬如金属溅射、涂装（Belacken）、光刻或者电镀的半导体技术方法来进行。这提供了如下优点：根据本发明的、产生电流的层装置的形成可以没有困难地被列入到晶片级封装工艺过程中并且因而可以以最小的制造开销和以在过程方面灵活的方式被实现。在上述步骤中的一个或多个之前、之后或与上述步骤中的一个或多个并行地实施形成的步骤取决于在该电路的哪个元件上要布置产生电流的层装置。
根据一种实施形式，该元件可以是该电路的布线层，其中在施加的步骤中将产生电流的层装置施加在布线层的区域上。该电路可以具有层结构，其中布线层可以被理解为该电路的层结构中的布线平面。布线层尤其是用于提供用于接触半导体芯片的接触线路和用于提供在该电路的电子器件之间的电路内部的电连接。布线层可以延伸超出半导体芯片的接触侧的面。在这种情况下，产生电流的层装置可以至少在布线层的部分上延伸。该实施形式提供了如下优点：产生电流的层装置的施加或者形成可以与该电路的布线几何结构无关地进行。但是此外，产生电流的层装置也可以被定位在本来就存在的布线附近，这能够实现来自/到产生电流的层装置的短的线路长度。
该元件也可以是浇注材料，至少一个半导体芯片被注入到该浇注材料中，其中在施加的步骤中将产生电流的层装置施加在浇注材料的区域上。浇注材料可以是模制材料或模制复合物（Mold-Compound）。浇注材料的施加有多个薄层的区域可以是浇注材料的背侧表面。浇注材料的背侧表面与布线层背离。在这种情况下，多个用于形成产生电流的层装置的薄层可以被施加到浇注材料的背侧表面上。多个用于形成产生电流的层装置的薄层也可以被施加到浇注材料的背侧表面中的凹进部或者加深部（Vertiefung）中。该实施形式提供了如下优点：产生电流的层装置的形成与该电路的布线几何结构无关地或没有损害该电路的布线几何结构地进行。
此外，该元件可以是至少一个半导体芯片，其中在施加的步骤中将产生电流的层装置施加在所述至少一个半导体芯片的区域上。在这种情况下，多个薄层可以至少被施加在所述至少一个半导体芯片的表面的部分上。这提供了如下优点：产生电流的层装置被定位在要供给能量的半导体芯片附近并且也定位在布线附近，这能够实现来自/到产生电流的层装置的短的线路长度。
在这种情况下，所述至少一个半导体芯片在接触侧上具有凹进部，其中在施加的步骤中将产生电流的层装置施加在该凹进部中。半导体芯片的接触侧可以是该半导体芯片的有源侧，在该有源侧上也可以有该芯片的电接触部。如果半导体芯片被注入在浇注材料中，则接触侧没有用浇注材料覆盖。在接触侧上的凹进部可以被布置为使得所述至少一个半导体芯片的接触部不受损害。半导体芯片可以与凹进部一起被预制在接触侧上。凹进部可以在接触侧的部分上延伸。该特别的实施形式提供了如下优点：在将产生电流的层结构集成到该电路中时不需要附加的分开的层用于构造蓄能器的多个薄层。
在施加的步骤中，产生电流的层装置也可以被施加在所述至少一个半导体芯片的背侧的至少一部分上。所述至少一个半导体芯片的背侧可以被理解为与所述至少一个半导体芯片的接触侧背离的表面。多个薄层在这种情况下可以被施加在所述至少一个半导体芯片的背侧的部分上或者被施加在整个背侧上。在该背侧上也可以是凹进部或者加深部，在该凹进部或者加深部中可以施加有产生电流的层装置。该其他的特别的实施形式提供了如下优点：产生电流的层装置的形成与该电路的布线几何结构无关地或没有损害该电路的布线几何结构地进行。
此外，本发明提出了一种具有至少一个半导体芯片的电路，所述至少一个半导体芯片被注入有浇注材料，该电路具有以下特征：
产生电流的层装置，所述产生电流的层装置被施加用于在具有至少一个半导体芯片的电路的元件上构造电化学元件。
产生电流的层装置可以用作用于存储能量的装置，并且给该电路提供供电电压、稳定的参考电压或者短时的旁路电压（Ueberbrueckungsspannung）。
此外，本发明提出了一种带有根据本发明的电路的传感器模块。
传感器模块例如可以被理解为具有分析IC的磁传感器、压力传感器、惯性传感器等等。在该传感器模块中，可以有利地采用根据本发明的电路。因此，根据本发明的晶片级封装工艺可以与集成蓄能器一起被用在传感器模块中。传感器的使用可能性例如在RFID标签中。因此，传感器模块、例如压力传感器可以是能量自主的或能量辅助的。
附图说明
以下借助所附的附图示例性地详细阐述本发明。其中：
图1至7示出了根据本发明的实施例的处于制造过程中的电路的图示；以及
图8至11示出了根据本发明的实施例的方法的流程图。
在以下对本发明的优选实施例的描述中，针对在不同附图中示出的并且类似起作用的元件使用了相同的或者类似的附图标记，其中省去了对这些元件的重复描述。
具体实施方式
图1示出了根据本发明的实施例的处于制造过程中的电路的层结构的截面图。该电路在此借助根据本发明的实施例的方法来制造。该层结构包括支承体衬底110、粘合膜120形式的胶粘剂、半导体芯片130和模制材料或浇注材料140。该方法基于晶片级封装工艺。在此，借助粘合膜120将芯片130固定在支承体衬底110上并且紧接着进行过模制或者注入。
在支承体衬底110的上侧上有粘合膜120的薄层。在粘合膜120的表面上，将半导体芯片130彼此相邻地粘接。半导体芯片130可以在粘合膜120上被布置成一个或多个行或者被布置成其他图案。所粘贴的半导体芯片130被注入在浇注材料140中。在图1的截面图中，为了清楚易懂和适宜性起见仅仅示出了通过晶片的部分的层结构的横截面。所示出的结构可以在整个晶片上以所示出的方式和方法重复。
支承体衬底110由适于该工艺的材料、例如晶片或者金属板构成。支承体衬底此处可以由合适的在本领域中公知的材料来制造。在这种情况下自然也可以涉及合适材料的组合。支承体衬底110具有两个主表面。
粘合膜120在支承体衬底110的两个主表面之一（图1中的上部主表面）上以薄的层被施加。粘合膜120覆盖支承体衬底110的在图1中所示的整个主表面。粘合膜120可以由合适的在本领域中公知的胶粘剂材料来制造。在这种情况下自然也可以涉及合适材料的组合。
半导体芯片130分别在其主表面之一上被固定在粘合膜120上。半导体芯片130是相同的或者不同的集成电路或者是基于半导体衬底（例如硅）的微结构化的器件或者纳米结构化的器件。在图1中例如示出了四个半导体芯片130。半导体芯片130在下文中为了更好的清楚性目的在图1中从左向右被称作芯片A、芯片B、芯片C和芯片D。芯片A和B与第一电路相关，而芯片C和D与第二电路相关。在芯片A和芯片B之间以及在芯片C和芯片D之间的横向距离小于在芯片B和芯片C之间的横向距离，在图1中大致为一半大。在半导体芯130被粘接到粘合膜120上的下侧上存在半导体芯片130的连接面。半导体芯片130的下侧在这种情况下是半导体芯片130的有源侧或者接触侧。半导体芯片130的连接面或者电接触部在图1中在芯片的下端部上被示为扁平的矩形。在图1中，芯片A和芯片C各具有一个连接面，而芯片B和芯片D各具有两个连接面。半导体芯片130可以具有其他连接面，这些其他的连接面在图1中所选择的剖切平面之前或者之后。
模制材料或浇注材料140（也公知为模制复合物）可以由合适的在本领域公知的材料来制造。在这种情况下也自然可以涉及合适材料的组合。浇注材料140在图1中作为向上平面的覆盖层被布置在半导体芯片130上。浇注材料140在除了半导体芯片130被固定在粘合膜120上的那侧之外的所有侧包围和覆盖半导体芯片130。浇注材料140围绕所有被布置在粘合膜120上的半导体芯片130并且在所述半导体芯片130上形成连续的层。在粘合膜120的未粘贴有半导体芯片130的区域中，浇注材料140与粘合膜120接触。如在图1中所示的那样，半导体芯片130的有源侧和浇注材料140对于粘合膜120在一个平面中平齐地结束。
因此，图1中所示的层结构可以通过以下方式借助晶片级封装工艺来制造：待封装的半导体芯片130以有源侧向下借助合适的材料、优选地粘合膜120被固定到支承体衬底110上。接着，半导体芯片130借助合适的模制方法、有利地例如是膜模制（Filmmolden）而以浇注材料140来过模制或被注入有浇注材料140。
图2示出了根据本发明的实施例的处于制造过程中的电路的层结构的截面图。该电路在此借助根据本发明的实施例的方法来制造。该方法基于晶片级封装工艺。图2中所示的层结构类似于在图1中所示的层结构，不同之处在于：粘合膜120和支承体衬底110被去除，并且在半导体芯片130和浇注材料140的现在显露的表面上利用例如涂装、金属溅射、光刻等等的半导体技术安放布线层250。
布线平面或者布线层250覆盖半导体芯片130的有源侧和浇注材料140的下部表面。在布线层250的朝向半导体芯片130的表面上形成导电连接，用于半导体芯片彼此间并且向外的布线（后者在图2中未示出）。在图2中通过在第一布线层250中的扁平的矩形示出了芯片彼此间的两个导电连接或者印制导线。图2中所示的连接在芯片A的连接面与芯片B的连接面之间和在芯片C的连接面与芯片D的连接面之间走向。在芯片B和芯片C之间不存在导电连接，因为这些芯片分别与稍后被分离的不同电路相关。在图2中，布线层250大致具有图1中的粘合膜120的厚度。
为了从图1中所示的层结构出发得到图2中所示的层结构，实施晶片级封装工艺的其他步骤。从图1中的状态出发，将粘合膜120和支承体衬底110从半导体芯片130和模制材料或浇注材料140脱离。因此，获得一类芯片-模制材料复合晶片。基于晶片形式，所述复合晶片现在可以在半导体技术的公知设备上被进一步加工。在去除膜120和支承体衬底110之后，布线平面250借助如涂装、金属溅射、光刻等等的半导体技术来安放。利用譬如金属溅射、光刻或者电镀的半导体技术方法，实现了半导体芯片130的电布线，或者实现了在不同半导体芯片在一个封装中的情况下的多个芯片的电布线。
图3示出了根据本发明的实施例的处于制造过程中的电路的层结构的截面图。该电路在此借助根据本发明的实施例的方法来制造。图3中所示的层结构类似于图2中所示的层结构，不同之处在于：在布线层250上施加有电池层360。这些图中所示的层厚度只是出于清楚易懂的原因这样被选择。实际的层厚度可以不同于所示的层厚度。
根据图3的截面图，电池层360具有薄层电池形式的两个产生电流的层装置370，用于各自构造蓄能器，并且电池层360具有针对外部连接的两个接触垫或接触连接面380。因此，两个电池370被集成到电池层360中。整个电路的接触连接面的数目可以不同于在该截面图中所示的两个接触连接面，并且例如明显更高。芯片B和D的连接面分别通过经由布线层250和电池层360的穿通接触部而与接触连接面380之一导电连接。在图3中，电池层360大致具有布线层250的六倍的厚度。布线层250在此被布置在半导体芯片130或者浇注材料140与电池层360之间。产生电流的层装置370与电池层360的朝向布线层250的表面平齐地结束，并且在图3中在厚度方面延伸穿过电池层360的层厚度的大约四分之三。接触连接面380被布置在电池层360的背离布线层250的表面上。
产生电流的层装置370的第一产生电流的层装置在相邻的芯片A和B的中间空隙上并且在相邻的芯片A和B的边缘区域上延伸。产生电流的层装置370的第二产生电流的层装置在相邻的芯片C和D的中间空隙上和在相邻的芯片C和D的边缘区域上延伸。产生电流的层装置的第一产生电流的层装置通过布置在布线层250的下侧或者电池层360的上侧上的印制导线和穿通接触部与布线层250的上侧上的印制导线导电连接。芯片B和D的连接面分别通过穿过层250、360的穿通接触部而与接触连接面380之一导电连接。
为了从图2中所示的层结构出发得到图3中所示的层结构，在晶片级封装工艺的步骤中利用如金属溅射、光刻或者电镀的半导体技术方法与布置在电池层360中的产生电流的层装置370共同实现电池层360。在此，首先，产生电流的层装置370可以被施加到布线层250上，并且紧接着被电池层360的基本材料包围。可替换地，首先可以将电池层360的基本材料的部分施加到布线层250上，紧接着将产生电流的层装置370施加到基本材料的凹处部中并且最后施加电池层360的其他基本材料，以便遮盖产生电流的层装置370。因此，利用诸如溅射或者沉积的工艺此外还在电池层360上或者在电池层360中实现一个或多个产生电流的层装置370。与施加电池370并行地或在电池沉积之前或者紧接着电池沉积，利用如金属溅射、光刻或者电镀的半导体技术方法实现硅芯片的电布线或者实现在不同的硅芯片在一个封装中的情况下的多个芯片的电布线，并且实现了用于接触封装的接触垫。
在根据本发明的该实施例中，在制造图2中的芯片-模制材料复合晶片之后，在所述复合晶片的有源侧上进行产生电流的层装置370或薄层电池的集成。通过与模制材料140的耐温性匹配的合适的方法将针对电池的层系统370施加到复合晶片上。
利用简单的方法、譬如2D层的溅射，这样可以实现可以提供少量容量、例如针对稳定的参考电压或者短的旁路电压提供少量容量的2D电池。另外的可能方法例如是借助例如在气相中的合适的前体进行沉积或者是所谓的“原子层沉积（ALD，atomiclayerdeposition）”，所谓的“原子层沉积（ALD）”逐个单层地沉积并且在此实现了非常好的层质量以及沉积的高一致性。
也可能的是实现如下三维电池：所述三维电池在相同的面积需求的情况下能够实现明显更高的容量并且这样例如能够实现这样生产的系统在较长的时间段上的自主运行。这在本发明的该实施例中在晶片的有源前侧上通过如下方式进行：合适的材料、例如苯并环丁烯（BCB，Benzocyclobuten）以较高的层厚度被施加并且被结构化。在另一实施形式中，半导体芯片也可以以合适的方法、譬如DRIE/开槽（Trenchen）来预先结构化。紧接着，电池层系统以如下合适的方法来施加：该方法能够实现以充分的层厚度和一致性沉积在被结构化的衬底上。
因此获得了根据本发明的实施例的在前侧上具有集成的薄层电池（2D或3D）的晶片级封装。
图4示出了根据本发明的实施例的处于制造过程中的电路的层结构的截面图。该电路在此借助根据本发明的实施例的方法来制造。图4中所示的层结构类似于图2中所示的层结构，不同之处在于：在浇注材料140的背离布线层250的表面上施加有带有产生电流的层装置470的电池层460。此外，不同于图2和图3，在布线层250中和在布线层250上形成接触连接面380。产生电流的层装置对半导体芯片或者对布线平面的（图4中未示出的）接触优选地可以通过在浇注材料中的导电穿通接触部来进行。针对外部连接的两个接触垫或接触连接面380根据图4的截面图被布置在布线层250的背离半导体芯片130的接触侧的表面上。整个电路的接触连接面的数目自然可以不同于在该截面图中所示的两个接触连接面，并且明显更高。芯片B和D的连接面分别通过穿过布线层250的穿通接触部而与接触连接面380之一导电连接。
电池层460在图4中具有薄层电池形式的两个产生电流的层装置470，用于各自构造蓄能器。在图4中，电池层460大致具有布线层250的四倍的厚度。产生电流的层装置470与电池层460的朝向浇注材料140的表面平齐地结束。产生电流的层装置470在图4中在厚度方面延伸穿过电池层460的层厚度的大约四分之三。
产生电流的层装置470的第一产生电流的层装置在相邻的芯片A和B的中间空隙上并且至少在相邻的芯片A和B的边缘区域上延伸。在图4中，产生电流的层装置470的第一产生电流的层装置多数部分在芯片A上延伸。产生电流的层装置470的第二产生电流的层装置在相邻的芯片C和D的中间空隙上并且至少在相邻的芯片C和D的边缘区域上延伸。在图4中，产生电流的层装置470的第二产生电流的层装置多数部分在芯片C上延伸。产生电流的层装置470与其余的电路或其余的封装或者复合晶片的导电连接为了简单起见而在图4中未示出，但是在实际电路中自然如本领域技术人员所清楚的那样来实施。
为了从图2中所示的层结构出发得到图4中所示的层结构，在晶片级封装工艺的步骤中利用如金属溅射、光刻或者电镀的半导体技术方法在布线层250上实现接触垫380，用于接触封装。根据该实施例，利用诸如溅射或者沉积的工艺此外还在电池层460上或者在电池层460中实现一个或多个产生电流的层装置470。利用半导体技术方法（金属溅射、光刻、电镀）进行硅芯片（或者在不同硅芯片在一个封装中的情况下的多个芯片）的电布线和用于接触封装的接触垫与施加电池并行地或在电池沉积之前或者紧接着电池沉积来实现。
在根据本发明的该实施例中，在制造图2的芯片-模制材料复合晶片之后，在所述复合晶片的与布线层250对置的背侧上进行产生电流的层装置470或薄层电池的集成。通过与模制材料140的耐温性匹配的合适的方法将针对电池的层系统470施加到所述复合晶片上。
利用简单的方法、譬如溅射2D层，这样可以实现如下2D电池：所述2D电池可以提供少量容量、例如针对稳定的参考电压或者短的旁路电压提供少量容量。其他可能的方法例如是借助例如在气相中的合适的前体进行沉积或者是所谓的“原子层沉积（ALD）”，所述“原子层沉积（ALD）”逐个单层地沉积并且在此实现了非常好的层质量以及沉积的高一致性。
也可能的是实现如下三维电池：所述三维电池在相同的面积需求的情况下能够实现明显更高的容量并且这样例如能够实现这样生产的系统在较长的时间段上的自主运行。这在本发明的该实施例中在晶片的背侧上通过如下方式进行：合适的材料、例如苯并环丁烯（BCB）以较高的层厚度被施加并且被结构化。在另一实施形式中，半导体芯片也可以以合适的方法、譬如DRIE/开槽来预先结构化。紧接着，电池层系统以如下合适的方法来施加：该方法能够实现以充分的层厚度和一致性沉积在被结构化的衬底上。
因此获得了根据本发明的实施例的在背侧上具有集成的薄层电池（2D或者3D）的晶片级封装。
图5示出了根据本发明的实施例的处于制造过程中的电路的层结构的截面图。该电路在此借助根据本发明的实施例的方法来制造。图5中所示的层结构类似于图2中所示的层结构，主要不同在于：在浇注材料140的与布线层250背离的表面中施加有产生电流的层装置570。图5中所示的截面图仅仅示出了具有唯一的处于制造过程中的电路的复合晶片的部分，其中该电路例如具有芯片A和芯片B或者具有芯片C和芯片D。
此外，在图5中所示的本发明实施例（类似于图4中的实施例）中，在布线层250中和在布线层250上形成接触连接面380。产生电流的层装置570被施加在如下凹进部或者加深部中：所述凹进部或者加深部被形成在浇注材料140的背离布线层250的表面（图2中的复合晶片的背侧）中。形成有产生电流的层装置570的凹进部在复合晶片的背侧的边缘区域中在浇注材料140中延伸。带有产生电流的层装置570的该凹进部在图5的截面图中被布置为使得这些凹进部和产生电流的层装置570没有重叠半导体芯片130之一。产生电流的层装置570的厚度为布线层250的厚度的大约五倍。产生电流的层装置570的厚度对应于凹进部的深度。因此，产生电流的层装置570与复合晶片的背侧上的浇注材料平齐地结束。
根据该实施例，封装经焊接接触部被接触到上级的印刷电路板590上，并且电池经线接合被接触到上级的印刷电路板590上。另一（未示出的）可能性会是借助在模制材料中的穿通接触部将电池接触到布线平面250上。
为了从图2中所示的层结构出发得到图5中所示的层结构，只要不是已经存在，就在浇注材料140中形成凹进部。利用合适的工艺、譬如溅射或者沉积将产生电流的层装置570施加在该凹进部中。此外，针对接合线的连接面和接触垫380被构造用于接触产生电流的层装置570。
在根据本发明的该实施例中，在制造图2中的芯片-模制材料复合晶片之后，在所述复合晶片的与布线层250对置的背侧上进行产生电流的层装置570或薄层电池的集成。通过与模制材料140的耐温性匹配的合适方法将针对电池的层系统570施加到在浇注材料140的背侧中的凹进部中。
通过在制造晶片复合结构时（例如仿制被结构化的模制工具时）的合适方法可以制造被结构化的背侧，或者利用合适的结构化方法或者对模制材料140的有针对性地刻蚀来结构化在复合晶片的背侧上的平坦的模制材料140。紧接着，电池层系统570以合适的方法被施加。在这种情况下也应注意模制材料140的温度限制。然而，必要时例如使用与标准不同的具有较高的偏差温度的合成材料。
根据一种实施例，在图5中所示的布局中，3D电池可以被施加到复合晶片的背侧中。得到了根据本发明的实施例的在背侧中具有封装集成的薄层电池（3D）的晶片级封装。
图6示出了根据本发明的实施例的处于制造过程中的电路的层结构的截面图。该电路在此借助根据本发明的实施例的方法来制造。图6中所示出的层结构类似于图2中所示的层结构，主要不同在于：在半导体芯片130的接触侧的凹进部中施加有产生电流的层装置670。图6中所示的截面图仅仅示出了唯一的处于制造过程中的电路，其中该电路例如具有芯片A和芯片B或者具有芯片C和芯片D。凹进部被形成在芯片A或芯片C的接触侧中。
此外，在本发明的在图6中所示的实施例（类似于图4和图5中的实施例）中，在布线层250中和在布线层250上形成接触连接面380。
产生电流的层装置670在半导体芯片130的朝向布线层250的表面（半导体芯片130的接触侧或者有源侧）上被施加在凹进部中。半导体芯片130的接触侧中的凹进部在图6的截面图中从左边缘延伸直至大约半导体芯片130的接触侧的中部中。然而，凹进部的延伸可以不同于图6中所示的延伸，并且例如更小或者更大。产生电流的层装置670的厚度大致对应于布线层250的厚度。产生电流的层装置670的厚度对应于凹进部的深度。因此，产生电流的层装置670与半导体芯片130的接触侧平齐地结束。
为了获得图6中所示的层结构，首先利用诸如溅射或者沉积的工艺，将产生电流的层装置670施加在半导体芯片130的接触侧或前侧或者有源侧上的凹进部中。接着，带有集成的薄层电池670的半导体芯片130在晶片级封装的在图1和图2中所描述的工艺流的范围中被封装。此外，在晶片级封装工艺的步骤中利用如金属溅射、光刻或者电镀的半导体技术方法在布线层250上实现接触垫380，用于接触封装。
因此，获得根据本发明的实施例的晶片级封装，其中首先将薄层电池集成到芯片的前侧（有源侧）上。因此，芯片集成的电池通过集成到硅晶片的芯片前侧或有源前侧上而形成。
图7示出了根据本发明的实施例的处于制造过程中的电路的层结构的截面图。该电路在此借助根据本发明的实施例的方法来制造。图7中所示出的层结构类似于图2中所示的层结构，主要不同在于：在半导体芯片130的与半导体芯片130的接触侧对置的背侧上分别施加有产生电流的层装置770。图7中所示的截面图仅仅示出了唯一的处于制造过程中的电路，其中该电路例如具有芯片A和芯片B或者具有芯片C和芯片D。
此外，在本发明的在图7中示出的实施例中，类似于图4至图6的实施例，在布线层250中和在布线层250上形成接触连接面380。
产生电流的层装置770被施加在半导体芯片130的背离布线层250的并且与接触侧对置的表面（半导体芯片130的背侧）上。在半导体芯片130的背侧上的产生电流的层装置770在图7的截面图中在半导体芯片130的整个背侧、即整个表面上延伸。然而，产生电流的层装置770的延伸可以不同于图7中的延伸。
为了获得图7中所示的层结构，首先利用诸如溅射或者沉积的工艺将产生电流的层装置770施加在半导体芯片130的背侧上。接着，带有集成的薄层电池770的半导体芯片130在晶片级封装的在图1和图2中所描述的工艺流的范围中被封装。产生电流的层装置与半导体芯片的（图7中未示出的）接触优选地可以通过在半导体芯片中从背侧到接触部前侧的导电穿通接触部来实现。此外，在晶片级封装工艺的步骤中利用如金属溅射、光刻或者电镀的半导体技术方法在布线层250上实现接触垫380，用于接触封装。
因此获得了根据本发明的实施例的晶片级封装，其中薄层电池事先被集成到硅晶片/芯片的背侧上。因此，芯片集成的电池通过集成到芯片背侧或硅晶片的未被使用的背侧上来形成。
图8示出了根据本发明的实施例的用于构造具有至少一个半导体芯片的电路的方法的流程图。在步骤805，由多个薄层构成的产生电流的层装置在时间上相继地被施加在至少一个半导体芯片的接触侧的凹进部上。在步骤810，至少一个半导体芯片以接触侧被安置在支承体衬底上。在步骤820，支承体衬底上的至少一个半导体芯片被注入有浇注材料。在步骤830，支承体衬底从至少一个半导体芯片被脱离，其中至少一个半导体芯片的接触侧被显露。因此，现在提供了半导体芯片-浇注材料复合晶片，在所述半导体芯片-浇注材料复合晶片上借助公知的方法可以施加布线层。
图9示出了根据本发明的另一实施例的用于构造具有至少一个半导体芯片的电路的方法的流程图。在步骤915，由多个薄层构成的产生电流的层装置同时或者在时间上相继地被施加在至少一个半导体芯片的与接触侧对置的背侧上。这优选地还在半导体芯片的晶片复合结构中进行。在步骤810，接着至少一个半导体芯片以接触侧被安置在支承体衬底上。在步骤820，至少一个半导体芯片与多个薄层和支承体衬底共同被注入有浇注材料。在步骤830，支承体衬底从至少一个半导体芯片被脱离，其中至少一个半导体芯片的接触侧被显露。因此，现在提供了半导体芯片-浇注材料复合晶片，在所述半导体芯片-浇注材料复合晶片上可以借助公知的方法施加布线层。因此，根据该实施例，在芯片被注入之前首先将电池施加到芯片背侧上。
图10示出了根据本发明的另一实施例的用于构造具有至少一个半导体芯片的电路的方法的流程图。在步骤810，至少一个半导体芯片以接触侧被安置在支承体衬底上。在步骤820，支承体衬底上的至少一个半导体芯片被注入有浇注材料。在步骤1025，由多个薄层构成的产生电流的层装置在时间上相继地被施加在浇注材料上。在步骤830，支承体衬底从至少一个半导体芯片脱离，其中至少一个半导体芯片的接触侧被显露。步骤830和1025也可以以相反的顺序来实施。因此，现在提供了半导体芯片-浇注材料复合晶片，在所述半导体芯片-浇注材料复合晶片上可以借助公知的方法施加布线层。
图11示出了根据本发明的另一实施例的用于构造具有至少一个半导体芯片的电路的方法的流程图。在步骤810，至少一个半导体芯片以接触侧被安置在支承体衬底上。在步骤820，支承体衬底上的至少一个半导体芯片被注入有浇注材料。在步骤830，支承体衬底从至少一个半导体芯片被脱离，其中至少一个半导体芯片的接触侧被显露。因此，现在提供了如下的至少一个半导体芯片，所述至少一个半导体芯片除了接触面之外被注入有浇注材料。在步骤1140，借助诸如金属溅射、涂装、光刻或者电镀的半导体技术方法，在至少一个半导体芯片的接触侧上形成布线层。在步骤1145，由多个薄层构成的产生电流的层装置在时间上相继地被施加在布线层上。
紧接着，可以分别分割复合晶片。分别与施加电池并行地或在电池沉积之前或者紧接着电池沉积，利用如金属溅射、光刻或者电镀的半导体技术方法实现硅芯片的电布线或者实现在不同硅芯片在一个封装中的情况下的多个芯片的电布线，并且实现接触垫，用于接触封装。
替换于在时间上相继地施加电化学元件的各个层，如依据上述实施例所描述的那样，也可以将预制的电化学元件作为一个单元来施加。该行为方式尤其是可以应用于依据图3和4所描述的实施例中。
所描述的并且在附图中所示的实施例仅仅示例性地被选择。不同的实施例可以完全或者关于各个特征彼此组合。一个实施例也可以通过另一实施例的特征来补充。根据已经进行何种预处理或者还要进行何种后处理，所述用于制造电路的方法也可以仅仅包括依据附图所描述的方法步骤中的一个或者各个方法步骤。

Claims (9)

1.一种用于构造具有至少一个半导体芯片（130）的电路的方法，所述至少一个半导体芯片（130）被注入有浇注材料（140），该方法具有如下步骤：
施加（805；915；1025；835；1145）产生电流的层装置（370；470；570；670；770），用于在具有所述至少一个半导体芯片（130）的电路的元件上构造电化学元件，
其中，施加（805；915；1025；835；1145）的步骤在以下步骤之前、之后或者与以下步骤并行地进行：将至少一个半导体芯片（130）以所述至少一个半导体芯片（130）的接触侧安置（810）在支承体衬底（110）上的步骤；给支承体衬底上的所述至少一个半导体芯片注入（820）有浇注材料（140）的步骤；将支承体衬底从所述至少一个半导体芯片脱离（830）的步骤，其中所述至少一个半导体芯片的接触侧被显露；和/或在所述至少一个半导体芯片的接触侧上形成（1140）布线层（250）的步骤。
2.根据权利要求1所述的方法，其中，在施加（805；915；1025；835；1145；855）的步骤中，在时间上相继地施加多个薄层，以便形成产生电流的层装置（370；470；570；670；770）。
3.根据上述权利要求之一所述的方法，其中，元件是电路的布线层（250），其中在施加的步骤中将产生电流的层装置施加在布线层的区域上。
4.根据权利要求1或2所述的方法，其中，元件是浇注材料（140），至少一个半导体芯片（130）被注入到所述浇注材料（140）中，其中在施加的步骤中将产生电流的层装置施加在浇注材料的区域上。
5.根据权利要求1或2所述的方法，其中，元件是至少一个半导体芯片（130），其中在施加的步骤中将产生电流的层装置施加在所述至少一个半导体芯片的区域上。
6.根据权利要求5所述的方法，其中，至少一个半导体芯片（130）在接触侧上具有凹进部，其中在施加的步骤中将产生电流的层装置施加在所述凹进部中。
7.根据权利要求5所述的方法，其中，在施加的步骤中将产生电流的层装置施加在所述至少一个半导体芯片（130）的背侧的至少一部分上。
8.一种具有至少一个半导体芯片（130）的电路，所述至少一个半导体芯片（130）被注入有浇注材料（140），该电路具有以下特征：
产生电流的层装置（370；470；570；670；770），所述产生电流的层装置（370；470；570；670；770）被施加用于在具有所述至少一个半导体芯片（130）的电路的元件上构造电化学元件，
其中，施加（805；915；1025；835；1145）的步骤在以下步骤之前、之后或者与以下步骤并行地进行：将至少一个半导体芯片（130）以所述至少一个半导体芯片（130）的接触侧安置（810）在支承体衬底（110）上的步骤；给支承体衬底上的所述至少一个半导体芯片注入（820）有浇注材料（140）的步骤；将支承体衬底从所述至少一个半导体芯片脱离（830）的步骤，其中所述至少一个半导体芯片的接触侧被显露；和/或在所述至少一个半导体芯片的接触侧上形成（1140）布线层（250）的步骤。
9.一种传感器模块，其具有根据权利要求8所述的电路。
CN201110269152.8A 2010-09-14 2011-09-13 构造电路的方法和电路 Expired - Fee Related CN102403277B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE201010040704 DE102010040704A1 (de) 2010-09-14 2010-09-14 Verfahren zum Aufbauen einer elektrischen Schaltung und elektrische Schaltung
DE102010040704.6 2010-09-14

Publications (2)

Publication Number Publication Date
CN102403277A CN102403277A (zh) 2012-04-04
CN102403277B true CN102403277B (zh) 2016-02-24

Family

ID=44898848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110269152.8A Expired - Fee Related CN102403277B (zh) 2010-09-14 2011-09-13 构造电路的方法和电路

Country Status (5)

Country Link
US (1) US8993356B2 (zh)
CN (1) CN102403277B (zh)
DE (1) DE102010040704A1 (zh)
FR (1) FR2964797A1 (zh)
IT (1) ITMI20111611A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012224432A1 (de) * 2012-12-27 2014-04-10 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zum Herstellen einer elektrischen Schaltung
US10181449B1 (en) * 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579056A (en) * 1967-10-21 1971-05-18 Philips Corp Semiconductor circuit having active devices embedded in flexible sheet
US5455126A (en) * 1992-07-29 1995-10-03 Martin Marietta Energy Systems, Inc. Electra-optical device including a nitrogen containing electrolyte
CN101443937A (zh) * 2006-05-12 2009-05-27 无穷动力解决方案股份有限公司 集成电路或电路板上的薄膜电池组及其方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5161304A (en) * 1990-06-06 1992-11-10 Sgs-Thomson Microelectronics, Inc. Method for packaging an electronic circuit device
JP2003092271A (ja) * 2001-07-13 2003-03-28 Seiko Epson Corp 半導体装置及びその製造方法
KR100673616B1 (ko) * 2005-12-05 2007-01-24 경상대학교산학협력단 웨이퍼 뒷면에 전원공급장치가 내장된 반도체용 실리콘웨이퍼
KR101458958B1 (ko) * 2008-06-10 2014-11-13 삼성전자주식회사 반도체 칩, 반도체 패키지 및 반도체 칩의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579056A (en) * 1967-10-21 1971-05-18 Philips Corp Semiconductor circuit having active devices embedded in flexible sheet
US5455126A (en) * 1992-07-29 1995-10-03 Martin Marietta Energy Systems, Inc. Electra-optical device including a nitrogen containing electrolyte
CN101443937A (zh) * 2006-05-12 2009-05-27 无穷动力解决方案股份有限公司 集成电路或电路板上的薄膜电池组及其方法

Also Published As

Publication number Publication date
FR2964797A1 (fr) 2012-03-16
US8993356B2 (en) 2015-03-31
US20120061860A1 (en) 2012-03-15
DE102010040704A1 (de) 2012-03-15
CN102403277A (zh) 2012-04-04
ITMI20111611A1 (it) 2012-03-15

Similar Documents

Publication Publication Date Title
CN100495797C (zh) 包括贯穿连接的微电池的生产方法
CN101330068B (zh) 模制重配置晶片、使用其的叠置封装及该封装的制造方法
JP5621155B2 (ja) ３ｄ電子モジュールをビアにより垂直に相互接続する方法
CN101308803B (zh) 半导体器件的制造方法
JP4994274B2 (ja) 電子部品パッケージの製造方法
CN104051337A (zh) 立体堆叠集成电路系统芯片封装的制造方法与测试方法
TW200826229A (en) Process for the collective fabrication of 3D electronic modules
CN104025288A (zh) 半导体封装及其制造方法
CN102105894B (zh) 具有多个部件的芯片卡
CN101681886A (zh) 半导体组合件、堆叠式半导体装置及制造半导体组合件及堆叠式半导体装置的方法
CN103400830B (zh) 多层芯片堆叠结构及其实现方法
CN106605298A (zh) 晶片级无源器件的集成
CN105489565A (zh) 嵌埋元件的封装结构及其制法
CN105246249A (zh) 电路基板及其制造方法
CN102543729B (zh) 电容的形成方法及其电容结构
CN108862185A (zh) 制造晶圆级封装的mems组件的方法和mems组件
CN103650207B (zh) 具有可配置电输出的储电和/或发电元件堆叠的架构及制作这种架构的方法
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN102403277B (zh) 构造电路的方法和电路
CN104299919B (zh) 无芯层封装结构及其制造方法
CN102376539B (zh) 用于制造电路的方法和电路
CN103681648B (zh) 电路和用于制造电路的方法
CN103871914B (zh) 制作层堆叠的方法
CN107622988A (zh) 嵌入式干膜电池模块及其制造方法
US9685423B2 (en) Semiconductor chip assembly and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160224

Termination date: 20190913

CF01 Termination of patent right due to non-payment of annual fee