CN102395971B - 专有电路布局识别 - Google Patents

专有电路布局识别 Download PDF

Info

Publication number
CN102395971B
CN102395971B CN200980158774.4A CN200980158774A CN102395971B CN 102395971 B CN102395971 B CN 102395971B CN 200980158774 A CN200980158774 A CN 200980158774A CN 102395971 B CN102395971 B CN 102395971B
Authority
CN
China
Prior art keywords
group
predetermined physical
physical feature
circuit
circuit layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980158774.4A
Other languages
English (en)
Other versions
CN102395971A (zh
Inventor
礼·明·阿尔贝特·丁
舜-彪·苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Machines Ltd filed Critical Advanced Risc Machines Ltd
Publication of CN102395971A publication Critical patent/CN102395971A/zh
Application granted granted Critical
Publication of CN102395971B publication Critical patent/CN102395971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

提供了用于识别对专有电路布局的使用的方法。输入电路的布局的表示并且识别该电路的一组预定物理特征的位置。随后将该组位置与预先生成的特性图案文件相比较，该特性图案文件包括专有电路布局中的一组这些预定物理特征的相对位置的表示。如果该组位置匹配特性图案文件的相对位置，则生成指示出找到了对专有电路布局的使用的输出。

Description

专有电路布局识别
技术领域
本发明涉及专有电路布局(proprietary circuit layout)。更具体而言，本发明涉及对专有电路布局的使用的识别。
背景技术
专有电路布局的所有者可能希望从那些选择设计、制造和/或使用包含有这种专有电路布局的电路的人收取特许使用费支付。然而，虽然大多数制造商和最终用户将会相应于其对这些专有电路布局的使用而正当地向所有者作出特许使用费支付，当代电路设计的复杂性可意味着由于跟踪对特定专有电路布局的使用的困难性而没有收取到一些特许使用费。
由于此原因，为了设法识别对其专有电路布局的使用，已知专有电路布局所有者向其电路布局添加信息，该信息将使其以后能够容易地识别出给定的电路包含一个或多个其专有电路布局。例如，以IP库的形式发布电路布局的电路设计者可在该IP库中保存的电路布局内嵌入标签数据，从而依赖于用于在电路生产过程中的以后阶段识别该嵌入的标签数据以识别对其专有电路布局的使用的技术。这种技术记载在文献“Virtual ComponentIdentification Physical Tagging Standard 1.3.0”(可从http://www.vsi.org/docs/IPP_Tagging_Std％201_30.pdf取得)中。然而，此技术的一个重大缺陷是最终用户、工厂或集成设备制造商(IDM)可能无意中去除此标签数据，或者甚至故意地去除它，从而使得以后不可能通过此方法来识别专有电路布局。
用于嵌入标签信息的另一替换技术是“水印”，例如Garimella等人所著的“VLSI Implementation of Online Digital Watermarking Techniquewith Difference Encoding for 8-Bit Gray Scale Images”，VLSID pp.283，16thInternational Conference on VLSI Design，2003-1063-9667/03 IEEE中记载的那种。这描述了向专有数字内容添加信息以识别该数字内容的所有者的方法。
所有这种现有技术都具有相同的基本缺点，即标签数据或水印必须不仅在最初被添加，而且仍能够被意外或故意地去除，从而电路设计者丧失了出于特许使用费目的而跟踪对其专有电路布局的使用的能力。
因此，希望提供一种用于识别对专有电路布局的使用的改进技术。
发明内容
从第一方面来看，本发明提供了一种生成要被用于识别对专有电路布局的使用的特性图案文件的方法，该方法包括以下步骤：输入包括所述专有电路布局的表示的布局数据库文件；从所述布局数据库文件中提取所述专有电路布局的一组预定物理特征的相对位置；以及生成所述特性图案文件，所述特性图案文件包括所述专有电路布局的所述一组预定物理特征的所述相对位置的表示。
本发明的发明人认识到，可以实现对专有电路布局的使用的识别，而无需向该专有电路布局嵌入或附加上附加信息。尤其，它们认识到，通过参考专有电路布局的一组预定物理特征的相对位置，能够以较高的确定度识别专有电路布局。
另外，发明人认识到，可以从包括专有电路布局的表示的布局数据库文件(例如“IP库”)识别这组预定物理特征的相对位置。这里，术语“相对位置”应当被理解为涵盖绝对位置(例如指定的坐标系统中的一组限定的坐标)，以及仅相对于彼此限定的一组坐标。这样可以生成包括这些相对位置的表示的特性图案文件，供以后用于识别对该专有电路布局的使用。
换言之，本发明的技术设法基于电路的物理的、不可去除的特性，而不是能够被去除的水印或标签，来识别专有电路布局。此方案的两个优点在于，一方面，不需要修改电路布局(例如不需要添加标签数据)，而另一方面，对专有电路布局的识别依赖于电路本身的物理特性，从而最终用户如果不损害电路的功能就不能去除这些物理特性。本发明的技术还有一个优点，即其是与在这些技术最初被投入实践之前生产的电路“后向兼容”的，因为识别依赖于电路的固有组件，而不是特定的添加的标签或水印。
将会认识到，有多种方式能够用于提取相对位置。在一个实施例中，提取步骤包括：解析所述布局数据库文件以识别指示所述一组预定物理特征的元素；以及从所述元素确定所述一组预定物理特征的所述相对位置。布局数据库文件可充分包括超出识别这些预定物理特征所必需的信息的相当大量的信息，因此首先解析布局数据库文件以识别指示该组预定物理特征的元素，然后根据这些元素确定该组预定物理特征的相对位置，是有利的。
被选择来允许识别预定物理特征的元素可采取多种形式，但在一个实施例中，识别是在几何基础上执行的，并且元素包括表示预定物理特征的几何形状。
可能给定的一类预定物理特征就将为本发明的识别目的提供充分多的一组。然而，在一个实施例中，如果第一类预定物理特征的计数小于由提取规则限定的预定下限，则至少第二类预定物理特征被包括在所述一组预定物理特征中。从而，通过包括将至少另一类预定物理特征，增大了该组的成员数，从而随后使用这个组进行的识别于是就更可靠。
虽然布局数据库文件可仅包含单个专有电路布局的表示，但在一个实施例中，布局数据库文件是专有电路布局的库，从而布局数据库文件包括多个专有电路布局的表示。
当布局数据库文件以这种方式包括多个专有电路布局时，选择从中提取该组预定物理特征的相对位置的特定预定物理特征可能是有利的，在一个实施例中，提取步骤包括依据提取规则从所述多个专有电路布局中选择所述专有电路布局。
将会认识到，在此上下文中可限定各种提取规则，但在一个有利的实施例中，提取规则包括对所述专有电路布局中的所述预定物理特征的计数的约束。已经发现，如果给定的专有电路布局中的预定物理特征的计数太低，则由此得到的所提取的相对位置将导致对专有电路布局的使用的太多假肯定识别的风险。另一方面，已经发现，如果给定的专有电路布局中的预定物理特征的计数太高，则在此基础上执行使用识别所要求的计算资源太高，而这是不合需要的。约束此计数落在这两个限度内的提取规则是有利的。
在一个实施例中，解析步骤是参考附加信息执行的，附加信息包括以下各项中的至少一个：产品信息；工厂信息；工艺信息；以及层信息。此附加信息允许了以更有针对性的方式执行解析，例如针对专有电路布局的给定层。虽然附加信息可从多个来源得到，但在一个实施例中，附加信息被包含在设计定案(tapeout)信息内。
该组预定物理特征可以多种方式被布置在专有电路布局中，但在一个实施例中，该组预定物理特征是部署在所述专有电路布局的预定层中的。这有利简化了识别过程。
在一个实施例中，提取步骤是参考预定的一组提取规则执行的。这些提取规则例如可约束执行提取的方式、所提取的相对位置的格式、该组预定物理特征的性质，等等。
虽然可以使用在专有电路布局中识别的预定物理特征的所有示例，但在一个实施例中，提取步骤包括选择所述预定物理特征的子集作为所述一组预定物理特征。
将会认识到，布局数据库文件可具有许多不同的格式。在一个实施例中，布局数据库文件包括至少一个GDSII(图形数据系统II格式)文件。在另一实施例中，布局数据库文件包括以下各项中的至少一个：OASIS(开放艺术作品交互标准格式)文件；GERBER文件；以及DXF文件。
虽然原则上可使用各种不同种类的物理特征，但已发现当所述一组预定物理特征包括所述专有电路布局的一组接触时是有利的。尤其，当这些接触是金属-聚合物接触时是有利的。这种特征给出了在生成特性图案文件时容易识别并且通常以适合于这里的识别目的的数目出现的一组。然而，如果需要第二类预定物理特征以补充该组的数目，则在一个实施例中，第一类预定物理特征包括金属-聚合物接触，并且第二类预定物理特征包括扩散接触。
可使用其他示例性物理特征。在另一实施例中，该组预定物理特征包括所述专有电路布局的从以下各项中选择的特征：扩散层中的特征；金属层中的特征；通孔；和/或晶体管位置和/或大小。
为了简化特性图案文件的生成及其以后与被调查电路的比较，在一个实施例中，所述专有电路布局的所述一组预定物理特征的相对位置是由所述一组预定物理特征的相对原点限定的。
该组预定物理特征原则上可以是专有电路布局的任何物理特征，但在一个实施例中，该组预定物理特征包括所述专有电路布局的电路组件。这使得识别方法尤其耐用，因为电路组件就其性质而言是专有电路布局的功能所固有的，从而对其的去除可能损害该功能。
从第二方面来看，本发明提供了一种识别对专有电路布局的使用的方法，该方法包括以下步骤：输入电路的布局的表示；从所述表示识别所述电路的测试组的预定物理特征的位置；将所述位置与预先生成的特性图案文件相比较，所述特性图案文件包括所述专有电路布局中的特性组的预定物理特征的相对位置的表示；以及生成指示所述比较步骤的结果的输出。
接着对本发明的第一方面的讨论，以相关的方式，本发明的第二方面允许了实现对专有电路布局的使用的识别，而无需参考预先嵌入或附加的附加信息。从而通过将预先生成的包括专有电路布局的一组预定物理特征的相对位置的表示的特性图案文件相比较，可以以高确信度识别对专有电路布局的使用，而没有繁重的多个假肯定识别。
将会认识到，有多种方式可用于执行识别位置的步骤。在一个实施例中，识别步骤包括：解析所述表示以识别指示所述测试组的预定物理特征的元素；以及从所述元素确定所述测试组的预定物理特征的所述位置。该表示可充分包括超出识别这些预定物理特征所必需的信息的相当大量的信息，因此首先解析该表示以识别指示测试组的预定物理特征的元素，然后根据这些元素确定测试组的预定物理特征的位置，是有利的。
被选择来允许识别预定物理特征的元素可采取多种形式，但在一个实施例中，识别是在几何基础上执行的，并且元素包括表示所述测试组的预定物理特征的几何形状。
可能电路的测试组的预定物理特征的位置可覆盖比特性图案文件中表示的相对位置更大的面积，在一个实施例中，比较步骤包括在所述测试组的预定物理特征的所述位置上移动，以寻找与所述特性组的预定物理特征的匹配。
在一个实施例中，解析步骤是参考所述表示中包括的附加信息执行的，所述附加信息包括以下各项中的至少一个：产品信息；工厂信息；工艺信息；以及层信息。此附加信息允许了以更有针对性的方式执行解析，例如针对电路的给定层。实际上，在一个实施例中，该组预定物理特征是部署在所述电路的预定层中的。
将会认识到，该表示可具有许多不同格式。在一个实施例中，所述电路的所述布局的表示包括GDSII设计定案。在另一实施例中，所述电路的所述布局的表示包括以下各项中的至少一个：OASIS文件；GERBER文件；以及DXF文件。
虽然原则上可使用各种不同种类的物理特征，但已发现当所述测试组的预定物理特征包括所述电路的一组接触时是有利的。尤其，当这些接触是金属-聚合物接触时是有利的。这种特征给出了电路的布局的表示中容易识别的一组。
可使用其他示例性物理特征。在另一实施例中，测试组的预定物理特征包括所述电路的从以下各项中选择的特征：扩散层中的特征；金属层中的特征；通孔；和/或晶体管位置和/或大小。
为了简化与预先生成的特性图案文件的位置比较，在一个实施例中，所述电路的所述测试组的预定物理特征的位置是由所述组的预定物理特征的相对原点限定的。
测试组的预定物理特征原则上可以是电路的任何物理特征，但在一个实施例中，测试组的预定物理特征包括所述电路的电路组件。这使得识别方法尤其耐用，因为电路组件就其性质而言是电路的功能所固有的，从而对其的去除可能损害该功能。
从第三方面来看，本发明提供了一种用于生成要被用于识别对专有电路布局的使用的特性图案文件的数据处理装置，该数据处理装置包括：输入电路，被配置为输入包括所述专有电路布局的表示的布局数据库文件；提取电路，被配置为从所述布局数据库文件中提取所述专有电路布局的一组预定物理特征的相对位置；以及生成电路，被配置为生成所述特性图案文件，所述特性图案文件包括所述专有电路布局的所述一组预定物理特征的所述相对位置的表示。
从第四方面来看，本发明提供了一种用于生成要被用于识别对专有电路布局的使用的特性图案文件的数据处理装置，该数据处理装置包括：输入装置，用于输入包括所述专有电路布局的表示的布局数据库文件；提取装置，用于从所述布局数据库文件中提取所述专有电路布局的一组预定物理特征的相对位置；以及生成装置，用于生成所述特性图案文件，所述特性图案文件包括所述专有电路布局的所述一组预定物理特征的所述相对位置的表示。
从第五方面来看，本发明提供了一种存储计算机程序的计算机可读存储介质，所述计算机程序在被执行时使得计算机实现根据第一方面的方法。
从第六方面来看，本发明提供了一种用于识别对专有电路布局的使用的数据处理装置，该数据处理装置包括：输入电路，被配置为输入电路的布局的表示；识别电路，被配置为从所述表示识别所述电路的测试组的预定物理特征的位置；比较电路，被配置为将所述位置与预先生成的特性图案文件相比较，所述特性图案文件包括所述专有电路布局中的特性组的预定物理特征的相对位置的表示；以及生成电路，被配置为生成指示所述比较步骤的结果的输出。
从第七方面来看，本发明提供了一种用于识别对专有电路布局的使用的数据处理装置，该数据处理装置包括：输入装置，用于输入电路的布局的表示；识别装置，用于从所述表示识别所述电路的测试组的预定物理特征的位置；比较装置，用于将所述位置与预先生成的特性图案文件相比较，所述特性图案文件包括所述专有电路布局中的特性组的预定物理特征的相对位置的表示；以及生成装置，用于生成指示所述比较步骤的结果的输出。
从第八方面来看，本发明提供了一种存储计算机程序的计算机可读存储介质，所述计算机程序在被执行时使得计算机实现根据第二方面的方法。
附图说明
参考如附图中所示的本发明的实施例将仅以示例方式描述本发明，附图中：
图1示意性地表示了专有电路布局和所提取的该专有电路布局的一组预定物理特征的相对位置；
图2示意性地表示了用于提取一组预定物理特征的相对位置并且生成特性图案文件的一系列模块；
图3示意性地表示了用于识别电路的测试组的预定物理特征的位置并将这些位置与特性图案文件相比较的一系列模块；
图4是示出在将电路的测试组的预定物理特征与特性图案文件相比较时执行的一系列步骤的流程图；并且
图5示意性地表示适用于实现本发明的技术的通用计算机。
具体实施方式
图1示意性地示出了总地指示为10的专有电路布局的平面图。此专有电路布局10由通常布置在若干层上的不同组件构成。这些组件包括金属层特征、聚合物层特征、金属-聚合物接触、扩散接触、扩散层特征和通孔。图1中还示出并总地指示为20的是指示出专有电路布局10中的金属-聚合物接触的相对位置的一组点。换言之，点20的集合示出了当除了金属-聚合物接触以外的所有组件已被去除时的专有电路布局10。该组金属-聚合物接触位置20从而表示专有电路布局特有的图案，并且可用于识别在制造的电路中对专有电路布局10的使用，如下文中所述。
图2示意性地示出了提取一组预定物理特征的相对位置并生成特性图案文件的过程。该过程开始于IP库100，其包含数个专有电路布局的布局的表示。一般地，IP库可包括存储器、标准单元和IO库。在此示例中，IP库数据库被分层次地布置成GDSII格式，从而提供了一种存储器效率高的存储格式。被重使用多次的专有电路布局(例如触发器布局)作为该层次体系的最低级别的“树叶单元”存在。
IP库100为特性图案文件生成器110形成流输入，其中特性图案文件生成器110被实现在通用计算机中。特性图案文件生成器包括流解析器120、图案提取器130和存储引擎140。从而，可以看出，在此实施例中以软件模块的形式提供模块120、130和140，但在另外的实施例中可以硬件单元的形式提供这些模块。流解析器120将流重格式化为适合于图案提取的格式，并且将这个经重格式化的数据传递到图案提取器130。在此示例性实施例中，为了限制存储器使用，流解析器每次解析来自IP库100的一个树叶单元。
流解析器120还参考设计定案信息150工作，设计定案信息150表示包括产品信息、工厂信息、工艺信息和层信息在内的附加信息。例如，与触发器的专有电路布局相对应的树叶单元被流解析器120参考布置该触发器的金属-聚合物接触的特定层来处理。图案提取器130随后从其在该层中的几何表示(例如一组矩形特征)识别金属-聚合物接触，并且生成包括该组金属-聚合物接触的相对位置的表示的特性图案文件。这些相对位置在此实施例中被生成为每个几何对象的原点(几何中心)。利用预定物理特征的原点具有以下优点，即对这些特征的大小和形状的调整(例如作为可制造性设计(DFM)或光学邻近校正(OPC)调整的一部分)通常将不会严重影响这些特征的相对原点。虽然此实施例专注于该组金属-聚合物接触的相对位置，但在其他实施例中，作为替换(或作为附加)，这些特征可从另外的层，例如扩散层或金属层取得。作为替换(或作为附加)，可以使用层之间的通过连接，例如通孔。
图案提取器130参考提取规则160动作，提取规则160决定应当如何执行图案提取。示例性的提取规则是对图案提取器转化成特性图案文件的金属-聚合物接触的数目的约束。如果例如金属-聚合物接触的数目超过预定的限度，则图案提取器可选择根据预定规则忽略一些金属-聚合物接触，或者此特定的专有电路布局可被丢弃，因为不适合于生成特性图案文件。从而，提取规则可用于从IP库中选择例如由于其具有的金属-聚合物接触的数目而被认为特别适合于以后的识别的特定专有电路布局。
另一示例性提取规则使得图案提取器额外地提取扩散接触，如果金属-聚合物接触的数目没有达到预定的下限的话。通过额外地包括扩散接触，可以增加所提取的接触的总数(即该组的预定物理特征中的元素的数目)，从而使得所生成的特性图案文件可以更可靠地用于识别对此特定专有电路布局的使用。
所生成的特性图案文件(也被称为“金图案”)被传递到存储引擎140，存储引擎140在金图案数据库170中存储该特性图案文件。通常，对IP库迭代地执行提取过程，每次解析一个树叶单元，并且如果存在符合提取规则160的特性图案，则提取该特性图案。
图3示意性地示出了用于识别专有电路布局的使用的过程。此过程将通常发生在从设计定案生产集成电路的工厂或集成设备制造商(IDM)处。这里，设计定案(在此示例中采取GDSII格式)表示所制造的电路。此GDSII设计定案形成图案比较器210的输入，其中该图案比较器210由通用计算机实现。图案比较器210包括流解析器220、测试图案提取器230和扫描器240。从而，可以看出，在此实施例中以软件模块的形式提供模块220、230和240，但在另外的实施例中可以硬件单元的形式提供这些模块。流解析器220输入GDSII设计定案并将其转换成如下格式：从该格式中，测试图案提取器230可提取测试图案。流解析器220从而以与流解析器120类似的方式操作，并且也利用了设计定案中的包括产品信息、工厂信息、工艺信息和层信息在内的附加信息。例如，流解析器220可以只解析与预期将布置金属-聚合物接触的特定层有关的信息。
在此示例中，测试图案提取器230以与图2中的图案提取器130类似的方式操作，即其识别电路的特定层中的接触并且提取其位置。这里，提取所有接触，包括金属-聚合物接触和扩散接触两者。具体地，测试图案提取器230提取接触的相对原点。该组位置随后被传递到扫描器240，扫描器240将此测试图案与存储在金图案数据库170(图2)中的每个目标金图案相比较。这样做之后，扫描器240生成指示出在所提取的测试图案中是否找到了任何目标金图案的图案匹配报告250。
现在参考图4中所示的流程图来描述扫描器240的操作。该流程开始于步骤300，并且在步骤310，所提取的测试图案被输入到扫描器240中。在步骤320，将变量T设置到零，并且在步骤330，从金图案数据库170中取得目标图案T。在步骤340，将变量i设置到零，并且在步骤350，将目标图案的第一点与第一所提取测试图案点对齐。然后，在步骤360，检查对于目标图案的第i点是否存在匹配。由于在步骤350已将目标图案的第一(第0)点与测试图案中的一点匹配，因此对于此第一次迭代将始终找到匹配。在步骤370，将变量i递增1。在步骤380，检查i是否超过imax(imax是当前目标图案中的点的总数)。如果i没有超过imax，则流程返回到步骤360，并且迭代过程继续对于第i点检查匹配，即循环经过目标图案的每个点以查明其是否与所提取的测试图案中的一点相匹配。应当注意，目标图案的一点与所提取的测试图案之间的肯定匹配(步骤360)源自于两个点的位置在预定的容限内一致。此容限是由系统管理员选择的，以使其限不是太严格(导致太多假否定)也不是太宽松(导致太多假肯定)。在此实施例中，设置预定的容限，以使得不发生假肯定识别，并且使得总体上可实现对被测电路中的给定专有电路布局的识别的6σ置信水平。
如果在任意阶段不存在匹配，则流程退出迭代循环并且前进到步骤390，其中在测试图案上移动目标图案以试图匹配一对点，即尝试将目标图案的第一点与测试图案的新的一点对齐。如果所提取的测试图案覆盖的面积大于目标图案，则此移动是必要的。移动在如下情况下可能尤其必要：其中，设计定案已被“平坦化”，即层次性的节省存储器的结构已至少部分被放弃，从而使得电路布局的给定实例在设计定案中被表示多次(而不是出现在被引用多次的单个实例中)。在更简单的场景中，可能不需要移动目标图案，并且步骤390和400可事实上被忽略，直接通到步骤410。
如果通过移动可能发生这种对齐(即配对)，则流程从步骤400返回到步骤340，在该步骤中变量i被重置到零。在步骤350将新的第一点对相互对齐，并且步骤360、370和380的迭代匹配过程继续。然而，如果新的一对接触不可能，则在步骤400，流程前进到步骤410，在该步骤中变量T被递增1。在步骤420，测试T现在是否超过了Tmax(即金图案数据库中的目标图案的总数)。如果T超过了Tmax，则在步骤430，扫描器240生成指示没有找到匹配目标图案的图案匹配报告250。在步骤440，如果需要扫描更多测试图案，则流程返回到步骤310以输入下一个提取的测试图案。另一方面，如果已经扫描了所有测试图案，则流程在步骤450结束。
返回步骤380，如果i超过了imax，则流程前进到步骤460，在该步骤中扫描器240生成指示出找到了匹配目标图案的图案匹配报告250。在步骤465，将T递增1，并且在步骤470，测试T现在是否超过Tmax(即金图案数据库中的目标图案的总数)。如果超过，则在步骤480，检查是否需要扫描更多测试图案。如果有更多测试图案要扫描，则流程返回到步骤310以输入下一个提取的测试图案。另一方面，如果已经扫描了所有测试图案，则流程在步骤450结束。如果在步骤470确定T不超过Tmax，则流程经由步骤490前进，在步骤490中判定扫描是否应当继续，即是否应当对照数据库中的其他目标图案来测试这个提取的测试图案，尽管已经发现其与这些目标图案之一相匹配。如果扫描应当继续，则流程前进到步骤330。如果扫描不应继续，则流程返回到步骤310，并且输入新的所提取的测试图案以供扫描。
图5示意性地示出了通用计算机500，其具有可用于实现上述技术并且尤其是图2中的特性图案文件生成器110和图3中的图案比较器210的类型。通用计算机500包括中央处理单元502、随机访问存储器504、只读存储器506、网络接口卡508、硬盘驱动器510、显示驱动器512和监视器514以及具有键盘518和鼠标520的用户输入输出电路516，它们都经由共同的总线522连接。在操作中，中央处理单元502将执行可存储在随机访问存储器504、只读存储器506和硬盘驱动器510的一个或多个中或者经由网络接口卡508动态下载的计算机程序指令。所执行的处理的结果可经由显示驱动器512和监视器514被显示给用户。可经由用户输入输出电路516从键盘518或鼠标520接收用于控制通用计算机500的用户操作。将会明白，可以用多种不同的计算机语言来编写该计算机程序。计算机程序可在记录介质上存储和分发或动态下载到通用计算机500。当在适当的计算机程序的控制下操作时，通用计算机500可执行上述技术并且可被认为形成了用于执行上述技术的装置。具体地，通用计算机500可执行图2中的特性图案文件生成器110和图3中的图案比较器210两者的任务。通用计算机500的体系结构可有相当大的变化，图5只是一个示例。
或者，上述技术可以更分布的方式实现，其中图5中所示的通用计算机500可被包括实现在分开的物理设备上的组件的基础设施所扩展和/或替换，这些分开的物理设备共享实现这些技术所需的处理。这种分开的物理设备可在物理上相互邻近，或者甚至可位于完全不同的物理位置。在一些配置中，这种基础设施被称为“云计算”布置。
总之，因此，根据本发明的技术，提供了用于识别对专有电路布局的使用的方法、装置和程序。输入电路的布局的表示并且识别该电路的一组预定物理特征的位置。随后将该组位置与预先生成的特性图案文件相比较，该特性图案文件包括专有电路布局中的一组预定物理特征的相对位置的表示。如果该组位置匹配特性图案文件的相对位置，则生成指示出找到了对该专有电路布局的使用的输出。
从而仅通过参考电路的物理特征，无需参考额外的标签或水印信息，就确定了对专有电路布局的使用。
虽然这里已经描述了本发明的特定实施例，但将会清楚本发明并不限于此，并且在本发明的范围内可作出许多修改和添加。例如，可对接下来的从属权利要求的特征与独立权利要求特征作出各种组合，而不脱离本发明的范围。

Claims (37)

1.一种生成专有电路布局所特有的特性图案文件以用于随后与被制造的电路的一组预定物理特征的一组位置相比较以识别所述专有电路布局在所述被制造的电路中的存在的方法，其中所述一组位置是一组点，该方法包括以下步骤：
输入包括所述专有电路布局的表示的布局数据库文件；
从所述布局数据库文件中提取所述专有电路布局的特性组的预定物理特征的相对位置；以及
生成所述特性图案文件，所述特性图案文件包括一组点，其中所述一组点是指定的坐标系统中的一组坐标，指示所述专有电路布局的所述特性组的预定物理特征的所述相对位置，
其中，如果第一类预定物理特征的计数小于由提取规则限定的预定下限，则至少第二类预定物理特征被包括在所述特性组的预定物理特征中。
2.如权利要求1中要求保护的方法，其中，所述提取步骤包括：
解析所述布局数据库文件以识别指示所述特性组的预定物理特征的元素；以及
从所述元素确定所述特性组的预定物理特征的所述相对位置。
3.如权利要求2中要求保护的方法，其中，所述元素包括表示所述预定物理特征的几何形状。
4.如权利要求1中要求保护的方法，其中，所述布局数据库文件包括多个专有电路布局的布局的表示。
5.如权利要求4中要求保护的方法，其中，所述提取步骤包括依据提取规则从所述多个专有电路布局中选择所述专有电路布局。
6.如权利要求5中要求保护的方法，其中，所述提取规则包括对所述专有电路布局中的所述预定物理特征的计数的约束。
7.如权利要求2中要求保护的方法，其中，所述解析步骤是参考附加信息执行的，所述附加信息包括以下各项中的至少一个：产品信息；工厂信息；工艺信息；以及层信息。
8.如权利要求7中要求保护的方法，其中，所述附加信息被包含在设计定案信息内。
9.如权利要求1中要求保护的方法，其中，所述特性组的预定物理特征是部署在所述专有电路布局的预定层中的。
10.如权利要求1中要求保护的方法，其中，所述提取步骤是参考预定的一组提取规则执行的。
11.如权利要求1中要求保护的方法，其中，所述提取步骤包括选择所述预定物理特征的子集作为所述特性组的预定物理特征。
12.如权利要求1中要求保护的方法，其中，所述布局数据库文件包括至少一个GDS-II文件。
13.如权利要求1中要求保护的方法，其中，所述布局数据库文件包括以下各项中的至少一个：OASIS文件；GERBER文件；以及DXF文件。
14.如权利要求1中要求保护的方法，其中，所述特性组的预定物理特征包括所述专有电路布局的一组接触。
15.如权利要求14中要求保护的方法，其中，所述接触是金属-聚合物接触。
16.如权利要求1中要求保护的方法，其中，所述第一类预定物理特征包括金属-聚合物接触，并且所述第二类预定物理特征包括扩散接触。
17.如权利要求1中要求保护的方法，其中，所述特性组的预定物理特征包括所述专有电路布局的从以下各项中选择的特征：
扩散层中的特征；
金属层中的特征；
通孔；和/或
晶体管位置和/或大小。
18.如权利要求1中要求保护的方法，其中，所述专有电路布局的所述特性组的预定物理特征的所述相对位置是由所述一组预定物理特征的相对原点限定的。
19.如权利要求1中要求保护的方法，其中，所述特性组的预定物理特征包括所述专有电路布局的电路组件。
20.一种识别专有电路布局在被制造的电路中的存在的方法，该方法包括以下步骤：
输入所述被制造的电路的布局的表示；
从所述表示识别所述被制造的电路的测试组的预定物理特征的一组位置，其中所述一组位置是一组点；
将所述一组位置与预先生成的特性图案文件相比较以识别所述专有电路布局在所述被制造的电路中的存在，所述特性图案文件包括一组点，其中所述一组点是指定的坐标系统中的一组坐标，指示所述专有电路布局中的特性组的预定物理特征的相对位置；以及
生成指示所述比较步骤的结果的输出。
21.如权利要求20中要求保护的方法，其中，所述识别步骤包括：
解析所述表示以识别指示所述测试组的预定物理特征的元素；以及
从所述元素确定所述测试组的预定物理特征的所述一组位置。
22.如权利要求21中要求保护的方法，其中，所述元素包括表示所述测试组的预定物理特征的几何形状。
23.如权利要求20中要求保护的方法，其中，所述比较步骤包括在所述测试组的预定物理特征的所述一组位置上移动，以寻找与指示所述特性组的预定物理特征的所述相对位置的所述一组点的匹配。
24.如权利要求21中要求保护的方法，其中，所述解析步骤是参考所述表示中包括的附加信息执行的，所述附加信息包括以下各项中的至少一个：产品信息；工厂信息；工艺信息；以及层信息。
25.如权利要求24中要求保护的方法，其中，所述测试组的预定物理特征是部署在所述被制造的电路的预定层中的。
26.如权利要求20中要求保护的方法，其中，所述被制造的电路的所述布局的所述表示包括GDSII设计定案。
27.如权利要求20中要求保护的方法，其中，所述被制造的电路的所述布局的所述表示包括以下各项中的至少一个：OASIS文件；GERBER文件；以及DXF文件。
28.如权利要求20中要求保护的方法，其中，所述测试组的预定物理特征包括所述被制造的电路的一组接触。
29.如权利要求28中要求保护的方法，其中，所述接触是金属-聚合物接触。
30.如权利要求20中要求保护的方法，其中，所述测试组的预定物理特征包括所述被制造的电路的从以下各项中选择的特征：
扩散层中的特征；
金属层中的特征；
通孔；和/或
晶体管位置和/或大小。
31.如权利要求20中要求保护的方法，其中，所述被制造的电路的所述测试组的预定物理特征的所述一组位置是由所述组的预定物理特征的相对原点限定的。
32.如权利要求20中要求保护的方法，其中，所述测试组的预定物理特征包括所述被制造的电路的电路组件。
33.一种用于生成专有电路布局所特有的特性图案文件以用于随后与被制造的电路的一组预定物理特征的一组位置相比较以识别所述专有电路布局在所述被制造的电路中的存在的数据处理装置，其中所述一组位置是一组点，该数据处理装置包括：
输入电路，被配置为输入包括所述专有电路布局的表示的布局数据库文件；
提取电路，被配置为从所述布局数据库文件中提取所述专有电路布局的特性组的预定物理特征的相对位置；以及
生成电路，被配置为生成所述特性图案文件，所述特性图案文件包括一组点，其中所述一组点是指定的坐标系统中的一组坐标，指示所述专有电路布局的所述特性组的预定物理特征的所述相对位置，
其中，如果第一类预定物理特征的计数小于由提取规则限定的预定下限，则至少第二类预定物理特征被包括在所述特性组的预定物理特征中。
34.一种用于生成专有电路布局所特有的特性图案文件以用于随后与被制造的电路的一组预定物理特征的一组位置相比较以识别所述专有电路布局在所述被制造的电路中的存在的数据处理装置，其中所述一组位置是一组点，该数据处理装置包括：
输入装置，用于输入包括所述专有电路布局的表示的布局数据库文件；
提取装置，用于从所述布局数据库文件中提取所述专有电路布局的特性组的预定物理特征的相对位置；以及
生成装置，用于生成所述特性图案文件，所述特性图案文件包括一组点，其中所述一组点是指定的坐标系统中的一组坐标，指示所述专有电路布局的所述特性组的预定物理特征的所述相对位置，
其中，如果第一类预定物理特征的计数小于由提取规则限定的预定下限，则至少第二类预定物理特征被包括在所述特性组的预定物理特征中。
35.一种用于识别专有电路布局在被制造的电路中的存在的数据处理装置，该数据处理装置包括：
输入电路，被配置为输入所述被制造的电路的布局的表示；
识别电路，被配置为从所述表示识别所述被制造的电路的测试组的预定物理特征的一组位置，其中所述一组位置是一组点；
比较电路，被配置为将所述一组位置与预先生成的特性图案文件相比较以识别所述专有电路布局在所述被制造的电路中的存在，所述特性图案文件包括一组点，其中所述一组点是指定的坐标系统中的一组坐标，指示所述专有电路布局中的特性组的预定物理特征的相对位置；以及
生成电路，被配置为生成指示所述比较步骤的结果的输出。
36.一种用于识别专有电路布局在被制造的电路中的存在的数据处理装置，该数据处理装置包括：
输入装置，用于输入所述被制造的电路的布局的表示；
识别装置，用于从所述表示识别所述被制造的电路的测试组的预定物理特征的一组位置，其中所述一组位置是一组点；
比较装置，用于将所述一组位置与预先生成的特性图案文件相比较以识别所述专有电路布局在所述被制造的电路中的存在，所述特性图案文件包括一组点，其中所述一组点是指定的坐标系统中的一组坐标，指示所述专有电路布局中的特性组的预定物理特征的相对位置；以及
生成装置，用于生成指示所述比较步骤的结果的输出。
37.一种识别专有电路布局在被制造的电路中的存在的方法，该方法包括以下步骤：
输入包括所述专有电路布局的表示的布局数据库文件；
从所述布局数据库文件中提取所述专有电路布局的特性组的预定物理特征的相对位置；
生成特性图案文件，所述特性图案文件包括一组点，其中所述一组点是指定的坐标系统中的一组坐标，指示所述专有电路布局的所述特性组的预定物理特征的所述相对位置，
其中，如果第一类预定物理特征的计数小于由提取规则限定的预定下限，则至少第二类预定物理特征被包括在所述特性组的预定物理特征中；
输入所述被制造的电路的布局的表示；
从所述表示识别所述被制造的电路的测试组的预定物理特征的一组位置，其中所述一组位置是一组点；
将所述一组位置与所述特性图案文件相比较以识别所述专有电路布局在所述被制造的电路中的存在；以及
生成指示所述比较步骤的结果的输出。
CN200980158774.4A 2009-04-17 2009-12-09 专有电路布局识别 Active CN102395971B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/385,765 2009-04-17
US12/385,765 US8397193B2 (en) 2009-04-17 2009-04-17 Proprietary circuit layout identification
PCT/GB2009/002851 WO2010119234A1 (en) 2009-04-17 2009-12-09 Proprietary circuit layout identification

Publications (2)

Publication Number Publication Date
CN102395971A CN102395971A (zh) 2012-03-28
CN102395971B true CN102395971B (zh) 2014-02-19

Family

ID=42077797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980158774.4A Active CN102395971B (zh) 2009-04-17 2009-12-09 专有电路布局识别

Country Status (6)

Country Link
US (2) US8397193B2 (zh)
JP (1) JP5404910B2 (zh)
KR (1) KR101649852B1 (zh)
CN (1) CN102395971B (zh)
SG (1) SG175063A1 (zh)
WO (1) WO2010119234A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140258156A1 (en) * 2013-03-05 2014-09-11 Achilleas Tziazas System and method to authenticate integrated circuits
US10095825B2 (en) 2014-09-18 2018-10-09 Samsung Electronics Co., Ltd. Computer based system for verifying layout of semiconductor device and layout verify method thereof
US9811626B2 (en) 2014-09-18 2017-11-07 Samsung Electronics Co., Ltd. Method of designing layout of semiconductor device
US10026661B2 (en) 2014-09-18 2018-07-17 Samsung Electronics Co., Ltd. Semiconductor device for testing large number of devices and composing method and test method thereof
US9704862B2 (en) 2014-09-18 2017-07-11 Samsung Electronics Co., Ltd. Semiconductor devices and methods for manufacturing the same
US9767248B2 (en) 2014-09-18 2017-09-19 Samsung Electronics, Co., Ltd. Semiconductor having cross coupled structure and layout verification method thereof
US10267853B2 (en) * 2015-12-18 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. System and method to diagnose integrated circuit
US10909302B1 (en) * 2019-09-12 2021-02-02 Cadence Design Systems, Inc. Method, system, and computer program product for characterizing electronic designs with electronic design simplification techniques

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770166A (zh) * 2004-08-31 2006-05-10 英赛特半导体有限公司 现有集成电路的设计分析方法
CN1834969A (zh) * 2005-02-18 2006-09-20 达酷美科技公司 用于设计具有增强的可制造性的集成电路的系统

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086477A (en) 1990-08-07 1992-02-04 Northwest Technology Corp. Automated system for extracting design and layout information from an integrated circuit
JPH04178772A (ja) 1990-11-13 1992-06-25 Toshiba Corp 回路設計支援システムおよび回路設計支援方法
US5875112A (en) 1996-03-20 1999-02-23 Altera Corporation Methods for implementing circuit designs in physical circuits
JPH1091788A (ja) * 1996-09-19 1998-04-10 Dainippon Screen Mfg Co Ltd パターン位置合わせ装置およびパターン位置合わせ方法
JP4178772B2 (ja) 2001-08-10 2008-11-12 日本ゼオン株式会社 ロッド保持用緩衝部材およびロッド輸送用コンテナ
US7028276B2 (en) 2003-09-10 2006-04-11 Lsi Logic Corporation First time silicon and proto test cell notification
US7418693B1 (en) * 2004-08-18 2008-08-26 Cadence Design Systems, Inc. System and method for analysis and transformation of layouts using situations
WO2006138410A2 (en) * 2005-06-14 2006-12-28 Cadence Design Systems, Inc. Method and system for using pattern matching to process an integrated circuit design
US7644383B2 (en) * 2005-06-30 2010-01-05 Texas Instruments Incorporated Method and system for correcting signal integrity crosstalk violations
JP2007128383A (ja) 2005-11-07 2007-05-24 Toyota Motor Corp 類似回路検索装置およびその方法
US7584450B2 (en) 2006-02-17 2009-09-01 Synopsys, Inc. Method and apparatus for using a database to quickly identify and correct a manufacturing problem area in a layout
US7703067B2 (en) * 2006-03-31 2010-04-20 Synopsys, Inc. Range pattern definition of susceptibility of layout regions to fabrication issues
US8516418B2 (en) 2006-06-30 2013-08-20 Oracle America, Inc. Application of a relational database in integrated circuit design
JP4997849B2 (ja) * 2006-07-04 2012-08-08 富士通セミコンダクター株式会社 半導体装置の検証システム
DE102006037162B4 (de) * 2006-08-01 2008-08-21 Qimonda Ag Verfahren und Vorrichtung und deren Verwendung zur Prüfung des Layouts einer elektronischen Schaltung
US20080109773A1 (en) * 2006-11-02 2008-05-08 Daniel Douriet Analyzing Impedance Discontinuities In A Printed Circuit Board
US7788612B2 (en) * 2007-03-30 2010-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. System, method, and computer program product for matching cell layout of an integrated circuit design
JP2008269242A (ja) * 2007-04-19 2008-11-06 Nec Electronics Corp レイアウトデータのデータ構造及びレイアウト検証プログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770166A (zh) * 2004-08-31 2006-05-10 英赛特半导体有限公司 现有集成电路的设计分析方法
CN1834969A (zh) * 2005-02-18 2006-09-20 达酷美科技公司 用于设计具有增强的可制造性的集成电路的系统

Also Published As

Publication number Publication date
KR20120012803A (ko) 2012-02-10
CN102395971A (zh) 2012-03-28
US20100269073A1 (en) 2010-10-21
SG175063A1 (en) 2011-11-28
KR101649852B1 (ko) 2016-08-22
US8881078B2 (en) 2014-11-04
WO2010119234A1 (en) 2010-10-21
JP2012524315A (ja) 2012-10-11
JP5404910B2 (ja) 2014-02-05
US20130246984A1 (en) 2013-09-19
US8397193B2 (en) 2013-03-12

Similar Documents

Publication Publication Date Title
CN102395971B (zh) 专有电路布局识别
Nakazawa et al. Anomaly detection and segmentation for wafer defect patterns using deep convolutional encoder–decoder neural network architectures in semiconductor manufacturing
Kadam et al. Efficient approach towards detection and identification of copy move and image splicing forgeries using mask R-CNN with MobileNet V1
TW202013065A (zh) 靜態電壓降違規預測系統及方法
CN114580263A (zh) 基于知识图谱的信息系统故障预测方法及相关设备
Xiao et al. Directed self-assembly (DSA) template pattern verification
JP6160196B2 (ja) 識別器更新装置、識別器更新プログラム、情報処理装置、および識別器更新方法
EP4060607A1 (en) Information processing device, information processing method, and program
JP5125768B2 (ja) 電源網解析装置、電源網解析方法及び電源網解析プログラム
JP7451373B2 (ja) 図面構造化システムおよび図面構造化方法
CN114065693A (zh) 超大规模集成电路结构布局的优化方法、系统和电子设备
CN114722794A (zh) 数据提取方法和数据提取装置
CN112966778B (zh) 针对不平衡样本数据的数据处理方法及装置
US20090070724A1 (en) Information processing device, method of creating power supply system tree and program of the same
WO2022058264A1 (en) Defect detection for semiconductor structures on a wafer
Ghan et al. Clustering and pattern matching for an automatic hotspot classification and detection system
US11036913B2 (en) Integrated circuit methods using single-pin imaginary devices
Chen et al. Physical‐aware systematic multiple defect diagnosis
CN114616571A (zh) 兴趣点周围的半导体布局环境
CN112416709B (zh) 芯片动态功耗估计方法、装置、处理器芯片及服务器
Tan et al. Automated wafer defect map generation for process yield improvement
KR102135719B1 (ko) 부품 관리 장치 및 이의 동작 방법
JP2023503731A (ja) ポイントクラウドデータ処理方法、装置、機器及び記憶媒体
CN112766363A (zh) 用于崩落状态的智能预测的神经网络的训练方法
Alam et al. DRDebug: Automated Design Rule Debugging

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant