CN1770166A - 现有集成电路的设计分析方法 - Google Patents

现有集成电路的设计分析方法 Download PDF

Info

Publication number
CN1770166A
CN1770166A CNA2005100979304A CN200510097930A CN1770166A CN 1770166 A CN1770166 A CN 1770166A CN A2005100979304 A CNA2005100979304 A CN A2005100979304A CN 200510097930 A CN200510097930 A CN 200510097930A CN 1770166 A CN1770166 A CN 1770166A
Authority
CN
China
Prior art keywords
standard block
focus
image
possible position
template
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100979304A
Other languages
English (en)
Other versions
CN100472543C (zh
Inventor
维阿基斯莱文·L·扎瓦迪斯凯
瓦尔·冈特
爱德华·凯斯
贾森·阿布特
斯蒂芬·贝格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taike Yingsai Technology Co., Ltd.
Original Assignee
Semiconductor Insights Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Insights Inc filed Critical Semiconductor Insights Inc
Publication of CN1770166A publication Critical patent/CN1770166A/zh
Application granted granted Critical
Publication of CN100472543C publication Critical patent/CN100472543C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/318357—Simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • G06T7/73—Determining position or orientation of objects or cameras using feature-based methods
    • G06T7/74—Determining position or orientation of objects or cameras using feature-based methods involving reference images or patches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Image Analysis (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种确定集成电路布图的图像中标准单元的位置的计算有效的方法。初始步骤提取并突出所述图像的关注点。执行对可能的标准单元位置的粗略定位，并且该粗略定位基于对所提取的标准单元的实例的关注点与图像中其余关注点的比较。对包括粗略匹配和精细匹配的可能位置的列表进行更严格的比较。粗略匹配得出可能位置的候选列表。精细匹配在模板和候选列表之间执行比较。进行进一步的筛选，以消除噪声和纹理变化的影响，并生成关于结果的统计值以获得集成电路布图上的标准单元的位置。

Description

现有集成电路的设计分析方法
技术领域
本发明涉及现有集成电路的设计分析方法，并且更特别地涉及确定集成电路布图(IC layout)的图像中的标准单元的位置。
背景技术
在竞争激烈的微电子领域，半导体集成电路产品的详细分析可以提供关于处理特定技术问题、设计方法的总体优点和缺点等的有价值信息。这些信息可以用于关于市场定位、未来设计和新产品开发做出决策。从产品分析中得到的信息典型地通过电路提取(逆向工程)、功能分析和其他技术手段来提供。此活动的核心是设计分析的处理，在本文中，该设计分析的处理是指在任何处理技术中以基本上任何类型的集成电路开始，得出完整的或部分的原理图(schematic)的技术和方法。对于这种具有策略价值的技术信息，其必须是精确的和成本有效的，并且非常重要的是该信息应当是及时的。
设计分析处理一般涉及由熟练的工程师从集成电路(IC)的一组较大的“相片镶嵌图”(photomosaic)中人工提取电路信息。相片镶嵌图是镶嵌和拼接在一起的集成电路的多个部分的高倍放大的照片。为了正确地提取电路，需要每个多晶硅(poly)层和金属层的相片镶嵌图。由于图像处理和电子显微学的发展，相片镶嵌图已经由计算机工作站所代替。通过专用软件，可以在计算机上看到管芯(die)的局部剖面图像。每个金属层示为能够区分彼此的不同颜色。可以对这些层进行选定或取消选定，这样工程师就能看到所选定的层而非所有的层。尽管这一技术比使用相片镶嵌图耗费的时间少，但工程师仍然必须人工提取整个电路。尤其耗费时间的是提取标准单元。标准单元可以构成集成电路的较大部分，但工程师必须个别地人工提取每个标准单元。
为了创建用于提取标准单元的有效的自动化系统，有几个问题需要解决：
A.每个标准单元实例的多晶硅层通常是相同的，但从一个实例到另一个实例，一些较低的金属层可以改变。
B.每个多晶硅层和金属层的灰度图像的大小至少是几十亿字节。
C.这些层通常不是完全相互对齐的。这些层有可能会偏离几个像素。
D.多晶硅层典型地具有较低的对比度、较高的噪声，并且包含明显的失真和亮度/对比度变化。
E.这些层典型地包含许多细线(大约3-4像素)，所以自动化的标准单元提取系统必须足够灵敏以体现出这些线。
F.这些图像可以包含其他非常相似的单元。其差别可能只存在于几条具有较低对比度的线中。
为了克服上述手工处理所存在的问题，已经设计出了自动化系统。1992年2月4日授予Yu等人的美国专利No.5,086,477和1993年3月2日授予Ahmed等人的美国专利No.5,191,213中描述了这种系统。
在Yu等人的美国专利No.5,086,477所述的系统中，用显微镜或扫描电子显微镜(SEM)扫描集成电路芯片。该系统识别用于该集成电路中的每个唯一的单元和/或门电路。为这些唯一的单元或门电路中的每一个单元或门电路创建唯一的抽象表示，将这些抽象表示存储在库里。
在这个获得专利权的系统中，一旦将所有的唯一单元捕获到参考库中，该系统就会尝试采用经典的模板匹配(template matching)来将包含在布图数据库中的所有抽象特征关联和匹配到该参考库中的单元。然而，由于典型的现代集成电路的布图数据库中包含的数据量较大，因此即使在已经对数据进行压缩之后，可靠地提取网表(netlist)的处理时间仍然过长，因此Yu等人提出应该由操作人员(人工地)来引导这些任务。由于模板匹配操作的数量随着参考单元和/或门电路的数目呈指数增加，因此由操作人员引导的处理的难度和所需的时间随着单元或门电路的数目的增大而增加。
一旦将Yu等人的系统中的所有参考单元模板匹配到数据库，理论上就对布图数据库中的所有特征进行了分组和分类，并且可以构造网表。如果仍有未分类的布图数据库特征，则系统必须构造新的单元或门电路以添加到参考库中，并通知操作人员，或者由系统通知操作人员并且操作人员执行这一任务。如上所述，构造网表所需的单元到单元的互连信息提取是采用效率较低的模板匹配来执行的。
由于所需的模板匹配方法，Yu等人的系统不得不局限于门阵列或结构化程度非常高的标准单元的集成电路分析，其中绝大多数单元是相同的，并且因此随着集成电路尺寸的增加，其效率会降低。因此，对分析现代ASIC(专用集成电路)或定制集成电路、较大的和/或复杂的集成电路来说，该系统效率较低。由于开发例如涉及不同的一组设计规则的参考库之类的单独的参考库所需的投资和时间，Yu等人的系统还局限于研究来自几个ASIC制造商的许多设备的应用。
Ahmed等人的美国专利No.5,191,213涉及一种用于移除集成电路的层并用于扫描每个层的技术，并且该专利并没有呈现为自动化系统。
L.R.Avery，J.S.Crabbe，S.Al Sofi，H.Ahmed，J.R.A.Cleaver和DJ.Weaver在2002年的DMSMS会议上发表的“Reverse engineeringcomplex application-specific integrated circuits(ASICs)”(逆向工程的复杂ASIC)一文公开了一种自动化的宏(标准单元)提取方法，其中将通孔和接点信息用于找出宏的可能位置。在某些情况下，由于成像和/或采样准备的问题，接点信息不是很容易获得。在诸如门阵列等其他情况下，接点模式具有非常高的重复性，并且甚至不能用于找出一个初步位置。
2004年3月23日授予Lowe的美国专利No.6,711,293中公开了目标定位方法的一个示例，该方法使用关注点(point of interest)匹配和描述符来表示关注点附近区域的特征。这种方法采用了关注点附近区域的一些直方图统计。这种方法中所使用的关注点是像素幅度的极值。
在此引用所有上述内容作为参考。
因此，需要一种计算可实现的模板匹配方法用于找出IC布图的逆向工程多层图像中的标准单元。
发明内容
本发明针对一种方法和设备，用于以计算有效的方式来确定IC布图的图像中标准单元的高概率位置。第一步骤是提取和表示IC布图的特征。下一步骤是从布图中进一步提取将用作用于比较的模板或基准的标准单元。为了获得对可能位置的粗略定位，将模板的特征与IC布图的其余部分的特征进行比较。最后的步骤是对可能的匹配位置的候选列表应用精细筛选以最终获得高概率位置。中间步骤可以包括通过粗略筛选来进行粗略定位，以便得到另外一组粗略筛选后的可能位置。
根据本发明的另一个方面，通过首先提取图像中的关注点，确定IC布图的图像中标准单元的可能位置。为突出这些关注点中的每个关注点，在每个关注点的邻近创建位图描述符。在这些初始化步骤之后，有必要从IC布图中提取标准单元的第一实例。将来自模板的位图描述符与IC布图的其余位图描述符进行比较。这一比较产生一组相似的关注点。对这些相似的关注点进行投票以确定这些所谓的相似关注点的相似性的可信度(confidence level)。在计算这些投票的权重时，图像上具有较高票数的位置对应于标准单元的可能位置。
根据本发明的一个特定方面，该图像包括IC的第一导电层和选自第一导电层上的接点中心、第一导电层上的通孔中心和代表第一导电层的多边形的拐角的关注点。位图描述符包括具有多个非重叠矩形的网格，如果所述非重叠矩形包含至少预定百分比的第一导电层，则所述非重叠矩形由第一比特表示，并且如果所述非重叠矩形包含少于预定百分比的第一导电层，则所述非重叠矩形由第二比特表示。此外，位图描述符可以是32比特描述符，并且来自标准单元的第一实例的位图描述符包括该标准单元的八个可能方位。
根据本发明的另一个方面，采用严格的比较方法，将IC布图的图像中标准单元的可能位置确定为该标准单元的高概率匹配。第一步骤是计算模板和每个可能位置的像素梯度。接下来，计算模板和每个可能位置的梯度之间的点积。应用形态扩张(morphological dilation)筛选所述点积以消除来自噪声或纹理变化的任何影响。根据筛选后的点积计算顺序统计值(order statistics)，并且如果得到的统计值小于预定门限，则可能位置就是标准单元的一个正确实例。
通过阅读以下结合附图对本发明的描述，本发明的其他方面和优点以及本发明的各种实施例的结构和操作对本领域的普通技术人员来说将变得明显。
附图说明
下面将参考附图对本发明进行描述，其中：
图1示出了表示本发明的处理步骤的流程图；
图2示出了在一部分IC布图上所提取的关注点的示例；
图3示出了关注点的32比特描述符的示例；
图4示出了与第一图像部分和第二图像部分进行比较的模板；
图5示出了由对来自模板和图4的第二图像部分的第一组相似关注点的比较所产生的投票；
图6示出了由对来自模板和图4的第二图像部分的第二组相似关注点的比较所产生的投票；
图7示出了模板和一个可能匹配之间的点梯度的示例数组；
图8示出了顺序统计值的数组；
图9是示出本发明的初始化、模板提取以及粗略定位的处理步骤的流程图；
图10是示出本发明的粗略匹配和精细匹配的处理步骤的流程图；
图11a是SR(状态寄存器)锁存器的门电路表示；
图11b是SR锁存器的符号表示；
图12是包括SR锁存器的符号表示的D锁存器的门电路表示；以及
图13是本发明优选实施例的设备。
具体实施方式
本发明提供一种用于找出IC布图中标准单元的位置的计算有效的方法。图1示出了本发明四个主要步骤的流程图。第一步骤2是发生在操作人员开始电路提取之前的初始化处理。有必要提取整个图像的特征，其将用作随后步骤的比较基础。第二步骤4定义了标准单元的模板并且提供了对可能匹配的粗略定位。第三步骤6承担对在第二步骤4中发现的可能匹配进行粗略筛选或粗略匹配。第四步骤和最后步骤8提供对在步骤6中发现的可能匹配结果的精细筛选或匹配。步骤2和步骤4提供所研究的标准单元的可能位置的候选列表，并且步骤6和步骤8对该候选列表执行更严格的比较。现在将更详细地解释这些步骤。图1的初始化处理的第一步骤2是提取图像中的关注点。
标准单元定位中的第一步骤是特征提取或关注点提取。在此引用作为参考的授予Lowe的美国专利No.6,711,293中，关注点是像素幅度的极值，并且描述符从局部直方图中得出。在IC的布图中，局部直方图基本上是相同的，并且期望描述符能反映附近区域的配线几何形状。对于本发明，所考虑的关注点包括接点的中心，接点是第一导电层和多晶硅层之间的连接，所考虑的关注点还包括导电层之间的通孔连接以及代表最低导电层的多边形的拐角。可以从较高的导电金属层提取关注点，但是仅来自于一个导电金属层的关注点的数目就足够了。在单元的实例之间，将最低导电金属层连接到多晶硅层的接点不会改变，但是由于难以对导电金属取消分层或难以进行SEM成像，这些接点有可能并不总是可用的。在单元的实例之间，对邻近的导电金属层进行电连接的通孔可以不同。导电金属多边形的拐角总是可用的，但其在单元的实例之间可以不同。图2示出了具有第一级导电金属层的一部分IC布图10上的所提取的关注点的示例。阴影线区域表明了导电金属层12，并且下面的实心图像代表多晶硅14。接点16用十字表示，通孔18用三角表示，并且导电金属层的拐角20用方块表示。因为上述选择产生了足够数量的点并且特定于逆向工程IC布图的应用，所以关注点的选择限于这些选择。
接下来的步骤是表示每个关注点的特征。例如，在每个点周围创建32比特描述符。这种位图描述符基本上是具有32个非重叠矩形的网格。如果导电金属多边形占据了矩形的最小预定百分比，则将该矩形设定为1。如果没有导电金属多边形占据该矩形或导电金属多边形占据的百分比小于最小预定百分比，则将该矩形设定为0。在关注点的附近，32比特描述符基本上描述了最低导电金属层的形状。图3示出了创建32比特描述符的示例。图像24的关注点22由32比特描述符26包围。将具有小于预定百分比的导电金属多边形的矩形28设定为0，并将具有多于预定百分比的导电金属多边形的矩形30设定为1。
如图1所示的本发明的第二步骤4是提取将用作比较模板的标准单元，并执行对可能匹配的粗略定位。当操作人员提取一个代表标准单元的IC布图区域时，该操作人员表明该单元是标准单元并且将用作模板以帮助对布图中的其他标准单元进行定位。用户可以高亮显示选中区域或者在选中区域周围创建一个方框。本领域的普通技术人员应当理解，通过自动的或人工的方法来将布图的某些部分识别为含有标准单元的任何方法都在本发明的范围之内。
在操作人员创建模板之后，将模板内的关注点与图像内的所有关注点进行比较。比较的基础是32比特描述符。为说明图像区域内模板的可能变换，创建代表模板的八种可能变换的八个32比特描述符。这包括0°，90°，180°和270°的变换，以及每个这种旋转的镜像版本。将模板关注点的32比特描述符的每一比特与图像内每个关注点的每个32比特描述符的相应比特相比较。这一比较是XOR(异或)运算。结果是一个32比特的整数，其中每一比特代表模板关注点的32比特描述符的一个比特与图像内每个关注点的每个32比特描述符的相应位之间的比较值。对该代表正匹配(positive match)的32比特整数内的位数进行计数。如果该位数大于预定门限，则认为图像的关注点相似于模板的关注点。如果该位数小于预先为关注点的所有八个32比特描述符定义的门限，则认为这是一个不成功的匹配。图4示出了模板32、第一图像部分34和第二图像部分36的示例。将模板32的关注点与第一图像部分34的关注点和第二图像部分36的关注点进行比较。在此只示出该比较的一个样本。将来自模板32的第一关注点38与来自第一图像部分34的第一关注点40进行比较。本示例示出，当采用32比特描述符时，只基于关注点位置的比较不能提供粗略的匹配。模板32上的第一多边形42包含第一关注点38。第一图像部分34上的第一多边形44包含第一关注点40。第一多边形42与第一多边形44不完全相同，但其作用是相同的。将第一关注点40作为不成功匹配而舍弃是武断的。在使用32比特描述符作为比较基础时，预先设定容限，并且因此这种比较更不严格。
一旦确定了图像部分中的关注点与模板上的关注点相似，就开始可信度投票过程。将图像部分分成粗略的网格，并将投票记录在网格的每个方框内。图5示出了模板32和图4的第二图像部分36。将第二图像部分36粗略地分成包括第一方框46、第二方框48和第三方框50的网格。通过比较第二图像部分36上的第一关注点52的32比特描述符和模板32的第一关注点54，可确定这两个点是相似的。模板32的中心由点56给出。当把模板32叠加到第二图像部分36上使得点54对齐点52时，模板的中心56对齐第二图像部分36上的点58。投票到点58所在的方框中。投票结果由位于第三方框50中的第一投票标记58表示。将第二图像部分36上的第二关注点60视为与模板32上的第二关注点62相似。通过将模板32叠加到第二图像部分36上使得点62对齐点60，由第二投票标记64给出投票，并且投票位于第二方框48中。对其他关注点继续该过程，并且结果是大多数投票位于围绕第二方框48和第三方框50之间的边界的区域。这些投票代表可能匹配的可信度值。区域中的票数越高，可能匹配就越有可能是正确匹配。
图6示出了与图4和图5相同的模板32和第二图像部分36。在本例中，通过比较每个点的32比特描述符，将第三关注点70视为与第三关注点68相似。根据两个32比特描述符之间的比较容限，只要有最小数目的比特到比特(bit-bit)匹配，就可以将两个看起来不相似的点视为相似。当将模板32叠加到第二图像部分36之上使得点68对齐点70时，由第三投票标记72表示的投票将位于第一方框46中。通过比较每个点的32比特描述符，将发现来自第二图像部分36的第四关注点74与来自模板32的第四关注点76相似。当将模板32叠加到第二图像部分36之上时，点76与点74的对齐使得第四投票标记78位于第四方框80中。来自图5和图6的结果示出正确匹配的关注点的投票位于相同区域内并且错误的正匹配的关注点落入不同区域的可信度。在对模板和IC布图的选定图像部分的全部关注点进行全部投票之后，为每个单元计算投票标记的平均位置和总权重。对于诸如图5所示的情况，其中大多数的票都投在两个单元的边界上，将这两个相邻单元合并在一起并且权重是两个原始单元之和。将选定图像部分中具有最高权重的单元确定为模板匹配的中心。由于与其他单元相比一个单元将具有相当大的权重，因此这通常会给出模板匹配的精确位置。
图1中概述的最后两个处理步骤(步骤6和步骤8)对标准单元和潜在匹配执行了更严格的比较。对32比特描述符的比较承担第一级筛选，并且投票承担第二级筛选。随后的严格比较比最初两个步骤更耗费时间，只在通过投票发现的可能的正匹配的候选列表上执行该严格比较。
通过诸如图像金字塔等本领域公知的方法，以一种由粗到精的方式进行粗略的筛选或匹配(步骤6)。以下出版物中公开了这种方法：S.L.Tanimoto的“金字塔中的模板匹配”(Template matching inpyramids)，《计算图形学图像处理》(Computer Graphics ImageProcessing)第16(1981)期第356-369页，在此引用作为参考。
精细的筛选或匹配(步骤8)是改良的模式识别算法，其基于以下出版物：M.Ulrich，C.Steger，A.Baumgartner的“采用改良的广义霍夫变换的实时目标识别”(Real-time object recognition using a modifiedgeneralized Hough transform)，《模式识别》(Pattern Recognition)第36(2003)期第2557-2570页，并基于以下出版物：2002年3月16日由Steger提交的美国公开专利申请2002/0057838和2004年3月4日由Ulrick等人提出的美国公开专利申请2004/0042661。前述文献均在此引用作为参考。本发明的这一改良处理有五个步骤。第一步骤是采用不同尺寸(即n×n个像素)的内核来计算模板和可能匹配的灰度梯度。这些梯度以向量格式表示，其中向量长度是成比例的，但小于图像区域的最小特征尺寸(即最小门电路长度、最小配线长度)。下一步骤是计算模板梯度和可能匹配梯度之间的点积。这些点积表示模板和可能匹配之间的差异，使得点积越高，两个图像部分之间的差异越大。然后，对点积的结果进行形态扩张，形态扩张是本领域中公知的统计学技术。图7示出了模板和可能匹配之间的点梯度的示例数组100。假设点积之间的关系为：x1＜＜x2＜x3。在形态扩张的情况下，这些单元将由最小相邻点积代替。在图7的情况中，所有的单元都将包含x1。这种形态扩张解决了由模板和可能匹配之间的噪声或亮度/对比度的差异所引起的差异。如果差异是由于模板和可能匹配之间的现有金属布图的差异而发生的，则很可能会有更多的x2和x3。在该形态扩张的步骤之后，计算顺序统计值。计算示例数组100的一个n×n的内核102内的点积之和，并将结果放入另一数组。图8示出了顺序统计值104的一个数组，其中每个单元格都代表内核102内的点积之和。假设本例中的结果之间的关系为x4＜x5＜x6＜＜x7。将来自图8的结果从最低的和到最高的和给出为：x4，x4，x4，x4，x4，x4，x4，x4，x4，x4，x4，x5，x6，x6，x7，x7。在观察这些结果时，检查最高的百分之二十的和。如果这些和超过预定门限，则将可能匹配作为不成功的匹配而舍弃。如果这些和小于预定门限，则将可能匹配确定为高概率匹配。
在上面概述的处理中，某些步骤依靠门限值来确定正匹配(positive match)或负匹配(negative match)，这限额门限值例如32比特描述符所需要的门限值和顺序统计值所需要的门限。如果操作人员使标准单元具有多个“训练单元图像”，即标准单元的一组正确匹配，则他可以使用来自这些匹配的信息来确定门限值。通过在已知的模板匹配上运行模板匹配算法，可以反向操作以确定所需的门限。然而，寻找这些“训练单元图像”会降低操作性能，并且在自动布线布图(auto-routed layout)中，在合理数量的时间内，确定标准单元实例的位置是不可能完成的，从而将使本发明所节省的时间和计算量失去意义。作为代替，可以采取自校准或自举(bootstrap)的形式。这包括估计点状噪声、纹理变化以及图像的最小特征尺寸。有一些本领域中公知的方法采用具有有界混合派生(bounded mixed derivative)的函数的近似来估计噪声和纹理能量。分析计算的近似特征和实际图像之间的差异归因于点状噪声或纹理的存在。为了估计最小特征尺寸，可以采用本领域中公知的计算几何算法来计算关注点之间的典型最小距离。一旦完成对噪声参数的估计，就可以产生多个类似于“训练单元图像”的失真单元图像。将上面计算的估计参数附加到随机噪声和纹理上，可以创建这些失真单元图像，其可以用于确定所需的门限。
图9表示图1中的前两个处理步骤(步骤2和步骤4)。图9的前两个步骤(步骤106和步骤108)形成初始化步骤(步骤2)。第一步骤106是从图像中提取所有关注点。如前所述，这可以包括通孔和接点的中心以及代表最低导电金属层的多边形的拐角。接下来的步骤108是为每个关注点构造32比特描述符。32比特表示是关注点附近的最低导电金属层的位图表示。一旦完成这些步骤，操作人员就可以开始提取电路了。
其余的步骤概述了模板提取和粗略定位处理。一旦提取了标准单元的第一实例，操作人员就高亮显示模板匹配的单元(步骤110)。接下来的步骤(步骤112)是在图像区域中创建用来投票的粗略的网格。然后，将标准单元模板中的每个关注点与其余图像区域中的每个关注点相比较(步骤114)。这一比较基于每个点的八个32比特描述符(代表八个可能的模板变换)。接下来的步骤(步骤116)查询比较结果。如果图像区域上的关注点不具有与模板上关注点的八个32比特描述符之任一的最小数目的正的比特到比特匹配，则考虑对图像中的下一个关注点(步骤118)。如果达到了最小数目的匹配，则在将模板叠加到图像区域上使得模板的关注点与图像区域中的相似关注点对齐时，在与模板中心对齐的区域内投票(步骤120)。一旦进行了投票，另一查询(步骤122)就确定是否已经将关注点i与图像区域中所有关注点进行了比较。如果还没有将关注点i与图像区域中所有关注点进行比较，则将关注点i与图像区域中的下一个关注点进行比较(步骤118)。如果已经将关注点i与图像区域中所有关注点进行了比较，则下一查询(步骤124)查询是否已经将模板中的所有关注点与图像区域中的所有关注点进行了比较。如果还没有考虑完模板中的所有关注点，则模板的下一个关注点i+1将其自身与图像区域中的所有关注点相比较(步骤126)。一旦模板的所有关注点都已经与图像区域中的所有关注点进行了比较，则计算投票标记的平均位置及其在粗略网格的每个单元中的总权重(步骤128)。本发明前面一半处理的最后步骤是确定对模板来说哪一个图像部分是合适的匹配(步骤130)。通常，与模板匹配的图像部分将带有一个具有大多数投票的单元。在大多数情况下，这个单元表示已匹配的模板的中心。
图10表示图1的第三处理步骤(步骤6)和第四处理步骤(步骤8)。严格比较的第一步骤是对根据投票确定的可能匹配应用粗略筛选(步骤140)。其余步骤处理精细匹配或筛选。该处理的第一步骤是计算模板和来自粗略筛选的可能匹配的梯度(步骤142)。一旦确定了梯度，接下来的步骤就计算来自模板的梯度和来自粗略筛选的可能匹配的梯度的点积(步骤144)。然后，将点积排列为一个数组，然后用经过形态扩张的最小邻近点积代替该点积(步骤146)。然后，将数组排列为顺序统计值。将第一数组分成n×n的内核，并将每个内核的点积之和排列为第二个数组(步骤148)。然后，将结果按从最低的和到最高的和进行排列(步骤150)。接下来的步骤查询结果并确定最高的百分之二十的和是否超过了预定门限(步骤152)。如果最高的百分之二十的和超过了预定门限，则舍弃所研究的可能匹配(步骤154)。如果最高的百分之二十的和没有超过预定门限，则将可能匹配确定为高概率匹配(步骤156)。
由于比较标准单元的关注点比进行更严格的逐像素比较更计算有效，因此本方法特别有利。
到现在为止，包括图1到图10的描述已经概述了确定可能的标准单元位置的过程。一旦得出前述高概率匹配的列表，就有必要识别输入管脚和输出管脚。这有助于将这些高概率匹配标准单元与电路的其余部分放置在一起，并有助于获得电路的网表表示。为了在高概率匹配上放置输入/输出(I/O)管脚，将由操作人员加框的原始标准单元用作模板以便将原始标准单元的每个I/O管脚的坐标(x，y)映射到高概率匹配。这一坐标映射还会考虑高概率匹配的旋转版本和镜像版本。由于原始标准单元的I/O管脚的坐标有可能没有精确地映射到高概率匹配上的导电像素，因此允许由未对齐引起的一定容限。由Abt等人于2003年5月1日提交的美国公开专利申请2003/0084409中描述了关于根据标准单元的I/O管脚、逻辑门和其他电子组件来创建网表的细节。在此引用该专利全文作为参考。
在一些情况下，高概率匹配上的两个或更多的I/O管脚有可能是短接在一起的。这有可能表明了不正确的匹配或不正确短接的多边形。这些情况由操作人员标出用于进一步检查，以确定错误类型。短路的高概率匹配占总数的较小百分比，因此操作人员不用花费太多时间就能个别地分析它们。
大多数IC会具有多个标准单元。随着电路提取的进行，会出现标准单元A也是标准单元B的子集的情况。图11(a)示出了采用NOR(或非)门162的SR锁存器160的门电路表示。图11(b)示出了SR锁存器164的符号。图12示出了D锁存器166的门电路表示。D锁存器包括SR锁存器164。SR锁存器164可以看作D锁存器166的一个子集。当首先将SR锁存器164识别为标准单元时，高概率匹配的所有位置将存储在存储器里。每个匹配具有其自己的标记以将其与多个其他匹配区分开来。当操作人员将D锁存器166识别为标准单元时，开始对D锁存器166的其他实例的定位过程。当发现高概率匹配时，系统查询该匹配以研究其他标准单元是否存在于该匹配中。执行查询的方法对本领域的普通技术人员来说是公知的。下述出版物中包括了一些示例：V.Gaede，O.Gunther的“多维存取方法”(Multidimensional Access Methods)，《美国计算机学会计算技术调查》(ACM Computing Surveys)第30卷第2(1998)期第170-231页以及A.P.Popescu的“基于R树的空间存取方法研究”(A Study ofR-Tree Based Spatial Access Methods)，赫尔辛基大学计算机科学系2003级硕士论文。在此引用全部前述文献作为参考。当系统在D锁存器166的高概率匹配内发现SR锁存器164的实例时，将SR锁存器164的实例从D锁存器166的这些匹配中移除以避免重复。在标准单元的每个高概率匹配上都执行这样的查询，避免了在网表和图表中产生重复的或错误的电路。
结合在图13中示意性地示出的设备170，还可以描述根据本发明的定位集成电路中标准单元的高概率匹配的方法。设备170包括扫描照相机172、处理器174、接口监视器176和电子图像存储器178。必须解封(de-capped)该集成电路以暴露出所研究的电路的顶层，其通常是金属层。通过接口监视器176，在操作人员采用处理器174所进行的控制下，采用基于胶片的扫描器172、数字照相机、扫描电子显微镜(SEM)或X射线照相机在较高的放大率下扫描暴露层。优选地采用SEM或一些此类装置，以便获得所需的放大率，并产生电子图像。通常，必须扫描该集成电路的整个表面。这通常通过产生一系列电子拼接在一起的重叠图像以形成整个层的一个单独的电子镶嵌图像来完成。接下来，将表示该IC布图的层的所存储的图像的电子图像转换为向量表示并存储在存储器178中。一旦对整层或层的期望部分进行了扫描，就确定是否还有待扫描的另外的层。如果有，则移除先前扫描过的层以暴露出该集成电路中待扫描的下一层。对分析该IC所需的所有层继续这一过程。一旦扫描了所有层并将其以向量格式电子存储在存储器178中，就使用该层的向量数据，垂直和水平地对齐各层。然后，以其正确顺序叠放各层以形成可在接口监视器176上观察到的该IC的三维向量图像。每一层可以由不同颜色或交叉阴影线表示，以方便操作人员观察不同的层，这接下来将使操作人员可以容易地辨认出诸如晶体管、门电路之类的电路元件甚至更复杂的电路。
处理器174在其存储器内包括：关注点提取装置180、特征描述符创建装置182、创建标准单元的第一实例的符号创建装置184、粗略定位装置186、粗略筛选装置188和精细筛选装置190。
关注点提取装置180从IC布图中提取特定于电路提取应用的所有关注点，包括接点和通孔的中心以及代表最低导电层的多边形的拐角。这些点从整个IC布图中提取。特征描述符创建装置182创建描述符以表示每个关注点的特征。本发明的优选实施例在每个关注点的附近采用32比特位图描述符，但本领域的普通技术人员公知的其他描述符也在本发明的范围之内。符号创建装置184创建被操作人员定义为标准单元的一组晶体管的符号。这组晶体管的符号表示包括I/O管脚和该组晶体管的属性，诸如宽度和长度。将标准单元的这一符号表示用作用于对其他可能标准单元进行定位的模板。粗略定位装置186确定标准单元的可能位置的粗略列表。粗略定位装置可以进一步分成子算法：描述符比较算法和投票算法。一旦通过符号创建装置184提取了标准单元的第一实例或模板，描述符比较装置就将来自该模板的描述符与IC布图中的所有其他描述符进行比较。这一比较通过XOR运算来完成，并且结果是一个32比特的整数，其中每一比特都是模板的32比特描述符的一个比特和图像内每个关注点的每个32比特描述符的相应比特之间的比较值。如果正匹配的数目大于预定门限，则认为图像的关注点与模板的关注点相似。本领域的普通技术人员应当认识到，存在其他比较方法，并且这些比较方法在本发明的范围之内。在比较之后，投票算法在相似关注点上投票。这一算法在相似关注点上投票以确定模板上的关注点与根据描述符比较算法而确定的相应“相似”关注点之间的相似性的可信度。对投票赋予权重，并将围绕具有较高权重值的“相似”关注点的图像区域视为标准单元的可能位置。粗略筛选装置188进一步筛选标准单元的可能位置以获得一组粗略筛选过的可能位置。本领域中公知的这种方法例如图像金字塔方法。精细筛选装置190筛选经粗略筛选的可能位置以进一步缩小记录范围，得到高概率匹配的列表。精细筛选装置可以进一步分成子算法：梯度计算、点积计算、形态扩张和顺序统计。梯度计算计算模板和基于各种尺寸的内核的粗略筛选后的可能位置之间的灰度梯度。点积计算确定模板和粗略筛选后的可能位置之一之间的点积。这些点积代表模板和可能匹配之间的差异，使得点积越高，这两个图像部分之间的差异越大。形态扩张算法构成一种对点积进行平滑(smoothesout)的统计算法，以解决由模板和可能匹配之间的噪声或亮度/对比度的差异而引起的差异。顺序统计算法对从n×n内核中的形态扩张得出的点积进行求和并将结果放入一个数组中。然后，从低到高排列这些和并检查最高百分之二十的和。如果这些和超过了预定门限，则将该可能匹配作为不成功匹配而舍弃。如果这些和小于预定门限，则将该可能匹配确定为标准单元的高概率匹配。
尽管已经根据目前认为最实用的和优选的实施例对本发明进行了描述，但应当理解，本发明并不局限于这些公开的实施例。本领域的普通技术人员应当理解，在不偏离权利要求中所定义的本发明的本质和范围的情况下，可以进行各种修改，并产生各种等效的结构和功能。因此，权利要求中所定义的本发明必须依照最广泛的可能性来解读，以便涵盖所有这些修改以及等效结构和功能。

Claims (24)

1.一种确定集成电路布图的图像中标准单元的高概率位置的方法，包括：
-提取并突出所述集成电路布图的特征；
-从所述集成电路布图中提取标准单元，并将所述标准单元用作用于比较的模板；
-通过将所述模板的突出特征与所述集成电路布图其余部分的突出特征进行比较，获得标准单元的可能位置的粗略定位；以及
-对所述可能位置应用精细筛选以获得所述高概率位置。
2.根据权利要求1所述的方法，包括：
-对所述可能位置应用粗略筛选以获得粗略筛选后的可能位置，其中对所述粗略筛选后的可能位置应用精细筛选以获得所述高概率位置。
3.根据权利要求1所述的方法，其中获得标准单元的可能位置的粗略定位包括：
-将来自标准单元的第一实例的所述特征与所述图像的所述特征进行比较以识别相似特征；
-对所述相似特征进行投票，以显示关于所述相似特征的相似性的可信度；以及
-计算所述投票的权重，并根据所述图像上显示出较高权重的位置来确定可能的匹配。
4.根据权利要求1所述的方法，其中精细筛选的应用包括：
-计算所述模板和所述可能位置组中的一个可能位置的梯度；
-计算所述梯度的第一组点积；
-应用所述第一组点积的形态扩张以获得第二组点积；
-确定关于所述第二组点积的顺序统计值；以及
-确定所述顺序统计值是否低于预定门限，其中如果所述顺序统计值小于所述预定门限，则所述可能位置是所述高概率位置。
5.根据权利要求1所述的方法，其中所述突出特征包括所述集成电路的第一导电层上的关注点。
6.根据权利要求5所述的方法，其中所述关注点选自所述第一导电层上的接点的中心、所述第一导电层上的通孔的中心以及代表所述第一导电层的多边形的拐角。
7.一种确定集成电路布图的图像中标准单元的可能位置的方法，包括：
-从所述图像中提取关注点；
-在每一个关注点的附近创建描述符；
-从所述图像中提取标准单元的第一实例；
-将来自所述标准单元第一实例的描述符与所述图像的其他描述符进行比较以识别相似关注点；
-对所述相似关注点进行投票以显示关于所述相似关注点的相似性的可信度；以及
-计算所述投票的权重并根据所述图像上显示出较高权重的位置来确定可能的匹配。
8.根据权利要求7所述的方法，其中所述关注点包括第一导电层上的接点的中心。
9.根据权利要求7所述的方法，其中所述关注点包括第一导电层上的通孔的中心。
10.根据权利要求7所述的方法，其中所述关注点包括代表第一导电层的多边形的拐角。
11.根据权利要求7所述的方法，其中所述描述符包括具有多个非重叠矩形的网格，如果所述非重叠矩形包含至少预定百分比的第一导电层，则所述非重叠矩形由第一比特表示，并且如果所述非重叠矩形包含少于预定百分比的第一导电层，则所述非重叠矩形由第二比特表示。
12.根据权利要求7所述的方法，其中所述描述符是32比特位图描述符。
13.根据权利要求7所述的方法，其中来自所述标准单元第一实例的描述符包括所述标准单元的八个可能方位。
14.一种确定集成电路布图的图像中标准单元的可能位置是否为由模板代表的所述标准单元的正确高概率匹配的严格比较方法，包括：
-计算所述模板和一组可能位置中的一个可能位置的梯度；
-计算所述梯度的第一组点积；
-应用所述第一组点积的形态扩张以获得第二组点积；
-确定关于所述第二组点积的顺序统计值；以及
-确定所述顺序统计值是否低于预定门限，其中如果所述顺序统计值小于所述预定门限，则所述可能位置是所述标准单元的正确实例。
15.一种用于确定集成电路布图的图像中标准单元的高概率位置的设备，包括：
-用于提取和突出所述集成电路的特征的装置；
-用于创建所述集成电路的标准单元的符号表示并将所述标准单元用作用于比较的模板的装置；
-用于通过将所述模板的突出特征与所述集成电路布图其余部分的突出特征进行比较，获得标准单元的可能位置的粗略定位的装置；
-用于对所述可能位置应用粗略筛选以获得粗略筛选后的可能位置的装置；以及
-用于对所述粗略筛选后的可能位置应用精细筛选以获得所述高概率位置的装置。
16.根据权利要求15所述的设备，其中用于获得标准单元的可能位置的粗略定位的装置包括：
-用于将来自所述标准单元第一实例的所述特征与所述图像的所述特征进行比较以识别相似特征的装置；
-用于对所述相似特征进行投票以显示关于所述相似特征的相似性的可信度的装置；以及
-计算所述投票的权重并根据所述图像上显示出较高权重的位置来确定可能的匹配。
17.根据权利要求15所述的设备，其中所述精细筛选装置包括：
-用于计算所述模板和所述可能位置组中的一个可能位置的梯度的装置；
-用于计算所述梯度的第一组点积的装置；
-用于应用所述第一组点积的形态扩张以获得第二组点积的装置；
-用于确定关于所述第二组点积的顺序统计值的装置；以及
-用于确定所述顺序统计值是否低于预定门限的装置，其中如果所述顺序统计值小于所述预定门限，则所述可能位置是所述高概率位置之一。
18.根据权利要求15所述的设备，其中所述突出特征包括选自所述第一导电层上的接点的中心、所述第一导电层上的通孔的中心以及代表所述第一导电层的多边形的拐角的所述集成电路的第一导电层上的关注点。
19.一种用于确定集成电路布图的图像中标准单元的可能位置的设备，包括：
-用于从所述图像中提取关注点的装置；
-用于在每一个所述关注点的附近创建描述符的装置；
-用于从所述图像中提取标准单元的第一实例的装置；
-用于将来自所述标准单元第一实例的描述符与所述图像的其他描述符进行比较以识别相似关注点的装置；
-用于对所述相似的关注点进行投票以显示关于所述相似关注点的相似性的可信度的装置；以及
-用于计算所述投票的权重并根据所述图像上显示出较高权重的位置来确定可能的匹配的装置。
20.根据权利要求19所述的设备，其中所述关注点选自第一导电层上的接点的中心、第一导电层上的通孔的中心以及代表第一导电层的多边形的拐角。
21.根据权利要求19所述的设备，其中所述描述符包括具有多个非重叠矩形的网格，如果所述非重叠矩形包含至少预定百分比的第一导电层，则所述非重叠矩形由第一比特表示，并且如果所述非重叠矩形包含少于预定百分比的第一导电层，则所述非重叠矩形由第二比特表示。
22.根据权利要求19所述的设备，其中所述描述符是32比特位图描述符。
23.根据权利要求19所述的设备，其中来自所述标准单元第一实例的描述符包括所述标准单元的八个可能方位。
24.一种用于采用严格比较方法来确定集成电路布图的图像中标准单元的可能位置是否为由模板代表的所述标准单元的高概率匹配的设备，包括：
-用于计算所述模板和所述可能位置组中的一个可能位置的梯度的装置；
-用于计算所述梯度的第一组点积的装置；
-用于应用所述第一组点积的形态扩张以获得第二组点积的装置；
-用于确定关于所述第二组点积的顺序统计值的装置；以及
-用于确定所述顺序统计值是否低于预定门限的装置，其中如果所述顺序统计值小于所述预定门限，则所述可能位置是所述标准单元的高概率匹配。
CNB2005100979304A 2004-08-31 2005-08-31 现有集成电路的设计分析方法 Active CN100472543C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/929,798 US7643665B2 (en) 2004-08-31 2004-08-31 Method of design analysis of existing integrated circuits
US10/929,798 2004-08-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN200810170796XA Division CN101393640B (zh) 2004-08-31 2005-08-31 现有集成电路的设计分析方法

Publications (2)

Publication Number Publication Date
CN1770166A true CN1770166A (zh) 2006-05-10
CN100472543C CN100472543C (zh) 2009-03-25

Family

ID=35943124

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200810170796XA Active CN101393640B (zh) 2004-08-31 2005-08-31 现有集成电路的设计分析方法
CNB2005100979304A Active CN100472543C (zh) 2004-08-31 2005-08-31 现有集成电路的设计分析方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200810170796XA Active CN101393640B (zh) 2004-08-31 2005-08-31 现有集成电路的设计分析方法

Country Status (4)

Country Link
US (3) US7643665B2 (zh)
CN (2) CN101393640B (zh)
CA (1) CA2517651C (zh)
PL (1) PL376817A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281877B (zh) * 2007-04-03 2010-06-09 中芯国际集成电路制造(上海)有限公司 一种金属氧化物半导体晶体管失配特性的测量方法
CN102395971A (zh) * 2009-04-17 2012-03-28 Arm有限公司 专有电路布局识别
CN103066060A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 半导体器件失配特性的检测结构及检测方法
CN108122799A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 预测晶圆缺陷的方法

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8885229B1 (en) 2013-05-03 2014-11-11 Kofax, Inc. Systems and methods for detecting and classifying objects in video captured using mobile devices
US9137417B2 (en) 2005-03-24 2015-09-15 Kofax, Inc. Systems and methods for processing video data
US9769354B2 (en) 2005-03-24 2017-09-19 Kofax, Inc. Systems and methods of processing scanned data
JP2006330970A (ja) * 2005-05-25 2006-12-07 Oki Electric Ind Co Ltd レイアウトパターン生成方法、レイアウトパターン生成装置、レイアウトパターン生成プログラム、これを記録した記録媒体、及び半導体集積回路装置の製造方法
US8219940B2 (en) * 2005-07-06 2012-07-10 Semiconductor Insights Inc. Method and apparatus for removing dummy features from a data structure
US7498181B2 (en) * 2005-09-29 2009-03-03 Chipworks Inc. Method of preparing an integrated circuit die for imaging
US8385647B2 (en) * 2006-01-25 2013-02-26 Kofax, Inc. Method of image analysis using sparse Hough transform
US8155475B2 (en) * 2007-03-12 2012-04-10 Varian Medical Systems, Inc. Method and apparatus to facilitate transforming grayscale level values
US8452075B2 (en) * 2007-04-11 2013-05-28 Synopsys, Inc. Range pattern matching for hotspots containing vias and incompletely specified range patterns
US8243988B1 (en) * 2008-07-31 2012-08-14 Google Inc. Clustering images using an image region graph
US8958605B2 (en) 2009-02-10 2015-02-17 Kofax, Inc. Systems, methods and computer program products for determining document validity
US9767354B2 (en) 2009-02-10 2017-09-19 Kofax, Inc. Global geographic information retrieval, validation, and normalization
US9349046B2 (en) 2009-02-10 2016-05-24 Kofax, Inc. Smart optical input/output (I/O) extension for context-dependent workflows
US8774516B2 (en) 2009-02-10 2014-07-08 Kofax, Inc. Systems, methods and computer program products for determining document validity
US9576272B2 (en) 2009-02-10 2017-02-21 Kofax, Inc. Systems, methods and computer program products for determining document validity
US20100246969A1 (en) * 2009-03-25 2010-09-30 Microsoft Corporation Computationally efficient local image descriptors
US8701058B2 (en) * 2009-06-18 2014-04-15 Semiconductor Insights Inc. Integrated circuit analysis systems and methods
US20120303422A1 (en) * 2011-05-27 2012-11-29 Diran Li Computer-Implemented Systems And Methods For Ranking Results Based On Voting And Filtering
US8464191B2 (en) * 2011-07-21 2013-06-11 R3 Logic, Inc. System and method for identifying circuit components of an integrated circuit
US9058580B1 (en) 2012-01-12 2015-06-16 Kofax, Inc. Systems and methods for identification document processing and business workflow integration
US8989515B2 (en) 2012-01-12 2015-03-24 Kofax, Inc. Systems and methods for mobile image capture and processing
US9058515B1 (en) 2012-01-12 2015-06-16 Kofax, Inc. Systems and methods for identification document processing and business workflow integration
US9483794B2 (en) 2012-01-12 2016-11-01 Kofax, Inc. Systems and methods for identification document processing and business workflow integration
US10146795B2 (en) 2012-01-12 2018-12-04 Kofax, Inc. Systems and methods for mobile image capture and processing
US20140258156A1 (en) * 2013-03-05 2014-09-11 Achilleas Tziazas System and method to authenticate integrated circuits
US9355312B2 (en) 2013-03-13 2016-05-31 Kofax, Inc. Systems and methods for classifying objects in digital images captured using mobile devices
US9311531B2 (en) 2013-03-13 2016-04-12 Kofax, Inc. Systems and methods for classifying objects in digital images captured using mobile devices
US9208536B2 (en) 2013-09-27 2015-12-08 Kofax, Inc. Systems and methods for three dimensional geometric reconstruction of captured image data
US20140316841A1 (en) 2013-04-23 2014-10-23 Kofax, Inc. Location-based workflows and services
US9501693B2 (en) * 2013-10-09 2016-11-22 Honda Motor Co., Ltd. Real-time multiclass driver action recognition using random forests
US9386235B2 (en) 2013-11-15 2016-07-05 Kofax, Inc. Systems and methods for generating composite images of long documents using mobile video data
US20160300008A1 (en) * 2014-04-10 2016-10-13 Tarun Pondicherry System and method for interacting with construction blocks through an application
JP6502937B2 (ja) * 2014-07-10 2019-04-17 株式会社Ｆｕｊｉ 部品装着座標の作成方法および部品装着座標の作成装置
CN107076980A (zh) * 2014-08-18 2017-08-18 维斯科技有限公司 用于大视场显微扫描中嵌入图像的系统和方法
US9760788B2 (en) 2014-10-30 2017-09-12 Kofax, Inc. Mobile document detection and orientation based on reference object characteristics
US10242285B2 (en) 2015-07-20 2019-03-26 Kofax, Inc. Iterative recognition-guided thresholding and data extraction
US9785734B2 (en) * 2015-07-29 2017-10-10 Globalfoundries Inc. Method and system for adjusting a circuit symbol
JP2017156298A (ja) * 2016-03-04 2017-09-07 住友電装株式会社 端子位置特定方法、検査方法、端子位置特定装置及び検査装置
US10339249B2 (en) * 2016-03-29 2019-07-02 Synopsys, Inc. Using color pattern assigned to shapes for custom layout of integrated circuit (IC) designs
US9779296B1 (en) 2016-04-01 2017-10-03 Kofax, Inc. Content-based detection and three dimensional geometric reconstruction of objects in image and video data
US11042161B2 (en) 2016-11-16 2021-06-22 Symbol Technologies, Llc Navigation control method and apparatus in a mobile automation system
JP6233824B1 (ja) * 2017-04-25 2017-11-22 合同会社ウイングビジョン 画像検査装置、生産システム、画像検査方法、プログラム及び記憶媒体
US10591918B2 (en) 2017-05-01 2020-03-17 Symbol Technologies, Llc Fixed segmented lattice planning for a mobile automation apparatus
US11367092B2 (en) 2017-05-01 2022-06-21 Symbol Technologies, Llc Method and apparatus for extracting and processing price text from an image set
US20180314908A1 (en) * 2017-05-01 2018-11-01 Symbol Technologies, Llc Method and apparatus for label detection
US11093896B2 (en) 2017-05-01 2021-08-17 Symbol Technologies, Llc Product status detection system
EP3619600A4 (en) 2017-05-01 2020-10-21 Symbol Technologies, LLC METHOD AND APPARATUS FOR OBJECT STATE DETECTION
US10726273B2 (en) 2017-05-01 2020-07-28 Symbol Technologies, Llc Method and apparatus for shelf feature and object placement detection from shelf images
US10663590B2 (en) 2017-05-01 2020-05-26 Symbol Technologies, Llc Device and method for merging lidar data
US10949798B2 (en) 2017-05-01 2021-03-16 Symbol Technologies, Llc Multimodal localization and mapping for a mobile automation apparatus
US11449059B2 (en) 2017-05-01 2022-09-20 Symbol Technologies, Llc Obstacle detection for a mobile automation apparatus
WO2018201423A1 (en) 2017-05-05 2018-11-08 Symbol Technologies, Llc Method and apparatus for detecting and interpreting price label text
US10521914B2 (en) 2017-09-07 2019-12-31 Symbol Technologies, Llc Multi-sensor object recognition system and method
US10572763B2 (en) 2017-09-07 2020-02-25 Symbol Technologies, Llc Method and apparatus for support surface edge detection
US11062176B2 (en) 2017-11-30 2021-07-13 Kofax, Inc. Object detection and image cropping using a multi-detector approach
US10823572B2 (en) 2018-04-05 2020-11-03 Symbol Technologies, Llc Method, system and apparatus for generating navigational data
US10740911B2 (en) 2018-04-05 2020-08-11 Symbol Technologies, Llc Method, system and apparatus for correcting translucency artifacts in data representing a support structure
US10832436B2 (en) 2018-04-05 2020-11-10 Symbol Technologies, Llc Method, system and apparatus for recovering label positions
US10809078B2 (en) 2018-04-05 2020-10-20 Symbol Technologies, Llc Method, system and apparatus for dynamic path generation
US11327504B2 (en) 2018-04-05 2022-05-10 Symbol Technologies, Llc Method, system and apparatus for mobile automation apparatus localization
US10915573B2 (en) * 2018-09-13 2021-02-09 International Business Machines Corporation Characterizing electronic designs via visual processing and data transformation
US11010920B2 (en) 2018-10-05 2021-05-18 Zebra Technologies Corporation Method, system and apparatus for object detection in point clouds
US11506483B2 (en) 2018-10-05 2022-11-22 Zebra Technologies Corporation Method, system and apparatus for support structure depth determination
US11090811B2 (en) 2018-11-13 2021-08-17 Zebra Technologies Corporation Method and apparatus for labeling of support structures
US11003188B2 (en) 2018-11-13 2021-05-11 Zebra Technologies Corporation Method, system and apparatus for obstacle handling in navigational path generation
US11416000B2 (en) 2018-12-07 2022-08-16 Zebra Technologies Corporation Method and apparatus for navigational ray tracing
US11079240B2 (en) 2018-12-07 2021-08-03 Zebra Technologies Corporation Method, system and apparatus for adaptive particle filter localization
US11100303B2 (en) 2018-12-10 2021-08-24 Zebra Technologies Corporation Method, system and apparatus for auxiliary label detection and association
US11015938B2 (en) 2018-12-12 2021-05-25 Zebra Technologies Corporation Method, system and apparatus for navigational assistance
US10731970B2 (en) 2018-12-13 2020-08-04 Zebra Technologies Corporation Method, system and apparatus for support structure detection
CA3028708A1 (en) 2018-12-28 2020-06-28 Zih Corp. Method, system and apparatus for dynamic loop closure in mapping trajectories
WO2020191121A1 (en) * 2019-03-20 2020-09-24 Carl Zeiss Smt Inc. Method for imaging a region of interest of a sample using a tomographic x-ray microscope, microscope, system and computer program
US10839133B1 (en) 2019-05-14 2020-11-17 International Business Machines Corporation Circuit layout similarity metric for semiconductor testsite coverage
US11080566B2 (en) 2019-06-03 2021-08-03 Zebra Technologies Corporation Method, system and apparatus for gap detection in support structures with peg regions
US11402846B2 (en) 2019-06-03 2022-08-02 Zebra Technologies Corporation Method, system and apparatus for mitigating data capture light leakage
US11960286B2 (en) 2019-06-03 2024-04-16 Zebra Technologies Corporation Method, system and apparatus for dynamic task sequencing
US11662739B2 (en) 2019-06-03 2023-05-30 Zebra Technologies Corporation Method, system and apparatus for adaptive ceiling-based localization
US11151743B2 (en) 2019-06-03 2021-10-19 Zebra Technologies Corporation Method, system and apparatus for end of aisle detection
US11341663B2 (en) 2019-06-03 2022-05-24 Zebra Technologies Corporation Method, system and apparatus for detecting support structure obstructions
US11200677B2 (en) 2019-06-03 2021-12-14 Zebra Technologies Corporation Method, system and apparatus for shelf edge detection
US11507103B2 (en) 2019-12-04 2022-11-22 Zebra Technologies Corporation Method, system and apparatus for localization-based historical obstacle handling
US11107238B2 (en) 2019-12-13 2021-08-31 Zebra Technologies Corporation Method, system and apparatus for detecting item facings
WO2021168231A1 (en) 2020-02-21 2021-08-26 Synopsys, Inc. Automatic test pattern generation (atpg) for parametric faults
US11822333B2 (en) 2020-03-30 2023-11-21 Zebra Technologies Corporation Method, system and apparatus for data capture illumination control
US11450024B2 (en) 2020-07-17 2022-09-20 Zebra Technologies Corporation Mixed depth object detection
US11593915B2 (en) 2020-10-21 2023-02-28 Zebra Technologies Corporation Parallax-tolerant panoramic image generation
US11392891B2 (en) 2020-11-03 2022-07-19 Zebra Technologies Corporation Item placement detection and optimization in material handling systems
US11847832B2 (en) 2020-11-11 2023-12-19 Zebra Technologies Corporation Object classification for autonomous navigation systems
US11907627B2 (en) * 2020-12-15 2024-02-20 Battelle Memorial Institute Fabricated layout correlation
CN113158999B (zh) * 2021-05-26 2024-04-02 南京云阶电力科技有限公司 基于模板匹配的电气设计图纸中端子跳线识别方法及装置
US11954882B2 (en) 2021-06-17 2024-04-09 Zebra Technologies Corporation Feature-based georegistration for mobile computing devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2247345B (en) * 1990-07-05 1995-04-05 Haroon Ahmed Integrated circuit structure analysis
US5086477A (en) * 1990-08-07 1992-02-04 Northwest Technology Corp. Automated system for extracting design and layout information from an integrated circuit
JP2991598B2 (ja) * 1993-09-09 1999-12-20 富士通株式会社 Ｌｓｉ設計装置及びｌｓｉ設計方法
US5943437A (en) * 1995-10-09 1999-08-24 Kabushiki Kaisha Kobe Seiko Sho Method and apparatus for classifying a defect on a semiconductor wafer
US6246787B1 (en) * 1996-05-31 2001-06-12 Texas Instruments Incorporated System and method for knowledgebase generation and management
US5744843A (en) * 1996-08-28 1998-04-28 Texas Instruments Incorporated CMOS power device and method of construction and layout
US6711293B1 (en) * 1999-03-08 2004-03-23 The University Of British Columbia Method and apparatus for identifying scale invariant features in an image and use of same for locating an object in an image
KR100363087B1 (ko) * 2000-04-06 2002-12-02 삼성전자 주식회사 비표준 셀을 포함하는 집적회로의 설계 및 레이아웃 방법및 이를 기록한 기록매체
US7062093B2 (en) * 2000-09-27 2006-06-13 Mvtech Software Gmbh System and method for object recognition
CA2358729C (en) * 2001-10-12 2008-07-08 Semiconductor Insights Inc. Computer aided method of circuit extraction
JP4154156B2 (ja) * 2002-02-08 2008-09-24 ソニーマニュファクチュアリングシステムズ株式会社 欠陥分類検査装置
ATE528724T1 (de) * 2002-08-30 2011-10-15 Mvtec Software Gmbh Auf hierarchischen gliedern basierte erkennung von gegenständen
JP4274814B2 (ja) * 2003-02-20 2009-06-10 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の設計方法、設計装置、セルライブラリのデータ構造および自動レイアウトプログラム
CN1219269C (zh) * 2003-05-01 2005-09-14 清华大学 标准单元总体布线过程中用的减少串扰的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281877B (zh) * 2007-04-03 2010-06-09 中芯国际集成电路制造(上海)有限公司 一种金属氧化物半导体晶体管失配特性的测量方法
CN102395971A (zh) * 2009-04-17 2012-03-28 Arm有限公司 专有电路布局识别
CN102395971B (zh) * 2009-04-17 2014-02-19 Arm有限公司 专有电路布局识别
US8881078B2 (en) 2009-04-17 2014-11-04 Arm Limited Proprietary circuit layout identification
CN103066060A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 半导体器件失配特性的检测结构及检测方法
CN103066060B (zh) * 2011-10-19 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体器件失配特性的检测结构及检测方法
CN108122799A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 预测晶圆缺陷的方法
CN108122799B (zh) * 2016-11-29 2022-04-12 台湾积体电路制造股份有限公司 预测晶圆缺陷的方法及系统

Also Published As

Publication number Publication date
US20060045325A1 (en) 2006-03-02
CA2517651C (en) 2012-03-13
US7580557B2 (en) 2009-08-25
CA2517651A1 (en) 2006-02-28
US7873203B2 (en) 2011-01-18
US20080317327A1 (en) 2008-12-25
US7643665B2 (en) 2010-01-05
CN100472543C (zh) 2009-03-25
CN101393640B (zh) 2012-05-16
PL376817A1 (pl) 2006-03-06
US20080317328A1 (en) 2008-12-25
CN101393640A (zh) 2009-03-25

Similar Documents

Publication Publication Date Title
CN100472543C (zh) 现有集成电路的设计分析方法
Park et al. CORD: a consolidated receipt dataset for post-OCR parsing
Dev et al. Categorization of cloud image patches using an improved texton-based approach
CN102541954B (zh) 一种商标检索方法及系统
JP2010015555A (ja) デジタル画像の特徴判定方法およびシステム
Choi et al. Multi-step ART1 algorithm for recognition of defect patterns on semiconductor wafers
CN114612469A (zh) 产品缺陷检测方法、装置、设备及可读存储介质
Cheng et al. A fast and accurate algorithm for nuclei instance segmentation in microscopy images
Singhal et al. CNN-based multiple manipulation detector using frequency domain features of image residuals
CN114972922A (zh) 基于机器学习的煤矸分选识别方法、装置及设备
Colter et al. Tablext: A combined neural network and heuristic based table extractor
Zhang et al. Image splicing localization using noise distribution characteristic
Ghan et al. Clustering and pattern matching for an automatic hotspot classification and detection system
CN116205918B (zh) 基于图卷积的多模态融合半导体检测方法、装置及介质
Gendy et al. A simple transformer-style network for lightweight image super-resolution
Kumar et al. FPR using machine learning with multi‐feature method
US20060171589A1 (en) Grayscale character dictionary generation apparatus
Benjelil et al. Complex documents images segmentation based on steerable pyramid features
CN112926577B (zh) 一种医疗票据图像结构化方法和装置、计算机可读介质
Tee et al. Patch-based adversarial training for error-aware circuit annotation of delayered ic images
Yang et al. A real-time marking defect inspection method for IC chips
Liu et al. A content-based medical teaching file assistant for CT lung image retrieval
CN113723508B (zh) 票据图像分类方法、装置、计算设备和存储介质
Martsenyuk et al. Exploring Image Unified Space for Improving Information Technology for Person Identification
Partio et al. Texture similarity evaluation using ordinal co-occurrence

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: ottawa

Patentee after: Taike Yingsai Technology Co., Ltd.

Address before: ottawa

Patentee before: Semiconductor Insights Inc.