CN108122799B - 预测晶圆缺陷的方法及系统 - Google Patents

预测晶圆缺陷的方法及系统 Download PDF

Info

Publication number
CN108122799B
CN108122799B CN201710794558.5A CN201710794558A CN108122799B CN 108122799 B CN108122799 B CN 108122799B CN 201710794558 A CN201710794558 A CN 201710794558A CN 108122799 B CN108122799 B CN 108122799B
Authority
CN
China
Prior art keywords
attention
wafer
frequency domain
areas
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710794558.5A
Other languages
English (en)
Other versions
CN108122799A (zh
Inventor
张仰宏
孙哲原
柯志明
胡浚明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108122799A publication Critical patent/CN108122799A/zh
Application granted granted Critical
Publication of CN108122799B publication Critical patent/CN108122799B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G01R31/307—Contactless testing using electron beams of integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20048—Transform domain processing
    • G06T2207/20056—Discrete and fast Fourier transform, [DFT, FFT]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Environmental & Geological Engineering (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本公开提供一种预测晶圆缺陷的方法，包括：接收从测试晶圆获得的缺陷数据。测试晶圆是依据集成电路设计布局而被制造。基于缺陷数据接收多个第一注意区域，第一注意区域个别对应集成电路设计布局的发生晶圆缺陷的区域。对第一注意区域执行频域分析。至少部分地基于频域分析，借此对集成电路设计布局的晶圆缺陷几率进行预测操作。

Description

预测晶圆缺陷的方法及系统
技术领域
本发明实施例涉及半导体工艺，特别涉及预测晶圆缺陷的方法。
背景技术
半导体集成电路的产业经历了快速的成长。集成电路的材料与设计的技术进步已经产生了数个世代的集成电路，其中每一个世代具有比上一个世代更小与更复杂的电路。然而，这些进步增加了处理和制造集成电路的复杂度，而且为了实现这些进步，在集成电路的处理和制造的领域中亦需要类似的发展。在集成电路演进的过程中，在几何尺寸(亦即，使用工艺可创建的最小元件(或线))减小的情况下，功能密度(亦即，每个芯片面积的互连装置的数量)通常增加。
部分半导体制作的挑战是如何准确与有效率地预测缺陷。在根据集成电路设计布局制造光刻掩模之后，可以生产测试晶圆，进而基于测试晶圆判别晶圆缺陷。这些晶圆缺陷可以追溯到集成电路布局，借此在大量生产期间预测潜在的晶圆缺陷位置。在大量生产之前了解这些晶圆缺陷的位置及/或类型，可以采取修正措施来解决导致缺陷的问题，从而有助于防止装置故障，提高产率并且降低成本。然而，现有的识别缺陷和预测晶圆缺陷位置的方法并不十分有效或准确。例如，传统的晶圆缺陷预测方法可能仍然涉及太多的“猜测工作(guess work)”。
因此，虽然集成电路制造的现有的缺陷识别和预测已可符合上述一般的目的，但是仍无法满足所有的方面。
发明内容
本发明实施例提供一种预测晶圆缺陷的方法。接收从测试晶圆取得的缺陷数据。测试晶圆依据集成电路设计布局制造。基于缺陷数据接收多个第一注意区域。每一个第一注意区域对应集成电路设计布局的发生晶圆缺陷的区域。对第一注意区域执行频域分析。至少部分地基于频域分析以对集成电路设计布局的晶圆缺陷几率进行预测操作。
附图说明
根据以下的详细说明并配合说明书附图做完整公开。应注意的是，根据本产业的一般作业，各图示是用于说明的目的且未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。
图1是依据本发明实施例的预测晶圆缺陷的流程图。
图2是依据本发明实施例的两个简化的注意区域的二元布局图。
图3是依据本发明实施例，描绘较大注意区域与较小注意区域之间的关系。
图4是依据本发明实施例，描绘建构加权的注意区域影像的程序。
图5是依据本发明实施例的预测晶圆缺陷的方法流程图。
图6是依据本发明实施例，描绘被配置以执行预测晶圆缺陷的机器。
附图标记说明：
100～处理流程
100A～训练部分
100B～检查部分
105、110、130、150～操作
120、120A、120B～注意区域
121A、122A、123A、121B、122B、123B～集成电路布局图案
130A、130B～子操作
140～量值成分
141～相位成分
160～公共注意区域
170～缺陷
L、W～尺寸
PC～主成分
FV～特征向量
210～操作
220～注意区域
230A～离散傅里叶转换
230B～主成分分析
240、250～操作
260～注意区域
280～基于影像的模板匹配
300～操作
310、320、330～模块
400～后投影处理
420～加权影像
500、501～影像
510、511～量值成分
520～元件
530、531～影像
710-780～操作
800～系统
810～存储器储存元件
820～处理器元件
具体实施方式
以下的公开内容提供许多不同的实施例或范例以实施本公开的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本公开书叙述了一第一特征形成于一第二特征之上或上方，即表示其可能包含上述第一特征与上述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可能未直接接触的实施例。另外，以下公开书不同范例可能重复使用相同的参考符号及/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。另外，为了简单和清楚的目的，可以基于不同的尺度任意地绘制各种特征。
此外，其与空间相关用词。例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，是为了便于描述图示中一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中示出的方位外，这些空间相关用词意欲包含使用中或操作中的装置的不同方位。举例而言，如果图中的装置被翻转，则元件被描述为在另一元件的“下方”或“之下”，或者元件将被定向到其他元件或特征“上方”。因此，示例性术语“下方”可以包括上下方向。装置可能被转向不同方位(旋转90度或其他方位)，则在此使用的空间相关词也可依此相同解释。
在半导体装置(例如集成电路)被设计之后，布局工程师将生成集成电路的集成电路布局(亦可称为集成电路布局设计或集成电路布局图)。集成电路布局可以包含多个不同的布局层，每个布局层包含多个半导体部件。这些半导体部件可以包括晶体管、金属线、通孔、电容器、电感器、二极管或者需要正常工作以使集成电路以期望的方式工作的其它微电子部件。在一些实施例中，集成电路布局是图形数据库系统(Graphic Database System(GDS))文件的形式，是以分层形式(hierarchical form)表示各种平面形状(例如集成电路部件)、文字标签或关于集成电路布局的其他信息的二元格式文件。继而，将集成电路布局图案化到一个或多个空白掩模，使图案化的掩模可以在之后被用于光刻工艺，借此将集成电路布局转移到半导体晶圆上。图案化的掩模也称为集成电路掩模。
在大量生产开始之前，可以根据集成电路掩模制造测试晶圆。进而测试晶圆识别缺陷，并且可以采取用于缺陷的图像。基于这些缺陷图像，半导体制造工程师将尝试判定集成电路设计布局的哪些区域可能是有问题的(例如，包含大量缺陷)。这些易发生缺陷的区域可能被称为缺陷雷区。然而，使用现有方法预测缺陷雷区并不容易。在通常情况下，工程师通常会采用一种试错(trial-and-error)方法(包括大量猜测工作)，通过集成电路布局中的许多注意区域(regions of interest(ROI))进行缺陷雷区预测。此做法不仅耗时，也不准确。因此，需要改进传统的晶圆缺陷预测。
本发明实施例通过对晶圆缺陷图像进行频域(frequency domain)分析来克服这些问题。基于频域分析，主成分仅根据大小(不包括相位)进行识别和获取。这允许工程师忽略诸如旋转集成电路布局图案和及/或位置偏移的因素(应被认为是噪声并且应被滤除)。因此，频域分析可用于表征对应于晶圆缺陷类型的一或多个注意区域(ROI)。集成电路布局也被分为多个注意区域，且每一个注意区域也在频域中分析，进而与用于表征晶圆缺陷的频域分析的结果进行比较。使用修改的简单贝氏分类器(Modified Naive-Bayesclassifier)，本发明实施例可有效地预测每个注意区域可能包含缺陷的几率。如果一个特定的注意区域被认定为缺陷重的雷区(defect-heavy minefield)，则此特定的注意区域可被进一步地检查/分析，并且可以调整布局设计以最小化缺陷的发生状况。以下将参照图1至图6以更详细地讨论本发明实施例的各种面向。
图1描绘预测晶圆缺陷的处理流程100。处理流程100包括训练部分100A和检查部分100B。训练部分100A的目的是识别所有包含相同缺陷的注意区域的一或多个共同特征。一旦识别出共同特征，这些共同特征就可以在检查部分100B中被用于检查集成电路设计布局中的不同注意区域。检查部分100B的目的是识别缺陷雷区并且预测任何特定类型的缺陷在任何被检查的注意区域内可能发生的几率。
训练部分100A起始于执行操作105。在操作105中，接收晶圆缺陷数据。举例而言，测试晶圆可以根据集成电路布局设计来进行制造。继而，从所制造的测试晶圆取得缺陷数据，例如通过获取测试晶圆的影像(例如通过扫描电子显微镜)并且检验所获取的影像。
操作105的结果可发送至操作110。在操作110中，接收多个注意区域120。注意区域120可基于在操作105中取得的晶圆缺陷数据来定义(例如，注意区域120的大小)。注意区域120也被分成不同的群。在每个群内，注意区域120具有足够的相似度，使得它们可以被认为是相关的，在此情况下它们可能具有共同的缺陷特征。
举例而言，图2描绘两个简化的注意区域120A和注意区域120B的二元布局图像。注意区域120A包含集成电路布局图案121A(例如，多个矩形部件)、122A(圆形部件)和123A(细长部件)。注意区域120B包含基本上分别对应于集成电路布局图案121A、122A和123A的集成电路布局图案121B、122B和123B。然而，集成电路布局图案121B/122B/123B的位置，相对于集成电路布局图案121A/122A/123A具有位置偏移。集成电路布局图案121A/122A/123A的位置/边界在注意区域120B中被描绘为虚线，以便容易地比较注意区域120A和注意区域120B之间的差异。
基于各种集成电路布局图案121B/122B/123B的位置偏移，传统方法可能不认为注意区域120B与注意区域120A彼此相关(或与之相关)。一种原因是传统方法通常仅执行基于影像的比较(image-based comparison)，借此检验两个注意区域中的部件/图案是否匹配。在此情况下，传统方法可能(不正确地)判定注意区域120B与注意区域120A很不相同，因为它们的图像模式不完全地匹配。
然而，本发明实施例描述各个集成电路布局图案之间的位置偏移应该不会对不同注意区域之间的相关性造成很大的影响。如图2所示的内容，注意区域120A和注意区域120B包括基本上相似的集成电路布局图案，并且这些集成电路布局图案之间的相对位置偏移并不意味着注意区域120A和注意区域120B彼此不相关。因此，本发明实施例仍然认为注意区域120A和注意区域120B属于同一种注意区域的群。在一些实施例中，可以使用工艺窗口鉴定(Process Window Qualification(PWQ))的技术来执行共同注意区域的分组。这可能涉及使用晶圆检查工具来检查多个位置(例如，一百万个位置)，然后使用检查软件热点图案分析(hotspot pattern analysis(HPA))工具来完成注意区域的分组。
一旦注意区域120被分组成为多个子集，在注意区域120的任何群(或子集)内，可以基于频域分析来判定晶圆缺陷的共同特征，此部分将在下文中更详细地描述。
如图1所示的内容，注意区域120为正方形。正方形的每一边具有尺寸L。与传统的注意区域相比，尺寸L可能会明显地更大。在一些实施例中，尺寸L的范围是在0.7微米(μm)至3微米之间。注意区域120可以具有较大的尺寸L，是因为本发明实施例通过频域分析来特征化注意区域120，而不仅仅是基于影像的比较(在传统晶圆缺陷预测中执行)。
更详细地，使用传统方法设置注意区域的大小常常是棘手的。一方面，设置较大的注意区域尺寸意味着可能会出现太多的背景(和不相关的)集成电路图案数据，因此可能更难以在不同的注意区域图像之间找到精确的匹配。此外，应该被认为是相互关联的许多注意区域(诸如前述图2所讨论的注意区域120A和注意区域120B)将不会产生匹配。另一方面，设置较小的注意区域尺寸意味着基于影像的模板匹配过程将产生太多的匹配。如何处理这些匹配结果是一个耗时和繁琐的过程。这往往是传统缺陷预测过程所面临的两难问题。因此，可以说在传统方法中使用的基于影像的模板匹配技术在晶圆缺陷预测中不是最佳的方案。
相比之下，本发明实施例使用频域数据来判定注意区域的匹配，借此允许将注意区域尺寸设置为相对较大。如图1所示，频域分析在训练部分100A的操作130中进行，进而将包含在注意区域120中的布局数据变换为频域数据。更详细地，操作130执行傅里叶转换(Fourier Transform)。例如在子操作130A中执行离散傅里叶转换(Discrete FourierTransform(DFT))。子操作130A使用给定的注意区域120群作为输入。举例而言，属于注意区域群(被认为是相关的，诸如上述注意区域120A和注意区域120B)的集成电路布局数据被传送以做为子操作130A的输入。
傅里叶转换产生每个注意区域120的频域数据，并且被发送以做为输入。举例而言，它显示与被处理的注意区域相关联的空间频率的分布。如图1所示，频域数据包括量值成分(magnitude component)140和相位成分141。量值成分(或量值数据)140保持“频率分布”的数据。例如，量值成分140可以对应于每个注意区域中的各种集成电路布局图案的形状和尺寸。相对于此，相位成分(或相位数据)141保持“空间坐标位置”的数据。例如，相位成分可以对应于各种集成电路布局图案的位置。如前述图2的讨论内容，集成电路布局图案的相对位置在判定缺陷时不应成为有意义的考虑因素。因此，可忽略(至少暂时地)子操作130A产生的相位成分141。相位成分141可以稍后用于后投影处理(back projectionprocess)以重建注意区域的加权声纳影像，并且这将在下面更详细地讨论。
同时，量值成分140在操作130的子操作130B中被处理并做为主成分分析(Principal Component Analysis(PCA))的一部分。主成分分析是使用正交变换将可能相关变量的一组观察值转换为线性不相关变量的一组值的统计过程，其被称为主成分(principal components)。主成分的数量小于或等于原始变量的数量。这种变换被定义为使得第一主成分具有最大可能变异数(variance)(亦即尽可能地考虑数据的变异性)，并且每个后续成分在限制条件(与前面的成分正交)下可能具有最大的变异数。所得到的向量是不相关的正交基集(orthogonal basis set)。
在一些实施例中，可以使用计算代码(例如使用MATLAB代码)来执行主成分分析。例如，假设有两个注意区域A和B(做为训练影像)。主成分分析可能包括以下内容：
freq.spectra of ROIs：FreqDataMatrix＝[AB],其中A＝transpose([a1a2a3...]),B＝transpose([b1 b2 b3...])。[u s v]＝SVD(FreqDataMatrix)，其中SVD代表“奇异值分解”(singular value decomposition)，这是主成分分析的一种方式。主成分将在“u”。现在，可以使用新的主成分来描述注意区域A和B，如下所述：
A＝FV_A*PC
B＝FV_B*PC
其中PC是主成分；FV_A是A的特征向量(feature vector)(换句话说，注意区域A的主成分的系数)；FV_B是B的特征向量(换句话说，注意区域B的主成分的系数)。
因此，在子操作130B中执行的主成分分析的结果可以包括主成分(PC)和特征向量(FV)。此结果表示注意区域120中被选择的群的频域数据。换句话说，被选择的注意区域120群可用做为子操作130B的结果的主成分和特征向量来描述或特征化。在此状况下，任何给定的注意区域120群所取得的主成分和特征向量可以在之后(在下文讨论的检查部分100B中)用作注意区域模板，借此帮助识别集成电路设计布局中的其他类似的注意区域。
在一些实施例中，提取所有注意区域120的主要离散频率成分。举例而言，主成分的数量可以在1～4的范围内。
应当理解，可以针对多个不同的注意区域120群重复上述操作130。例如，假设基于测试晶圆缺陷分析，识别出10种不同类型的缺陷。每种类型的缺陷可以与不同的注意区域120群相关联，其中在每个给定的注意区域群内，可以具有任何数量且彼此有关/相关联的独立注意区域。操作130可以重复10次以产生10组不同的主成分和特征向量，其中不相同的每一组主成分和特征向量表示注意区域中所对应群的频域数据。继而，每组主成分和特征向量被使用(在下文讨论的检查部分100B中)来与多个注意区域进行比较，以便确定在注意区域内是否可能发生相应类型的缺陷。
虽然本发明实施例大部分在描述取得注意区域的频域数据，但也可以使用基于影像的比较来辅助缺陷几率计算。做为基于影像的比较处理的一部分，首先获得“较小的”注意区域(也称为“模板”(template))。例如，作为训练部分100A的一部分，执行操作150以取得用于每一个注意区域120中所对应群的公共(common)注意区域160(亦即模板)。公共注意区域160或模板是“较大的”注意区域120的较小的子区域。
“较大”注意区域120和“较小”公共注意区域160之间的关系被描绘于图3中。如图3所示，“较大”注意区域120包括多个集成电路布局图案。缺陷170出现在一些集成电路布局图案附近或邻近区域。因此，可以从较大的注意区域120提取较小的公共注意区域160(模板)，其中公共注意区域160仅包括缺陷170附近的集成电路布局图案。可以观察到，缺陷170位于接近“较大的”注意区域120和“较小的”公共注意区域(或模板)160的中心位置。较小的公共注意区域160可具有尺寸W。在一些实施例中，尺寸W是在0.3微米至0.7微米之间的范围内，例如0.5微米。较大的注意区域120可以具有尺寸L，如上所述，尺寸L大于尺寸W且小于3微米。因此，可以观察到，由于0.3微米≤尺寸W≤0.7微米且尺寸W≤尺寸L≤3微米，较大的注意区域120至少比较小的公共注意区域160大好几倍。
参考图1所示的内容，可以理解的是，较小的公共注意区域160可被用于与集成电路设计布局的注意区域进行基于影像的比较，借此帮助预测任何给定的注意区域内的缺陷几率。
基于上述讨论，可以看出，训练部分100A中的操作130的完成可产生“较大的”注意区域120群的频域数据(例如以主成分和特征向量的形式)以做为第一结果，并且训练部分100A中的操作150的完成可产生“较小的”注意区域(或模板)以做为第二结果。这些结果可与检查部分100B中的注意区域进行比较。
更详细地，在检查开始时(图1中的“检查程序从这里开始”)，检查部分100B的操作210识别要被检查的多个注意区域220。可以通过将集成电路设计布局分成多个区域来获得注意区域220，其中每个区域对应于不同的注意区域220。在一些实施例中，注意区域220具有与注意区域120相同的大小或尺寸。举例而言，注意区域220可以各自具有尺寸L(如同注意区域120)，尺寸L的范围如前文所述，是在尺寸W和3微米之间的范围内。
对注意区域220亦可执行频域分析。例如，注意区域220可以各自经历离散傅里叶转换(DFT)230A，其类似于前述子操作130A的离散傅里叶转换。基于每个注意区域220的离散傅里叶转换处理230A的结果，可获得注意区域220的频域数据。再次地，频域数据可以包括量值成分和相位成分(类似于量值成分140和相位成分141)。相位成分被放在一边，而量值成分经历主成分分析(PCA)230B(类似于前文所讨论的主成分分析过程130B)。在此情况下，每个注意区域220可产生主成分(PC)和特征向量(FV)。
在检查部分100B的操作240中，判定注意区域120的频域数据与注意区域220的频域数据之间的相似度。在一些实施例中，操作240可以包括计算“从操作130B取得的主成分和特征向量”(例如，注意区域120的主成分和特征向量)以及“从主成分分析230B取得的主成分和特征向量”(例如，注意区域220的主成分和特征向量)之间的相似度。举例而言，此计算操作可以通过计算余弦相似度(cosine similarity)来执行。如果计算产生低于0的负值，则使用0代替相似度。如果计算产生高于0的正值(例如在0和1之间)，则此0和1之间的正值用于表示相似度。操作240的结果将用于预测任何给定的注意区域220中的缺陷几率，此部分将在下文中更加详细地讨论。
除了判定注意区域120和注意区域220之间的相似度之外，检查部分100B亦执行基于影像的匹配处理。更详细地，操作250被执行以取得注意区域260(亦即模板)，且用于每个注意区域220。类似于前述注意区域160，注意区域(或模板)260是“较大的”注意区域220的较小的子区域。在一些实施例中，注意区域260的尺寸与注意区域160的尺寸相同。进一步地，注意区域260与注意区域160在基于影像的模板匹配280中进行比较。例如，将注意区域260中的集成电路布局图案与注意区域160中的集成电路布局图案进行比较。
应当理解，基于影像的模板匹配280不是基于频域的分析(例如，与操作130中的过程不同)，而是集成电路布局图案本身的二维平面图的比较。在一些实施例中，基于影像的模板匹配280将注意区域160中的影像像素与注意区域260中的影像像素进行比较。基于影像的模板匹配280将产生二进制值的0(亦即不匹配)或1(亦即匹配)。基于影像的模板匹配280的匹配结果(亦即0或1)也将用于帮助预测任何给定的注意区域220中的缺陷几率。
最后，检查部分100B包括操作300，用以预测集成电路布局设计的任何给定的注意区域220的缺陷几率。在一些实施例中，操作300使用修改的简单贝氏分类器(Naive BayesClassifier)来进行操作。简单贝氏是一种用于构建分类器的技术：将类标签(classlabel)分配给问题实例的模型(表示为特征值向量)，其中类标签从某些有限集合中绘制。其包括基于一个共同原则的演算法：所有简单贝氏分类器假设一个特定特征的值独立于任何其他特征的值，并且给定类变量(class variable)。通过概念式地描述，简单贝氏是一个条件几率模型(conditional probability model)：给定一个要分类的问题实例(probleminstance)(由向量X＝(x1，x...，xn)表示，用以代表某些n个特征(自变数(independentvariables)))，其分配给这个实例几率：p(Ck|x1，x...，xn)，用于K个可能结果或类别Ck中的每一者。
根据本发明实施例，简单贝氏分类器表示如下：
Figure GDA0002265042070000111
其中X表示要被检查的集成电路设计布局的注意区域(例如，注意区域220的频域分析结果)，Y表示晶圆缺陷的出现，f1表示在注意区域120和注意区域220的频域分析结果之间计算的相似度，f2表示注意区域160和注意区域260之间的基于影像的模板匹配的匹配结果。
将操作240和基于影像的模板匹配280的输出被做为输入发送到操作300。具体而言，将操作240的输出(注意区域120和注意区域220的主成分和特征向量之间所计算出的相似度)做为输入发送到操作300的模块310，而基于影像的模板匹配280的输出(注意区域160和注意区域260的影像之间的匹配相似度)做为输入发送到操作300的模块320。
如上所述，操作240的输出是0和1之间的值(亦即，百分比)。因此，模块310判定(给定注意区域220(被检查)和注意区域120(对应一种特定类型的缺陷)之间的相似程度)在注意区域220中发生缺陷的可能性为何。再次地，在频域中进行相似度比较，借此排除诸如布局图案的旋转、布局图案之间的不显著的位置偏移或其他不显著的背景噪声等事项。频域分析结果(例如主成分和特征向量)在对晶圆缺陷的作用方面，公开了布局图案真正有意义的层面。
同时，基于影像的模板匹配280的输出是0或1的二进制值。这就是说，如果注意区域260不能与小尺寸的注意区域160匹配(亦即小尺寸影像匹配)，则对应的更大的注意区域220和注意区域120也不应被判定为匹配。因此，即使操作240所计算出的相似度是高的(例如，>90％)，基于影像的模板匹配280的二进制值为0(影像之间完全不匹配)，仍将表示注意区域220与注意区域120不应被认为是匹配。换句话说，在被检查的注意区域220中不太可能发生与注意区域120相对应的缺陷类型。另一方面，如果基于影像的模板匹配280的结果是1(意味着注意区域260与注意区域160完全匹配)，则注意区域220和注意区域120之间计算的频域相似度对于预测注意区域220中的晶圆缺陷几率将是有意义的。例如，如果基于影像的模板匹配280的结果为1，并且在操作240中计算的频域相似度为80％，则可以说，在被检查的注意区域220中有80％的可能性会发生对应于注意区域120的晶圆缺陷类型。
操作300中简单贝氏分类器的另一个模块是模块330。模块330接收晶圆缺陷分布数据做为输入。晶圆缺陷分布数据是从操作105的接收晶圆缺陷数据中收集。或者，在一些实施例中，模块330可以被设置为总是等于1。
基于在操作300中执行的简单贝氏分类器分析，可以针对给定的注意区域预测或预判每种类型的晶圆缺陷的晶圆缺陷数值几率。通过多次重复前述过程，本发明实施例可以预测所有类型的已识别缺陷的缺陷几率，以及应用于整个集成电路布局设计。举例而言，假设20种晶圆缺陷被识别(意味着20种不同类型的注意区域120的分组)，并且整个集成电路布局设计已被划分为3000个不同的注意区域220。在此假设状况中，20个不同的注意区域群(每个对应一种所识别的晶圆缺陷)经历训练部分100A中的频域分析以确定每种类型的缺陷的频域表示的实施方式。3000个注意区域220的每一者将分别与特定类型缺陷的频域表示进行比较，借此查看在每个注意区域220中发生此缺陷的几率。因此，在此实施例中可能存在20×3000＝60000个频域比较。基于影像的模板比较亦是以类似的方式执行。
基于这些结果，在操作300中的简单贝氏分类器可以预测出一种特定类型的缺陷(例如20种类型的缺陷中的缺陷类型编号5)在3000个注意区域120中的任一者(例如，注意区域编号1732)发生的数值几率。一旦特定注意区域220被识别为具有晶圆缺陷发生的高可能性，则可以将其视为“缺陷雷区”，并且可以采取额外的诊断和补救措施来尝试识别和修复可能导致缺陷的问题。例如，可以修改集成电路设计布局(例如通过不同地方式放置元件或重新布置某些元件)，或者可以使用光学邻近校正(optical proximity correction(OPC))来最小化缺陷发生的可能性。
应当理解，本发明实施例亦允许建构加权影像，其中影像的像素在本身导致缺陷(或与缺陷相关)的重要性方面而各自被加权。上述加权操作通过后投影处理(backprojection process)400来完成，后投影处理400涉及使用逆离散傅里叶转换(inverseDFT)程序来执行主图案重建。在此情况下，产生允许以像素几率进行可视化的加权影像420。
更详细地，本发明实施例描述并非集成电路设计布局的每个“位置”在引起晶圆缺陷中皆同等重要。翻译成影像，这意味着注意区域影像的每个像素与此注意区域内的缺陷发生的相关性，并非同样重要。位于注意区域的一个区域中的影像像素X可能比位于注意区域的不同区域中的另一影像像素Y具有更高几率会造成晶圆缺陷。因此可期望产生“热图”(heat map)或“声纳图像”(sonar image)，其中每个影像像素被可视化地加权，借此各自表示本身造成晶圆缺陷的几率。
本发明实施例至少部分地通过使用逆离散傅里叶转换处理来建构加权影像。图4协助以视觉化地说明影像的构建过程。举例而言，图4描绘两个影像500和501，用以表示两个不同的简单注意区域。影像500、501是黑白图像，这意味着包含在这些影像500、501中的各种布局图案(例如，具有类似于多边形、圆形等的形状的图案)是黑色或白色。在灰阶光谱(例如从0到255的像素值范围)中，白色像素各自具有值255，并且黑色像素各自具有值0。
影像500、501各自通过离散傅里叶转换进行处理。如同前文所述，离散傅里叶转换的结果包括量值成分和相位成分。量值成分如图4所示，为频域中的量值成分510和511。相位成分被搁置，而量值成分进而经历主成分分析处理以取得频域中的主成分，并且被视觉化地表示为图4中的元件520。
继而，执行后投影处理。在后投影处理中，在频域中对元件520(主成分)执行逆离散傅里叶转换处理。此逆离散傅里叶转换处理可产生包括像素的影像。此影像尚未考虑相位数据，因此像素没有被加权。为了适当地将像素加权，将对应不同影像500、501的相位成分加回到影像中，从而生成具有加权影像像素的影像530、531。
在范围为0-255的灰度值(grayscale)中，随着像素与晶圆缺陷相关的几率增加，此像素的灰度值也增加。举例而言，具有接近255的灰度值的影像像素被认为很有可能与晶圆缺陷相关(或者对于造成缺陷而言是重要的因素)，而具有接近0的灰度值的另一影像像素被认为不太可能与晶圆缺陷有关。因此，被加权的影像530、531允许快速视觉地检查给定的注意区域以识别问题区域。因此，虽然被加权的影像530、531的构造不被要求以预测晶圆缺陷几率，但是它有助于诊断和校正可能导致晶圆缺陷的问题。
基于上述讨论可以观察出，本发明实施例提供了优于传统预测晶圆缺陷的系统和方法的优点。然而，应当理解，其他实施例可以提供额外的优点，且不是所有优点都必须在此描述，此外，本发明实施例不要求特定的优点。
本发明实施例的一个优点是提供了一种系统的与科学的方式来精确地预测晶圆缺陷。传统的晶圆缺陷预测过程通常是基于影像的，造成速度很慢并且涉及大量的“猜测工作”。相比之下，本发明实施例使用频域分析来滤除“噪声”并且识别注意区域对应于晶圆缺陷的真正重要特征。继而，将集成电路设计布局的不同区域(个别对应一个注意区域)与已经被识别为包含晶圆缺陷的注意区域进行比较，以便系统地处理每个注意区域以确定在注意区域内发生晶圆缺陷的可能性。这个过程不需要猜测工作，因此是准确且可靠的。
另一个优点是可以将注意区域设定得比传统的预测方法更大。如前文所述，传统的晶圆缺陷预测是使用基于影像的比较来进行。如果注意区域被设定成大范围，则很难找到匹配(其他注意区域应被考虑为匹配但却被不正确地过滤掉，因为注意区域之间的不相关的背景环境数据不匹配，或者归因于注意区域之间的位置偏移或转动)。本发明实施例没有上述问题，因为关于注意区域的数据被转换成频域，并且主成分分析是基于频域数据的量值成分(而不是相位部分)来执行，借此识别注意区域的主要特征。因此，可以设置大的注意区域，因为可以滤除不相关的背景环境数据(被认为是噪声)。类似地，也可以滤除图案的位置偏移和旋转，因为它们不会影响本发明实施例中讨论的基于频域的分析。
另一个优点是加权影像的构造可提供有问题的布局区域的视觉画面。例如，在上述后投影处理中，可以产生对应注意区域的影像，其中每个像素根据造成晶圆缺陷的重要性而被加权(例如灰度级)。当加权影像被基于整体来观察时，可以通过目视检查快速识别缺陷热点，进而可以采取后续的补救措施来解决造成晶圆缺陷的问题。
图5是根据本发明实施例的用于预测晶圆缺陷的方法700的流程图。方法700包括操作710，操作710接收从测试晶圆取得的缺陷数据。测试晶圆是根据集成电路设计布局来制造。
方法700包括操作720，操作720基于缺陷数据接收一或多个第一注意区域。一或多个第一注意区域各自对应已经发生晶圆缺陷的集成电路设计布局的区域。
方法700包括操作730，操作730对一或多个第一注意区域执行第一频域分析。
方法700包括操作740，操作740基于第一频域分析取得第一结果。
方法700包括操作750，操作750对一或多个第二注意区域执行第二频域分析。所述一或多个第二注意区域各自对应集成电路设计布局的被用以检验晶圆缺陷几率的区域。
方法700包括操作760，操作760基于第二频域分析取得第二结果。
方法700包括操作770，操作770判定第一结果和第二结果之间的相似度。
方法700包括操作780，操作780基于判定结果和使用简单贝氏分类技术来预测一或多个第二注意区域的缺陷几率。
在一些实施例中，执行第一频域分析和执行第二频域分析各自包括：执行离散傅里叶转换以产生量值数据和相位数据；使用量值数据(而非相位数据)来执行主成分分析；并且基于主成分分析获取做为第一结果的第一主成分和第一特征向量以及做为第二结果的第二主成分和第二特征向量。
应当理解，可以在执行操作710-780之前、期间或之后可执行额外的工艺操作，借此完成半导体装置的制造。例如，方法700还可以包括在预测之前的操作：基于缺陷数据接收多个第三注意区域。第三注意区域中的每一者对应相应的第一注意区域中的被选择区域。基于影像的匹配处理进而在第一注意区域和一或多个第四注意区域之间执行。一或多个第四注意区域中的每一者对应第二注意区域中的相应一者的被选择区域。预测操作至少部分地依据基于影像的匹配过程来执行。在一些实施例中，至少部分地基于所接收到的缺陷数据来进行预测。在一些实施例中，每个第一注意区域具有与每个第二注意区域相同的大小，并且每个第三注意区域具有与每个第四注意区域相同的大小。在一些实施例中，方法700还可以包括以下操作：至少部分地通过执行逆离散傅里叶转换来产生对应第一注意区域的一者的加权影像。加权影像包括多个像素，每一个像素基于自身与晶圆缺陷的相关性而被加权。为求简单明了的目的，在此不讨论其它处理操作。
图6是用于执行本发明实施例的各个操作(如图1-图5所示的内容)(例如，频域分析和晶圆缺陷预测)的系统800的简化示意图，在一些实施例中，系统800是一种机器，此机器包括存储可执行编程指令的非暂态电脑可读媒体(例如存储器储存元件810)。系统800亦可包括执行存储在存储器储存元件810中的可执行编程指令的处理器元件820。被执行的指令可使处理器元件820预测晶圆缺陷，例如根据图5所讨论的方法700。
本发明实施例提供一种预测晶圆缺陷的方法，包括接收从测试晶圆取得的缺陷数据，其中测试晶圆依据集成电路设计布局制造；基于缺陷数据接收多个第一注意区域，其中每一个第一注意区域对应集成电路设计布局的发生晶圆缺陷的区域对第一注意区域执行频域分析；以及至少部分地基于频域分析以对集成电路设计布局的晶圆缺陷几率进行预测操作。
在一些实施例中，在预操作之前，还包括以下操作。将集成电路设计布局分成多个第二注意区域，其中每一个第二注意区域对应集成电路设计布局的被用以检验晶圆缺陷几率的区域。对第二注意区域执行频域分析。将频域分析对于第一注意区域的第一结果与频域分析对于第二注意区域的第二结果进行比较操作，其中预测操作至少部分地基于上述比较操作以执行。
在一些实施例中，每一个第一注意区域与每一个第二注意区域具有相同的尺寸。
在一些实施例中，比较操作包括计算第一结果与第二结果之间的余弦相似度。
在一些实施例中，在预测操作之前，还包括以下操作。基于缺陷数据接收多个第三注意区域，其中每一个第三注意区域对应第一注意区域中的一相应第一注意区域的被选择区域。将集成电路设计布局分成多个第四注意区域。对第一注意区域与第四注意区域执行基于影像的匹配程序，其中预测操作至少部分地根据基于影像的匹配程序以执行。
在一些实施例中，每一个第三注意区域与每一个第四注意区域具有相同的尺寸。
在一些实施例中，预测操作还至少部分地基于所接收的缺陷数据以执行。
在一些实施例中，预测操作包括预测晶圆缺陷发生在第二注意区域中的任何一者的数值几率。
在一些实施例中，执行频域分析的操作还包括对第一注意区域执行离散傅里叶转换。
在一些实施例中，执行离散傅里叶转换产生量值数据以及相位数据，且预测晶圆缺陷的方法还包括以下操作。执行使用量值数据但不使用相位数据的主成分分析。基于主成分分析获取主成分以及特征向量，借此将第一注意区域表示为频域分析的结果。
在一些实施例中，预测操作运用简单贝氏分类技术以执行。
在一些实施例中，预测晶圆缺陷的方法还包括产生对应第一注意区域中的一者的加权影像，其中加权影像包括多个像素，每一个像素基于自身与晶圆缺陷的相关性而被加权。
在一些实施例中，影像至少部分地通过逆离散傅里叶转换而产生。
本发明实施例提供一种预测晶圆缺陷的方法，包括接收从测试晶圆取得的缺陷数据，其中测试晶圆依据集成电路设计布局制造；基于缺陷数据接收一或多个第一注意区域，其中一或多个第一注意区域个别对应集成电路设计布局的发生晶圆缺陷的区域；对一或多个第一注意区域执行第一频域分析；基于第一频域分析以获得第一结果；对一或多个第二注意区域执行第二频域分析，其中一或多个第二注意区域各自对应集成电路设计布局的被用以检验晶圆缺陷几率的区域；基于第二频域分析以获得第二结果；判定操作以决定第一结果与第二结果之间的相似度；以及基于判定结果并且使用简单贝氏分类技术以执行预测操作，借此预测一或多个第二注意区域的缺陷几率。
在一些实施例中，在预测操作之前，还包括以下操作。基于缺陷数据接收多个第三注意区域，其中每一个第三注意区域对应第一注意区域中的一相应第一注意区域的被选择区域。对第一注意区域与一或多个第四注意区域执行基于影像的匹配程序，其中每一个第四注意区域对应第二注意区域中的一相应第二注意区域的被选择区域，且预测操作至少部分地根据基于影像的匹配程序以执行。
在一些实施例中，预测操作还至少部分地基于所接收的缺陷数据以执行。
在一些实施例中，每一个第一注意区域与每一个第二区域具有相同的尺寸。每一个第三注意区域与每一个第四注意区域具有相同的尺寸。
在一些实施例中，第一频域分析与第二频域分析个别包括：执行离散傅里叶转换以产生量值数据以及相位数据；执行使用量值数据但不使用相位数据的主成分分析；以及基于主成分分析，获取第一主成分以及第一特征向量作为第一结果，并且获取第二主成分以及第二特征向量作为第二结果。
在一些实施例中，预测晶圆缺陷的方法还包括：至少部分地通过执行逆离散傅里叶转换，产生对应第一注意区域中的一者的加权影像，其中加权影像包括多个像素，每一个像素基于自身与晶圆缺陷的相关性而被加权。
本发明提供一种预测晶圆缺陷的方法，包括接收从测试晶圆取得的缺陷数据，其中测试晶圆依据集成电路设计布局以制造；基于缺陷数据接收一或多个第一注意区域，其中一或多个第一注意区域个别对应集成电路设计布局的发生晶圆缺陷的区域；对一或多个第一注意区域执行第一频域分析，其中第一频域分析包括离散傅里叶转换以及主成分分析；取得第一主成分以及第一特征向量以做为第一频域分析的结果；对一或多个第二注意区域执行第二频域分析，其中一或多个第二注意区域各自对应集成电路设计布局的被用以检验晶圆缺陷几率的区域，并且第二频域分析也包括离散傅里叶转换以及主成分分析；取得第二主成分以及第二特征向量以做为第二频域分析的结果；计算第一主成分与第二主成分之间以及第一特征向量与第二特征向量之间的相似度；以及基于所计算出的相似度执行预测操作，借此预测一或多个第二注意区域的缺陷几率，其中预测操作至少部分地使用简单贝氏分类技术以执行。
前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面更佳地了解本公开。本技术领域中技术人员应可理解，且可轻易地以本公开为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本公开的发明构思与范围。在不背离本公开的发明构思与范围的前提下，可对本公开进行各种改变、置换或修改。

Claims (34)

1.一种预测晶圆缺陷的方法，包括：
接收从一测试晶圆取得的缺陷数据，其中该测试晶圆依据一集成电路设计布局以制造；
基于该缺陷数据接收多个第一注意区域，其中每一个所述第一注意区域对应该集成电路设计布局的发生一晶圆缺陷的一区域；
对所述第一注意区域执行一频域分析；
将该集成电路设计布局分成多个第二注意区域，其中每一个所述第二注意区域对应该集成电路设计布局的被用以检验该晶圆缺陷几率的区域；
对该第二注意区域执行该频域分析；
将该频域分析对于该第一注意区域的第一结果与该频域分析对于该第二注意区域的第二结果进行比较操作；以及
至少部分地基于该频域分析以对该集成电路设计布局的一晶圆缺陷几率进行一预测操作，其中该预测操作至少部分地基于所述比较操作以执行，并且该预测操作包括预测该晶圆缺陷发生在该第二注意区域中的任何一者的数值几率。
2.如权利要求1所述的方法，其中每一个该第一注意区域与每一个该第二注意区域具有相同的尺寸。
3.如权利要求1所述的方法，其中该比较操作包括计算该第一结果与该第二结果之间的余弦相似度。
4.如权利要求1所述的方法，其中在该预测操作之前，还包括：
基于该缺陷数据接收多个第三注意区域，其中每一个该第三注意区域对应该第一注意区域中的一相应第一注意区域的被选择区域；
将该集成电路设计布局分成多个第四注意区域；以及
对该第一注意区域与该第四注意区域执行一基于影像的匹配程序，其中该预测操作至少部分地根据该基于影像的匹配程序以执行。
5.如权利要求4所述的方法，其中每一个该第三注意区域与每一个该第四注意区域具有相同的尺寸。
6.如权利要求4所述的方法，其中该预测操作还至少部分地基于所接收的该缺陷数据以执行。
7.如权利要求1所述的方法，其中执行该频域分析的操作还包括对该第一注意区域执行离散傅里叶转换。
8.如权利要求7所述的方法，其中执行该离散傅里叶转换产生量值数据以及相位数据，且该方法还包括：
执行使用该量值数据但不使用该相位数据的主成分分析；以及
基于该主成分分析获取主成分以及特征向量，借此将该第一注意区域表示为该频域分析的结果。
9.如权利要求1所述的方法，其中该预测操作运用简单贝氏分类技术以执行。
10.如权利要求1所述的方法，还包括：
产生对应该第一注意区域中的一者的加权影像，其中该加权影像包括多个像素，每一个该像素基于自身与该晶圆缺陷的相关性而被加权。
11.如权利要求10所述的方法，其中该加权影像至少部分地通过逆离散傅里叶转换而产生。
12.一种预测晶圆缺陷的方法，包括：
接收从测试晶圆取得的缺陷数据，其中该测试晶圆依据集成电路设计布局制造；
基于该缺陷数据接收一或多个第一注意区域，其中一或多个该第一注意区域个别对应该集成电路设计布局的发生晶圆缺陷的区域；
对一或多个该第一注意区域执行第一频域分析；
基于该第一频域分析以获得第一结果；
对一或多个第二注意区域执行第二频域分析，其中一或多个该第二注意区域各自对应该集成电路设计布局的被用以检验晶圆缺陷几率的区域；
基于该第二频域分析以获得第二结果；
判定操作以决定该第一结果与该第二结果之间的相似度；以及
基于判定结果并且使用简单贝氏分类技术以执行预测操作，借此预测缺陷发生在一或多个该第二注意区域的缺陷几率。
13.如权利要求12所述的方法，在该预测操作之前，还包括：
基于该缺陷数据接收多个第三注意区域，其中每一个该第三注意区域对应该第一注意区域中的一相应第一注意区域的被选择区域；以及
对该第一注意区域与一或多个第四注意区域执行基于影像的匹配程序，其中每一个该第四注意区域对应该第二注意区域中的一相应第二注意区域的被选择区域，且该预测操作至少部分地根据该基于影像的匹配程序以执行。
14.如权利要求13所述的方法，其中该预测操作还至少部分地基于所接收的该缺陷数据以执行。
15.如权利要求13所述的方法，其中每一个该第一注意区域与每一个该第二注意区域具有相同的尺寸；以及每一个该第三注意区域与每一个该第四注意区域具有相同的尺寸。
16.如权利要求12所述的方法，其中该第一频域分析与该第二频域分析个别包括：
执行离散傅里叶转换以产生量值数据以及相位数据；
执行使用该量值数据但不使用该相位数据的主成分分析；以及
基于该主成分分析，获取第一主成分以及第一特征向量作为该第一结果，并且获取第二主成分以及第二特征向量作为该第二结果。
17.如权利要求12所述的方法，还包括：
至少部分地通过执行逆离散傅里叶转换，产生对应该第一注意区域中的一者的加权影像，其中该加权影像包括多个像素，每一个该像素基于自身与该晶圆缺陷的相关性而被加权。
18.一种预测晶圆缺陷的方法，包括：
接收从测试晶圆取得的缺陷数据，其中该测试晶圆依据集成电路设计布局制造；
基于该缺陷数据接收一或多个第一注意区域，其中一或多个该第一注意区域个别对应该集成电路设计布局的发生晶圆缺陷的区域；
对一或多个该第一注意区域执行第一频域分析，其中该第一频域分析包括离散傅里叶转换以及主成分分析；
取得第一主成分以及第一特征向量以做为该第一频域分析的结果；
对一或多个第二注意区域执行第二频域分析，其中一或多个该第二注意区域各自对应该集成电路设计布局的被用以检验晶圆缺陷几率的区域，并且该第二频域分析也包括该离散傅里叶转换以及该主成分分析；
取得第二主成分以及第二特征向量以做为该第二频域分析的结果；
计算该第一主成分与该第二主成分之间以及该第一特征向量与该第二特征向量之间的相似度；以及
基于所计算出的该相似度执行预测操作，借此预测一或多个该第二注意区域的缺陷几率，其中该预测操作至少部分地使用简单贝氏分类技术以执行。
19.一种预测晶圆缺陷的方法，包括：
依据集成电路设计布局制造第一晶圆；
接收关于该第一晶圆的多个第一区域的信息，其中所述多个第一区域是根据出现在该第一晶圆上的缺陷定义出来的；
从所述多个第一区域获取频域信息；
切割该集成电路设计布局成多个第二区域；
从所述多个第二区域获取频域信息；以及
基于从所述多个第一区域获取的该频域信息和从所述多个第二区域获取的该频域信息之间的比较结果的至少一部分对尚未制造的一或多个第二晶圆预测缺陷。
20.如权利要求19所述的方法，其中接收到的关于所述多个第一区域的该信息包含从已制造的该第一晶圆中的各该第一区域取得的缺陷信息。
21.如权利要求19所述的方法，其中：该第一晶圆包含测试晶圆；以及一或多个该第二晶圆包含产品晶圆。
22.如权利要求20所述的方法，其中该预测是对各该第二区域执行。
23.如权利要求22所述的方法，其中该切割之执行使得各该第二区域和各该第一区域具有相同的尺寸。
24.如权利要求19所述的方法，其中该比较结果是藉由运算余弦相似度来取得。
25.如权利要求19所述的方法，其中该获取包含对所述多个第一区域执行傅里叶转换。
26.如权利要求25所述的方法，其中该执行该傅里叶转换包含产生所述多个第一区域的量值数据和相位数据。
27.如权利要求26所述的方法，更包含：
基于该量值数据执行主成分分析。
28.如权利要求19所述的方法，更包含：
产生至少一个该第一区域的多个加权像素，其中各该加权像素是基于出现在该至少一个该第一区域中的该缺陷进行加权。
29.如权利要求28所述的方法，其中该产生所述多个加权像素包含执行逆傅里叶转换。
30.一种预测晶圆缺陷的方法，包括：
根据第一晶圆上出现的缺陷定义出该第一晶圆的多个第一区域，其中该第一晶圆是根据第一布局制造；
分析所述多个第一区域的频域以取得第一结果；
切割该第一布局成多个第二区域，其中各该第二区域和各该第一区域具有相同的尺寸；
分析所述多个第二区域的频域以取得第二结果；
比较该第一结果和该第二结果；以及
响应于该比较预测所述多个第二区域的缺陷。
31.如权利要求30所述的方法，其中：
该第一结果包含从执行于所述多个第一区域的第一傅里叶转换的第一量值数据中取得的第一主成分与第一特征向量；以及
该第二结果包含从执行于所述多个第二区域的第二傅里叶转换的第二量值数据中取得的第二主成分与第二特征向量。
32.如权利要求30所述的方法，更包含：
利用逆傅里叶转换产生至少一个该第一区域的多个加权像素，其中各该加权像素是基于出现在该至少一个该第一区域中的该缺陷的相关性进行加权。
33.一种预测晶圆缺陷的系统，包括：
非暂态记忆体；以及
一或多个硬件处理器，耦合至该非暂态记忆体，并用以从该非暂态记忆体读取指令以致使该系统执行操作，该操作包含：
接收相关于使用集成电路设计布局制造的第一晶圆的多个第一区域的信息，其中所述多个第一区域是基于出现在该第一晶圆上的缺陷定义出来的；
从所述多个第一区域获取第一频域信息；
分离该集成电路设计布局成多个第二区域；
从所述多个第二区域获取第二频域信息；
比较获取的该第一频域信息与获取的该第二频域信息；以及
基于所述比较预测相关于待使用该集成电路设计布局制造的一或多个第二晶圆的缺陷。
34.如权利要求33所述的系统，其中各该第一区域与各该第二区域具有相同的尺寸。
CN201710794558.5A 2016-11-29 2017-09-06 预测晶圆缺陷的方法及系统 Active CN108122799B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427557P 2016-11-29 2016-11-29
US62/427,557 2016-11-29
US15/386,818 2016-12-21
US15/386,818 US10031997B1 (en) 2016-11-29 2016-12-21 Forecasting wafer defects using frequency domain analysis

Publications (2)

Publication Number Publication Date
CN108122799A CN108122799A (zh) 2018-06-05
CN108122799B true CN108122799B (zh) 2022-04-12

Family

ID=62783194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710794558.5A Active CN108122799B (zh) 2016-11-29 2017-09-06 预测晶圆缺陷的方法及系统

Country Status (3)

Country Link
US (3) US10031997B1 (zh)
CN (1) CN108122799B (zh)
TW (1) TWI722234B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102011628B1 (ko) * 2016-12-06 2019-08-16 미쓰비시덴키 가부시키가이샤 검사 장치 및 검사 방법
US11088039B2 (en) * 2017-10-23 2021-08-10 Applied Materials, Inc. Data management and mining to correlate wafer alignment, design, defect, process, tool, and metrology data
CN110969175B (zh) * 2018-09-29 2022-04-12 长鑫存储技术有限公司 晶圆处理方法及装置、存储介质和电子设备
WO2020094385A1 (en) 2018-11-08 2020-05-14 Asml Netherlands B.V. Prediction of out of specification based on spatial characteristic of process variability
US10672588B1 (en) * 2018-11-15 2020-06-02 Kla-Tencor Corporation Using deep learning based defect detection and classification schemes for pixel level image quantification
CN109545700B (zh) * 2018-11-30 2020-07-31 上海华力微电子有限公司 晶圆缺陷扫描方法
US11321633B2 (en) * 2018-12-20 2022-05-03 Applied Materials Israel Ltd. Method of classifying defects in a specimen semiconductor examination and system thereof
KR20200137219A (ko) * 2019-05-29 2020-12-09 삼성에스디에스 주식회사 비지도 학습 기반 웨이퍼 불량 패턴 검출 방법 및 그 장치
US11727522B2 (en) * 2019-10-11 2023-08-15 Cargo Spectre Method, system, and apparatus for damage assessment and classification
CN111915552B (zh) * 2020-06-02 2024-06-21 华南理工大学 一种太阳能电池内部缺陷检测方法
WO2022047208A1 (en) * 2020-08-28 2022-03-03 Pdf Solutions, Inc. Sequenced approach for determining wafer path quality
US12032364B2 (en) * 2020-12-03 2024-07-09 Boe Technology Group Co., Ltd. Computer-implemented method for defect analysis, computer-implemented method of evaluating likelihood of defect occurrence, apparatus for defect analysis, computer-program product, and intelligent defect analysis system
US12061935B2 (en) * 2020-12-03 2024-08-13 Boe Technology Group Co., Ltd. Computer-implemented method for defect analysis, computer-implemented method of evaluating likelihood of defect occurrence, apparatus for defect analysis, computer-program product, and intelligent defect analysis system
US20240062356A1 (en) * 2020-12-21 2024-02-22 Asml Netherlands B.V. Data-driven prediction and identification of failure modes based on wafer-level analysis and root cause analysis for semiconductor processing
CN113157561A (zh) * 2021-03-12 2021-07-23 安徽工程大学 一种数控系统软件模块的缺陷预测方法
TWI782589B (zh) 2021-06-23 2022-11-01 力晶積成電子製造股份有限公司 晶圓搜尋方法及裝置
CN114910480B (zh) * 2022-05-09 2024-07-02 北京工业大学 一种基于机器视觉的晶圆表面缺陷检测方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1440569A (zh) * 2000-10-16 2003-09-03 应用材料有限公司 在缺陷源识别器和工具数据收集及控制系统之间提供通信的方法和装置
US6665432B1 (en) * 1993-09-30 2003-12-16 David M. W. Evans Inspection method and apparatus for the inspection of either random or repeating patterns
CN1770166A (zh) * 2004-08-31 2006-05-10 英赛特半导体有限公司 现有集成电路的设计分析方法
US8694540B1 (en) * 2011-09-01 2014-04-08 Google Inc. Predictive analytical model selection
CN104008550A (zh) * 2014-06-05 2014-08-27 深圳市大族激光科技股份有限公司 晶圆表面缺陷特征分析方法、系统、分类方法和系统
CN104103544A (zh) * 2014-08-01 2014-10-15 上海华力微电子有限公司 晶圆缺陷监控方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271608B1 (en) * 2002-11-25 2007-09-18 Ridgetop Group, Inc. Prognostic cell for predicting failure of integrated circuits
US7695876B2 (en) * 2005-08-31 2010-04-13 Brion Technologies, Inc. Method for identifying and using process window signature patterns for lithography process control
JP5705395B2 (ja) * 2006-07-21 2015-04-22 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー 信号分析装置
JP4439533B2 (ja) * 2007-03-27 2010-03-24 株式会社東芝 負荷算定装置および負荷算定方法
US7937179B2 (en) * 2007-05-24 2011-05-03 Applied Materials, Inc. Dynamic inline yield analysis and prediction of a defect limited yield using inline inspection defects
US7873585B2 (en) * 2007-08-31 2011-01-18 Kla-Tencor Technologies Corporation Apparatus and methods for predicting a semiconductor parameter across an area of a wafer
TWI609177B (zh) * 2008-03-31 2017-12-21 Ｂｔ映像私人有限公司 晶圓成像及處理方法與裝置
JP2009260176A (ja) * 2008-04-21 2009-11-05 Nec Electronics Corp 半導体装置の信頼性予測方法、及びそのプログラム
JP5695924B2 (ja) * 2010-02-01 2015-04-08 株式会社ニューフレアテクノロジー 欠陥推定装置および欠陥推定方法並びに検査装置および検査方法
US10330608B2 (en) * 2012-05-11 2019-06-25 Kla-Tencor Corporation Systems and methods for wafer surface feature detection, classification and quantification with wafer geometry metrology tools
US9367911B2 (en) * 2012-06-13 2016-06-14 Applied Materials Israel, Ltd. Apparatus and method for defect detection including patch-to-patch comparisons
US9244117B2 (en) * 2013-03-15 2016-01-26 Livewire Innovation, Inc. Systems and methods for implementing S/SSTDR measurements
US9880892B2 (en) * 2014-02-24 2018-01-30 International Business Machines Corporation System and method for managing semiconductor manufacturing defects
US9547892B2 (en) * 2014-05-06 2017-01-17 Kla-Tencor Corporation Apparatus and methods for predicting wafer-level defect printability
US9523645B2 (en) * 2014-10-20 2016-12-20 Exnodes Inc. Lenticular wafer inspection
US10027928B2 (en) * 2014-10-28 2018-07-17 Exnodes Inc. Multiple camera computational wafer inspection
US10539612B2 (en) * 2015-05-20 2020-01-21 Kla-Tencor Corporation Voltage contrast based fault and defect inference in logic chips
EP3210189B1 (en) * 2015-08-10 2022-03-23 KLA - Tencor Corporation Apparatus and methods for predicting wafer-level defect printability
US10127651B2 (en) * 2016-01-15 2018-11-13 Kla-Tencor Corporation Defect sensitivity of semiconductor wafer inspectors using design data with wafer image data
EP3208657A1 (en) * 2016-02-22 2017-08-23 Paul Scherrer Institut Method and system for high-throughput defect inspection using the contrast in the reduced spatial frequency domain
US10643406B2 (en) * 2016-04-20 2020-05-05 Gopro, Inc. Data logging in aerial platform

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6665432B1 (en) * 1993-09-30 2003-12-16 David M. W. Evans Inspection method and apparatus for the inspection of either random or repeating patterns
CN1440569A (zh) * 2000-10-16 2003-09-03 应用材料有限公司 在缺陷源识别器和工具数据收集及控制系统之间提供通信的方法和装置
CN1770166A (zh) * 2004-08-31 2006-05-10 英赛特半导体有限公司 现有集成电路的设计分析方法
US8694540B1 (en) * 2011-09-01 2014-04-08 Google Inc. Predictive analytical model selection
CN104008550A (zh) * 2014-06-05 2014-08-27 深圳市大族激光科技股份有限公司 晶圆表面缺陷特征分析方法、系统、分类方法和系统
CN104103544A (zh) * 2014-08-01 2014-10-15 上海华力微电子有限公司 晶圆缺陷监控方法

Also Published As

Publication number Publication date
US10521548B2 (en) 2019-12-31
CN108122799A (zh) 2018-06-05
US10031997B1 (en) 2018-07-24
US20180330040A1 (en) 2018-11-15
US20180196911A1 (en) 2018-07-12
US20200125785A1 (en) 2020-04-23
TWI722234B (zh) 2021-03-21
US10867116B2 (en) 2020-12-15
TW201830464A (zh) 2018-08-16

Similar Documents

Publication Publication Date Title
CN108122799B (zh) 预测晶圆缺陷的方法及系统
KR102613438B1 (ko) 반도체 표본의 딥 러닝 - 기반 검사의 방법 및 그 시스템
KR102422111B1 (ko) 반도체 시편의 검사에 사용가능한 훈련 세트의 생성
CN110945528B (zh) 产生可用于检查半导体样品的训练集的方法及其系统
US20180300434A1 (en) Pattern centric process control
US10628935B2 (en) Method and system for identifying defects of integrated circuits
US12007335B2 (en) Automatic optimization of an examination recipe
CN111512324A (zh) 半导体样品的基于深度学习的检查的方法及其系统
US20220222806A1 (en) Machine learning-based classification of defects in a semiconductor specimen
JP6575954B2 (ja) ダイ対データベースのフォトマスク検査のための自動的な較正サンプルの選択
JP7536881B2 (ja) 半導体試料の試験
CN114219749B (zh) 样本的模拟图像的确定
US11423529B2 (en) Determination of defect location for examination of a specimen
JP7530330B2 (ja) 半導体試料の画像のセグメンテーション
US11854184B2 (en) Determination of defects and/or edge roughness in a specimen based on a reference image
WO2024160623A1 (en) Computer implemented method for the detection of defects in an imaging dataset of an object comprising integrated circuit patterns, computer-readable medium, computer program product and a system making use of such methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant