CN101281877B

CN101281877B - 一种金属氧化物半导体晶体管失配特性的测量方法

Info

Publication number: CN101281877B
Application number: CN2007100392493A
Authority: CN
Inventors: 黄艳
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2007-04-03
Filing date: 2007-04-03
Publication date: 2010-06-09
Anticipated expiration: 2027-04-03
Also published as: CN101281877A

Abstract

一种MOS晶体管失配特性的测量方法，包括：生成至少一组包含两个或两个以上相同MOS晶体管的第一版图图案；至少生成一组与所述第一版图图案相同但摆放角度不同的第二版图图案；将所述第一和第二版图图案转移到半导体晶片上，在所述半导体晶片上生成至少两组具有不同摆放角度的半导体器件；测量所述半导体器件中的MOS晶体管的电性参数；计算所述每一组半导体器件中结构及制造工艺相同的MOS晶体管的电性参数的差异；计算相同摆放角度半导体器件的所述差异的标准差，并比较不同摆放角度的半导体器件的所述标准差的大小。本发明还提供一种版图图案及其形成的方法。本发明能够较真实和全面的反映相同的MOS晶体管的失配特性。

Description

一种金属氧化物半导体晶体管失配特性的测量方法

技术领域

本发明涉及半导体制造及测试技术领域，特别涉及一种半导体器件中两个或多个相同金属氧化物半导体晶体管失配特性的测量方法、版图图案及其形成方法。

背景技术

金属氧化物半导体晶体管(Metal-Oxide-Semiconductor，MOS)具有功耗低、响应速度快速等优点，被广泛应用于计算机、通讯及存储领域中。在一些应用MOS晶体管的电路中，往往会使用两个或多个相同的MOS晶体管。例如，静态随机存储器(Static Random Access Memory，SRAM)存储单元。专利号为US 5744844的美国专利公开了一种6个MOS晶体管组成的静态随机存储器(Static Random Access Memory，SRAM)存储单元。图1为所述的美国专利公开的SRAM存储单元的电路图。如图1所示的电路图，所述SRAM存储单元具有四个N型金属氧化物半导体晶体管(N-Type Metal-Oxide-Semiconductor，NMOS)晶体管11、12、13、14和两个P型金属氧化物半导体晶体管(P-Type Metal-Oxide-Semiconductor，PMOS)15、16。在进行SRAM设计时，需要NMOS11和12具有相同的电学参数，NMOS13和14具有相同的电学参数，PMOS15和16具有相同的电性参数。然而，在实际的产品中，SRAM的存储单元中名义上相同的MOS晶体管的电性参数常常发生漂移，造成相同的MOS晶体管电性参数失配(Mismatch)，也即匹配特性下降，以至于引起SRAM存储速度变缓、功耗增加、时钟混乱等问题。因而，设计者以及制造者都很关心名义上相同的MOS晶体管其相互匹配的程度有多好，以便采取相应的措施改进。现有获得相同MOS晶体管参数失配特征的方法一般通过计算机模拟的方法来实现，例如采用蒙特卡罗模拟的方法。模特卡罗模拟通过选取MOS晶体管的参数(例如导电沟道长度、宽度、阈值电压、饱和电流等参数)并根据模型对所述参数进行模拟，获得阈值电压、饱和电流等参数的偏差的统计结果。然而，所述用计算机模拟获得的相同MOS晶体管的失配特性的方法是基于建立模型而实现的，建立模型的过程是对真实情况的近似描述，无法全面真实的反应产品的失配特性。

发明内容

本发明提供一种金属氧化物半导体晶体管失配特性的测量方法、版图图案及其形成方法，该方法能够较真实和全面的反映相同的MOS晶体管的失配特性。

本发明提供的一种金属氧化物半导体晶体管失配特性的测量方法，包括：

生成至少一组包含两个或两个以上结构相同金属氧化物半导体晶体管的第一版图图案；

至少生成一组与所述第一版图图案相同但摆放角度不同的第二版图图案；

将所述第一和第二版图图案转移到半导体晶片上，在所述半导体晶片上生成至少两组具有不同摆放角度的半导体器件，所述每一组半导体器件包含两个或两个以上结构及制造工艺相同的金属氧化物半导体晶体管；

测量所述半导体器件中的金属氧化物半导体晶体管的电性参数；

计算所述每一组半导体器件中结构及制造工艺相同的金属氧化物半导体晶体管的电性参数的差异；

计算相同摆放角度半导体器件的所述差异的标准差，并比较不同摆放角度的半导体器件的所述标准差的大小。

可选的，所述半导体器件包括具有金属氧化物半导体晶体管的静态随机存储器的存储单元、具有金属氧化物半导体晶体管的电平转换器、放大器、时钟控制器中的一种或组合。

可选的，所述电性参数包括阈值电压和饱和电流。

可选的，所述第一版图图案和第二版图图案之间的角度为大于0至小于180之间的任一角度。

可选的，所述第二版图图案为三组，其与所述第一版图图案之间的角度分别为90、180、270度。

本发明还提供一种金属氧化物半导体晶体管失配特性的测量方法，包括：

提供半导体晶片；

在所述半导体晶片上生成至少两组具有不同摆放角度的半导体器件，每一组所述半导体器件至少包含两个结构及制造工艺相同的金属氧化物半导体晶体管；

测量所述半导体器件中金属氧化物半导体晶体管的电性参数；

计算所述每一组半导体器件中的结构及制造工艺相同的金属氧化物半导体晶体管的电性参数的差异；

可选的，所述电性参数包括阈值电压和饱和电流。

可选的，所述摆放角度为大于0至小于180之间的任一角度。

可选的，所述半导体器件为四组，四组所述的半导体器件任意两组之间的角度为90或180度。

本发明还提供一种版图图案的生成方法，包括：

至少生成一组与所述第一版图图案相同但摆放角度不同的第二版图图案。

可选的，所述第一版图图案和第二版图图案之间的摆放角度为大于0至小于180之间的任一角度。

本发明还提供一种版图图案，包括：至少一组包含两个或两个以上结构相同金属氧化物半导体晶体管的第一版图图案；至少一组与所述第一版图图案相同但摆放角度不同的第二版图图案。

与现有技术相比，本发明具有以下优点：

通过在半导体晶片上形成摆放角度不同的具有相同MOS晶体管的半导体器件，并测试所述每一个MOS晶体管的电性参数的差异，计算相同MOS器件的电性参数差异的标准差来衡量相同MOS晶体管的失配特性，并通过比较不同摆放角度的半导体器件所获得的标准差的大小，以判断不同的摆放角度引起的失配程度的差异。从而可判断半导体制造工艺例如离子注入、刻蚀等在不同方向对失配特性的影响程度的差异，以及半导体晶片中的晶向对失配特性的影响程度的差异，从而可以为设计者设计版图时设计最佳的摆放位置提供帮助，并且为减小失配特性为目的的制造工艺调整提供参考。相对于计算机模拟获得MOS晶体管的失配特性的方法，本实施例的方法更为直接、并较为全面真实的反应制造工艺以及半导体晶片本身对失配特性的影响。

此外，通过本实施例的方法也可以得到制造工艺以及半导体晶片对MOS器件的静态噪声容许度(Static Noise Margin，SNM)的影响，为版图设计提供参考。

本发明还提供一种版图图案及其形成方法，所述版图图案可在半导体晶片上形成不同摆放角度的半导体器件，通过测试相同MOS晶体管的阈值电压和饱和电流的差异，并计算标准差，可判断不同角度的MOS晶体管的失配特性。

附图说明

图1为现有技术的一种SRAM存储单元的电路图；

图2为本发明的MOS晶体管失配特性的测量方法的实施例的流程图；

图3具有6个MOS晶体管的SRAM存储单元的电路图；

图4为图3所示的SRAM存储单元的版图图案示意图；

图5为与图4所示的版图图案在逆时针方向具有90度夹角的第二版图图案的示意图；

图6为与图4所示的版图图案在逆时针方向具有180度的夹角的第二版图图案的示意图；

图7为与图4所示的版图图案在逆时针方向具有270度夹角的第二版图图案的示意图；

图8为本发明半导体器件的相同MOS晶体管失配特性的测量方法的第二实施例的流程图；

图9为本发明的版图图案的形成方法的实施例的流程图。

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

在包含有两个或多个相同的MOS晶体管的半导体器件被制造后，所述两个或多个相同的MOS晶体管的匹配程度的好坏往往是判定该半导体器件的性能的主要参数之一。由于一些半导体器件对其中的相同MOS晶体管的电性参数的差异也即失配特性较为敏感，因而需要了解这种差异并尽量使这种差异变小。本发明提供了一种MOS晶体管失配特性的测量方法。

图2为本发明的MOS晶体管失配特性测量方法的实施例流程图。

如图2所示的流程图，首先，生成至少一组包含两个或两个以上结构相同MOS晶体管的半导体器件的第一版图图案(S100)；

所述包含两个或两个以上相同MOS晶体管的半导体器件可以是SRAM的存储单元、电平转换器、时钟控制器、放大器等，其中所述SRAM存储单元可以具有两个MOS晶体管或四个MOS晶体管或6个MOS晶体管，所述电平转换器具有6个MOS晶体管，本实施例中所述第一版图图案为多组。

接着，生成至少一组与所述第一版图图案相同但摆放角度不同的第二版图图案(S110)；也即所述第二版图图案和第一版图图案中图案的形状大小均相同，但是摆放的角度不同；所述第一版图图案和第二版图图案之间的夹角角度为大于0至小于180之间的任一角度；所述第二版图图案的生成方法之一可以通过第一版图图案整体以一定的角度旋转而生成；在本发明的一个实施例中，所述第二版图图案具有三组，分别与所述第一版图图案在逆时针方向的夹角为90、180、270度，在每一方向上，所述第二版图图案可以为多组。

然后，将所述第一版图和第二版图图案转移到半导体晶片上，在所述半导体晶片上生成至少两组具有不同摆放角度的半导体器件(S120)；所述半导体器件包含两个或两个以上结构及制造工艺相同的金属氧化物半导体晶体管；主要步骤如下：将所述第一版图和第二版图的图案进行分解，例如分解为定义阱区、有源区、栅极区、源极区、漏极区、接触孔区域、金属互连线等的图案，并将分解的图案分别转移到不同的掩膜板上。通过光刻工艺将转移到所述掩模板上的图案转移到半导体晶片上，并进一步通过刻蚀、离子注入以及其它的制造工艺例如沉积、研磨等工艺在所述半导体晶片上形成半导体器件。本实施例中生成的半导体器件至少为两组，两组所述的半导体器件在所述半导体晶片上的摆放角度与半导体器件的第一版图图案和第二版图图案的夹角相一致。在本发明的一个实施例中，所述半导体器件为四组，在所述的四组半导体器件中，任意两个之间的角度为90或180度。

再接着，测所述半导体器件的MOS晶体管的电性参数(S130)，本实施例中所述电性参数为阈值电压和饱和电流。

计算所述半导体器件中结构及工艺相同的MOS晶体管的电性参数的差异(S140)；由于在形成版图时，每一组半导体器件中都具有两个或两个以上相同的MOS晶体管。在半导体制造过程中，由于制造工艺参数的漂移或随机性变化、以及半导体晶片本身的特性参数不一致等因素，可能会导致将半导体器件的版图中转移到半导体晶片上之后，相同的MOS晶体管的电性参数存在差异，测量所述电性参数的差异。

计算相同摆放角度半导体器件的所述差异的标准差，并比较不同摆放角度的半导体器件的所述标准差的大小(S150)。计算相同摆放角度的半导体器件(即相同方向的多个半导体器件中)中相同MOS晶体管的电性参数差异的标准差，所述标准差即为衡量相同MOS晶体管参数失配特性的指标，所述标准差越大，失配程度越大；接着比较不同摆放角度的半导体器件所获得的标准差的大小，以判断不同的摆放角度引起的失配程度的差异。从而可判断半导体制造工艺例如离子注入、刻蚀等在不同方向对失配特性的影响程度的差异，以及半导体晶片中的晶向对失配特性的影响程度的差异，从而可以为设计者设计版图时设计最佳的摆放位置提供帮助，并且为减小失配特性为目的的制造工艺调整提供参考。相对于计算机模拟获得MOS晶体管的失配特性的方法，本实施例的方法更为直接、并较为全面真实的反应制造工艺以及半导体晶片本身对失配特性的影响，另外通过本实施例的方法也可以得到制造工艺以及半导体晶片对MOS器件的静态噪声容许度(Static Noise Margin，SNM)的影响，为版图设计提供参考。

在本发明的一个实施例中，所述半导体器件可以是SRAM的存储单元，下面以具有6个MOS晶体管的SRAM的存储单元为例对本发明的方法进行描述。

如图3所示的6个MOS晶体管SRAM存储单元，由具有两个相同的NMOS晶体管31和32组成的下拉电路、两个相同的PMOS晶体管35和36组成的上拉电路以及两个相同的NMOS晶体管33和34组成的门电路组成。其中所述上拉电路和所述下拉电路耦合在一起，所述门电路中两个NMOS晶体管33和34的栅极连接在一起与字线连接，源极与位线连接，漏极分别与所述下拉电路的两个NMOS31和32的漏极连接。

首先形成所述SRAM的存储单元的一种版图图案。图4为所述的SRAM存储单元的一种版图图案的示意图。如图4所示SRAM一个存储单元的版图图案40，41为有源区图案，42为栅极区图案，43为连接孔图案，44为金属互连线图案。在与所述连接孔图案43相同的区域形成有源极区和漏极区(未示出)图案。区域45中的图案为下拉电路中其中一个NMOS的版图，与图3中NMOS晶体管31相对应；区域46中的图案为上拉电路中的其中一个PMOS晶体管的版图图案，与图3中的PMOS晶体管36相对应；区域47中的图案为下拉电路中另一NMOS的版图，与图3中NMOS晶体管32相对应；区域48中的图案为上拉电路中的另外一个PMOS的版图图案，与图3中的PMOS晶体管35相对应；区域49中的图案为门电路中的其中一个NMOS的版图图案，与图3中的NMOS晶体管33相对应；区域50中的图案为门电路中的另一个NMOS晶体管的版图图案，与图3中的NMOS晶体管34相对应；其中，本实施例的版图图案中，区域45和49中的NMOS晶体管共用一个漏极，区域47和50中的NMOS晶体管共用一个漏极。本实施例中形成多个如图4所示SRAM存储单元的版图图案40(图4仅给出SRAM其中一个存储单元的版图图案的示意图)，从而可在半导体晶片上形成多个SRAM的存储单元后，对每一个存储单元中的相同MOS晶体管电性参数进行测量后计算其差异的标准差，即失配特性。

在其它的实施例中，所述具有6个MOS晶体管的SRAM可以有其它形状的版图图案。

接着，生成三组与所述第一版图图案相同但摆放角度不同的第二版图图案，如图5、图6和图7所示的与所述第一版图图案40具有夹角的第二版图图案50、60、70；所述第二版图图案50、60、70分别与所述第一版图图案40在逆时针方向的夹角为90、180、270度。所述第二版图图案50、60、70可以通过将所述第一版图图案40在逆时针方向依次旋转90度、180度、270度而形成。在本实施例中形成多个所述第二版图图案50、60、70(图5、图6和图7仅示出SRAM其中一个存储单元的版图图案的示意图)。

然后，将所述图4、图5、图6和图7所示的第一版图图案40和第二版图图案50、60、70进行分解，例如分解为定义有源区、栅极区、源极区、漏极区、接触孔区域、金属互连线等的图案，并将分解的图案分别转移到不同的掩膜板上。通过光刻工艺将掩模板上的图案转移到半导体晶片上，并进一步的通过刻蚀、离子注入以及其它的制造工艺例如沉积、研磨工艺等在所述半导体晶片上形成SRAM的存储单元。与所述第一版图图案40和第二版图图案50、60、70相对应，所述SRAM的存储单元为四组，且任意两组之间的角度为90或180度。

接着，测量所述四组中的各个SRAM存储单元中的每一MOS晶体管的电性参数。本实施例中所述电性参数为阈值电压和饱和电流。对于每一个SRAM的存储单元，计算上拉电路中两个相同的PMOS的阈值电压的差值和饱和电流的差值、下拉电路中两个相同的NMOS的阈值电压的差值和饱和电流的差值、门电路中两个相同NMOS的阈值电压的差值和饱和电流的差值；对于具有相同摆放角度的SRAM的存储单元，计算所述上拉电路中两个相同的PMOS的阈值电压的差值的标准差和饱和电流的差值的标准差、所述下拉电路中两个相同的NMOS的阈值电压的差值的标准差和饱和电流的差值的标准差、所述门电路中两个相同NMOS的阈值电压的差值的标准差和饱和电流的差值的标准差。所述的标准差即为衡量相同的MOS晶体管的失配程度的指标。对比不同方向的SRAM的存储单元相应上拉电路、下拉电路以及门电路中的相同MOS晶体管的标准差，以判断SRAM存储单元在半导体晶片上不同的摆放角度对MOS器件失配特性的影响。本实施例中通过在半导体晶片上形成不同角度的SRAM存储单元，并计算不同摆放角度的相同MOS晶体管的失配特性，从而可判断半导体制造工艺例如离子注入、刻蚀等在不同方向对SRAM中相同的MOS晶体管失配特性的影响程度的差异，以及半导体晶片中的晶向对SRAM中相同的MOS晶体管失配特性的影响程度的差异，从而可以为设计者设计SRAM版图时设计最佳的摆放位置提供帮助，并且为减小SRAM中相同的MOS晶体管失配特性为目的的制造工艺调整提供参考。相对于计算机模拟获得SRAM中相同的MOS晶体管的失配特性的方法，本实施例的方法更为直接、并较为全面真实的反应制造工艺以及半导体晶片本身对失配特性的影响，另外通过本实施例的方法也可以得到制造工艺以及半导体晶片对SRAM中的MOS器件的静态噪声容许度(Static Noise Margin，SNM)的影响，为版图设计提供参考。

图8为本发明半导体器件的相同MOS晶体管失配特性的测量方法的第二实施例的流程图。如图8所示，首先，提供半导体晶片(S200)。

接着，在所述半导体晶片上生成至少两组具有不同摆放角度的半导体器件(S210)；

所述半导体器件至少包含两个结构及制造工艺相同的金属氧化物半导体晶体管；所述半导体器件包括具有6个金属氧化物半导体晶体管的静态随机存储器的存储单元、具有6个金属氧化物半导体晶体管的电平转换器、放大器、时钟控制器中的一种或组合。所述摆放角度为大于0至小于180之间的任一角度。本实施例中所述半导体器件为具有6个金属氧化物半导体晶体管的静态随机存储器的存储单元。所述SRAM存储单元为四组，四组所述SRAM存储单元任意两个之间的角度为90或180度。

然后，测量所述半导体器件中金属氧化物半导体晶体管的电性参数(S220)；本实施例中所述电性参数为阈值电压和饱和电流。

计算所述半导体器件中的结构及制造工艺相同的金属氧化物半导体晶体管的电性参数的差异(S230)；

本实施例所述半导体器件为SRAM存储单元，对于每一个SRAM的存储单元，计算上拉电路中两个相同的PMOS的阈值电压的差值和饱和电流的差值、下拉电路中两个相同的NMOS的阈值电压的差值和饱和电流的差值、门电路中两个相同NMOS的阈值电压的差值和饱和电流的差值。

计算相同摆放角度半导体器件的所述差异的标准差，并比较不同摆放角度的半导体器件的所述标准差的大小(S240)。

本实施例所述半导体器件为SRAM存储单元，对于具有相同摆放角度的SRAM的存储单元，计算所述上拉电路中两个相同的PMOS的阈值电压的差值的标准差和饱和电流的差值的标准差、所述下拉电路中两个相同的NMOS的阈值电压的差值的标准差和饱和电流的差值的标准差、所述门电路中两个相同NMOS的阈值电压的差值的标准差和饱和电流的差值的标准差。所述的标准差即为衡量相同的MOS晶体管的失配程度的指标。对比所述四组SRAM的存储单元相应上拉电路、下拉电路以及门电路中的相同MOS晶体管的标准差，以判断SRAM存储单元在半导体晶片上不同的摆放角度对MOS器件失配特性的影响。本实施例中通过在半导体晶片上形成不同角度的SRAM存储单元，并计算不同摆放角度的相同MOS晶体管的失配特性，从而可判断半导体制造工艺例如离子注入、刻蚀等在不同方向对SRAM中相同的MOS晶体管失配特性的影响程度的差异，以及半导体晶片中的晶向对SRAM中相同的MOS晶体管失配特性的影响程度的差异，从而可以为设计者设计SRAM版图时设计最佳的摆放位置提供帮助，并且为减小SRAM中相同的MOS晶体管失配特性为目的的制造工艺调整提供参考。相对于计算机模拟获得SRAM中相同的MOS晶体管的失配特性的方法，本实施例的方法更为直接、并较为全面真实的反应制造工艺以及半导体晶片本身对失配特性的影响，另外通过本实施例的方法也可以得到制造工艺以及半导体晶片对SRAM中的MOS器件的静态噪声容许度(StaticNoise Margin，SNM)的影响，为版图设计提供参考。

本发明提供一种版图图案的形成方法。如图9为本发明的版图图案的形成方法的实施例的流程图。如图9所示，首先，生成至少一组包含两个或两个以上结构相同MOS晶体管的半导体器件的第一版图图案(S300)；所述半导体器件可以是SRAM的存储单元、电平转换器、时钟控制器、放大器等，其中所述SRAM存储单元可以具有两个MOS晶体管或四个MOS晶体管或6个MOS晶体管，所述电平转换器具有6个MOS晶体管，本实施例中所述第一版图图案为多组。

接着，生成至少一组与所述第一版图图案相同但摆放角度不同的第二版图图案(S310)；也即所述第二版图图案和第一版图图案中图案的形状大小均相同，但是摆放的角度不同；所述第一版图图案和第二版图图案之间的夹角角度为大于0至小于180之间的任一角度；所述第二版图图案的生成方法之一可以通过第一版图图案整体以一定的角度旋转而生成；在本发明的一个实施例中，所述第二版图图案具有三组，分别与所述第一版图图案在逆时针方向的夹角为90、180、270度，在每一方向上，所述第二版图图案可以为多组。

本发明还提供一种版图图案，该版图图案用于MOS晶体管失配特性的测试。所述版图图案包括：至少包含两个结构相同MOS晶体管的半导体器件的第一版图图案，所述半导体器件包括具有6个MOS晶体管的SRAM的存储单元、具有6个MOS晶体管的电平转换器、放大器、时钟控制器中的一种或组合，本实施例中所述半导体器件为SRAM的存储单元，如图4所示的SRAM的存储单元的第一版图图案40。所述版图图案还包括至少一组与所述第一版图图案相同但摆放角度不同的第二版图图案。所述第一版图图案和第二版图图案之间的角度为大于0至小于180之间的任一角度。本实施例中所述第二版图图案为三组，其与所述第一版图图案之间的角度分别为90、180、270度。如图5、图6和图7所示的SRAM的第二版图图案50、60、70。所述版图图案可在半导体晶片上形成不同摆放角度的半导体器件，通过测试相同MOS晶体管的阈值电压和饱和电流的差异，并计算标准差，可判断不同角度的相同MOS晶体管的失配特性。本实施例所述的版图图案可用于制造SRAM存储单元。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims

1.一种金属氧化物半导体晶体管失配特性的测量方法，其特征在于，包括：

2.如权利要求1所述的金属氧化物半导体晶体管失配特性的测量方法，其特征在于：所述半导体器件包括具有金属氧化物半导体晶体管的静态随机存储器的存储单元、具有金属氧化物半导体晶体管的电平转换器、放大器、时钟控制器中的一种或组合。

3.如权利要求1所述的金属氧化物半导体晶体管的失配特性的测量方法，其特征在于：所述电性参数包括阈值电压和饱和电流。

4.如权利要求1所述的金属氧化物半导体晶体管的失配特性的测量方法，其特征在于：所述第一版图图案和第二版图图案之间的角度为大于0度至小于180度之间的任一角度。

5.如权利要求1所述的金属氧化物半导体晶体管的失配特性的测量方法，其特征在于：所述第二版图图案为三组，其与所述第一版图图案之间的角度分别为90、180、270度。

6.一种金属氧化物半导体晶体管失配特性的测量方法，其特征在于，包括：

提供半导体晶片；

7.如权利要求6所述的金属氧化物半导体晶体管失配特性的测量方法，其特征在于：所述半导体器件包括具有金属氧化物半导体晶体管的静态随机存储器的存储单元、具有金属氧化物半导体晶体管的电平转换器、放大器、时钟控制器中的一种或组合。

8.如权利要求6所述的金属氧化物半导体晶体管的失配特性的测量方法，其特征在于：所述电性参数包括阈值电压和饱和电流。

9.如权利要求6所述的金属氧化物半导体晶体管的失配特性的测量方法，其特征在于：所述摆放角度为大于0度至小于180度之间的任一角度。

10.如权利要求6所述的金属氧化物半导体晶体管的失配特性的测量方法，其特征在于：所述半导体器件为四组，四组所述的半导体器件任意两组之间的角度为90或180度。