JP2012524315A - 独占所有権を有する回路配置の識別 - Google Patents
独占所有権を有する回路配置の識別 Download PDFInfo
- Publication number
- JP2012524315A JP2012524315A JP2012505215A JP2012505215A JP2012524315A JP 2012524315 A JP2012524315 A JP 2012524315A JP 2012505215 A JP2012505215 A JP 2012505215A JP 2012505215 A JP2012505215 A JP 2012505215A JP 2012524315 A JP2012524315 A JP 2012524315A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- predetermined physical
- physical features
- exclusive
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 69
- 238000000605 extraction Methods 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 28
- 238000012545 processing Methods 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000004590 computer program Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 8
- 238000004091 panning Methods 0.000 claims description 4
- 238000013461 design Methods 0.000 abstract description 5
- 238000012360 testing method Methods 0.000 description 27
- 238000004458 analytical method Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 239000000284 extract Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
20 1組の金属ポリ接点位置
100 IPライブラリ
110 パターンファイル生成装置
120 ストリーム解析装置
130 パターン抽出装置
140 格納エンジン
150 テープアウト情報
160 抽出ルール
170 ゴールデンパターンデータベース
210 パターン比較装置
220 ストリーム解析装置
230 テストパターン抽出装置
240 スキャナ
Claims (39)
- 独占所有権を有する回路配置の使用を識別するために使用される特徴的なパターンファイルを生成する方法であって、前記方法は、
前記独占所有権を有する回路配置の表現を含む配置データベースファイルを入力するステップと、
前記配置データベースファイルから前記独占所有権を有する回路配置の1組の所定の物理的フィーチャの相対的な位置を抽出するステップと、
前記独占所有権を有する回路配置の前記1組の所定の物理的フィーチャの前記相対的な位置の表現を含む前記特徴的なパターンファイルを生成するステップと、を含む、方法。 - 前記抽出するステップは、
前記1組の所定の物理的フィーチャを示す要素を識別するために前記配置データベースファイルを解析することと、
前記要素から前記1組の所定の物理的フィーチャの前記相対的な位置を見つけ出すことと、を含む、請求項1に記載の方法。 - 前記要素は、前記所定の物理的フィーチャを表す幾何学的形状を備える、請求項2に記載の方法。
- 第1のタイプの所定の物理的フィーチャのカウントが抽出ルールによって定義された所定の下限未満である場合、少なくとも第2のタイプの所定の物理的フィーチャは、前記1組の所定の物理的フィーチャに含まれる、請求項1に記載の方法。
- 前記配置データベースファイルは、複数の独占所有権を有する回路配置の配置表現を含む、請求項1に記載の方法。
- 前記抽出するステップは、抽出ルールに従って前記複数の独占所有権を有する回路配置の中から前記独占所有権を有する回路配置を選択することを含む、請求項5に記載の方法。
- 前記抽出ルールは、前記独占所有権を有する回路配置内の前記所定の物理的フィーチャのカウントの制約を含む、請求項6に記載の方法。
- 前記解析するステップは、追加的な情報を参照して実行され、前記追加的な情報は、製品情報、半導体製造工場情報、プロセス情報、およびレイヤ情報のうちの少なくとも1つを含む、請求項2に記載の方法。
- 前記追加的な情報は、テープアウト情報内に含まれる、請求項8に記載の方法。
- 前記1組の所定の物理的フィーチャは、前記独占所有権を有する回路配置の所定のレイヤに配置される、請求項1に記載の方法。
- 前記抽出するステップは、所定の1組の抽出ルールを参照して実行される、請求項1に記載の方法。
- 前記抽出するステップは、前記1組の所定の物理的フィーチャとして前記所定の物理的フィーチャのサブセットを選択することを含む、請求項1に記載の方法。
- 前記配置データベースファイルは、少なくとも1つのGDS−IIファイルを含む、請求項1に記載の方法。
- 前記配置データベースファイルは、OASISファイル、GERBERファイル、およびDXFファイルのうちの少なくとも1つを含む、請求項1に記載の方法。
- 前記1組の所定の物理的フィーチャは、前記独占所有権を有する回路配置の1組の接点を含む、請求項1に記載の方法。
- 前記接点は金属ポリ接点である、請求項15に記載の方法。
- 前記第1のタイプの所定の物理的フィーチャは金属ポリ接点を含み、前記第2のタイプの所定の物理的フィーチャは拡散接点を含む、請求項4に記載の方法。
- 前記1組の所定の物理的フィーチャは、
拡散レイヤ内のフィーチャ、
金属レイヤ内のフィーチャ、
ビア(vias)、ならびに/または
トランジスタ位置および/もしくはサイズから選択される、前記独占所有権を有する回路配置のフィーチャを含む、請求項1に記載の方法。 - 前記独占所有権を有する回路配置の前記1組の所定の物理的フィーチャの前記相対的な位置は、前記1組の所定の物理的フィーチャの相対的な原点によって定義される、請求項1に記載の方法。
- 前記1組の所定の物理的フィーチャは、前記独占所有権を有する回路配置の回路構成要素を含む、請求項1に記載の方法。
- 独占所有権を有する回路配置の使用を識別する方法であって、
回路の配置の表現を入力するステップと、
前記表現から前記回路の所定の物理的フィーチャの試験的な1組の位置を識別するステップと、
前記位置を、以前に生成された特徴的なパターンファイルと比較するステップであって、前記特徴的なパターンファイルは、前記独占所有権を有する回路配置内の所定の物理的フィーチャの特徴的な1組の相対的な位置の表現を含む、ステップと、
前記比較するステップの結果を示す出力を生成するステップと、を含む、方法。 - 前記識別するステップは、
所定の物理的フィーチャの前記試験的な1組を示す要素を識別するために、前記表現を解析することと、
前記要素から所定の物理的フィーチャの前記試験的な1組の前記位置を見つけ出すことと、を含む、請求項21に記載の方法。 - 前記要素は、所定の物理的フィーチャの前記試験的な1組を表す幾何学的形状を備える、請求項22に記載の方法。
- 前記比較するステップは、所定の物理的フィーチャの前記特徴的な1組との一致を検索するために、所定の物理的フィーチャの前記試験的な1組の前記位置にわたってパンすることを含む、請求項21に記載の方法。
- 前記解析するステップは、前記表現に含まれる追加的な情報を参照して実行され、前記追加的な情報は、製品情報、半導体製造工場情報、プロセス情報、およびレイヤ情報のうちの少なくとも1つを含む、請求項22に記載の方法。
- 前記1組の所定の物理的フィーチャは、前記回路の所定のレイヤに配置される、請求項25に記載の方法。
- 前記回路の前記配置の前記表現は、GDSIIテープアウトを含む、請求項21に記載の方法。
- 前記回路の前記配置の前記表現は、OASISファイル、GERBERファイル、およびDXFファイルのうちの少なくとも1つを含む、請求項21に記載の方法。
- 所定の物理的フィーチャの前記試験的な1組は、前記回路の1組の接点を含む、請求項21に記載の方法。
- 前記接点は金属ポリ接点である、請求項29に記載の方法。
- 所定の物理的フィーチャの前記試験的な1組は、
拡散レイヤ内のフィーチャ、
金属レイヤ内のフィーチャ、
ビア、ならびに/または
トランジスタ位置および/もしくはサイズから選択される前記回路のフィーチャを含む、請求項21に記載の方法。 - 前記回路の所定の物理的フィーチャの前記試験的な1組の前記位置は、前記1組の所定の物理的フィーチャの相対的な原点によって定義される、請求項21に記載の方法。
- 所定の物理的フィーチャの前記試験的な1組は、前記回路の回路構成要素を含む、請求項21に記載の方法。
- 独占所有権を有する回路配置の使用を識別するために使用される特徴的なパターンファイルを生成するためのデータ処理装置であって、前記データ処理装置は、
前記独占所有権を有する回路配置の表現を含む配置データベースファイルを入力するように構成される入力回路と、
前記配置データベースファイルから、前記独占所有権を有する回路配置の1組の所定の物理的フィーチャの相対的な位置を抽出するように構成される抽出回路と、
前記独占所有権を有する回路配置の前記1組の所定の物理的フィーチャの前記相対的な位置の表現を含む、前記特徴的なパターンファイルを生成するように構成される生成回路と、を備える、データ処理装置。 - 独占所有権を有する回路配置の使用を識別するように使用される特徴的なパターンファイルを生成するためのデータ処理装置であって、前記データ処理装置は、
前記独占所有権を有する回路配置の表現を含む配置データベースファイルを入力するための入力手段と、
前記配置データベースファイルから前記独占所有権を有する回路配置の1組の所定の物理的フィーチャの相対的な位置を抽出するための抽出手段と、
前記独占所有権を有する回路配置の前記1組の所定の物理的フィーチャの前記相対的な位置の表現を含む、前記特徴的なパターンファイルを生成するための生成手段と、を備える、データ処理装置。 - 実行されると、コンピュータに、請求項1に記載の方法を実行させるコンピュータプログラムを格納する、コンピュータ可読格納媒体。
- 独占所有権を有する回路配置の使用を識別するためのデータ処理装置であって、前記データ処理装置は、
回路の配置の表現を入力するように構成される入力回路と、
前記表現から前記回路の所定の物理的フィーチャの試験的な1組の位置を識別するように構成される識別回路と、
前記位置を、以前に生成された特徴的なパターンファイルと比較するように構成される比較回路であって、前記特徴的なパターンファイルは、前記独占所有権を有する回路配置内の所定の物理的フィーチャの特徴的な1組の相対的な位置の表現を含む、比較回路と、
前記比較するステップの結果を示す出力を生成するように構成される生成回路と、を備える、データ処理装置。 - 独占所有権を有する回路配置の使用を識別するためのデータ処理装置であって、前記データ処理装置は、
回路の配置の表現を入力するための入力手段と、
前記表現から前記回路の所定の物理的フィーチャの試験的な1組の位置を識別するための識別手段と、
前記位置を、以前に生成された特徴的なパターンファイルと比較するための比較手段であって、前記特徴的なパターンファイルは、前記独占所有権を有する回路配置内の所定の物理的フィーチャの特徴的な1組の相対的な位置の表現を含む、比較手段と、
前記比較するステップの結果を示す出力を生成するための生成手段と、を備える、データ処理装置。 - 実行されると、コンピュータに請求項21に記載の方法を実行させるコンピュータプログラムを格納する、コンピュータ可読格納媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/385,765 | 2009-04-17 | ||
US12/385,765 US8397193B2 (en) | 2009-04-17 | 2009-04-17 | Proprietary circuit layout identification |
PCT/GB2009/002851 WO2010119234A1 (en) | 2009-04-17 | 2009-12-09 | Proprietary circuit layout identification |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012524315A true JP2012524315A (ja) | 2012-10-11 |
JP5404910B2 JP5404910B2 (ja) | 2014-02-05 |
Family
ID=42077797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012505215A Active JP5404910B2 (ja) | 2009-04-17 | 2009-12-09 | 独占所有権を有する回路配置の識別 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8397193B2 (ja) |
JP (1) | JP5404910B2 (ja) |
KR (1) | KR101649852B1 (ja) |
CN (1) | CN102395971B (ja) |
SG (1) | SG175063A1 (ja) |
WO (1) | WO2010119234A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140258156A1 (en) * | 2013-03-05 | 2014-09-11 | Achilleas Tziazas | System and method to authenticate integrated circuits |
US9811626B2 (en) | 2014-09-18 | 2017-11-07 | Samsung Electronics Co., Ltd. | Method of designing layout of semiconductor device |
US9704862B2 (en) | 2014-09-18 | 2017-07-11 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods for manufacturing the same |
US10026661B2 (en) | 2014-09-18 | 2018-07-17 | Samsung Electronics Co., Ltd. | Semiconductor device for testing large number of devices and composing method and test method thereof |
US10095825B2 (en) | 2014-09-18 | 2018-10-09 | Samsung Electronics Co., Ltd. | Computer based system for verifying layout of semiconductor device and layout verify method thereof |
US9767248B2 (en) | 2014-09-18 | 2017-09-19 | Samsung Electronics, Co., Ltd. | Semiconductor having cross coupled structure and layout verification method thereof |
US10267853B2 (en) * | 2015-12-18 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company Ltd. | System and method to diagnose integrated circuit |
US10909302B1 (en) * | 2019-09-12 | 2021-02-02 | Cadence Design Systems, Inc. | Method, system, and computer program product for characterizing electronic designs with electronic design simplification techniques |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1091788A (ja) * | 1996-09-19 | 1998-04-10 | Dainippon Screen Mfg Co Ltd | パターン位置合わせ装置およびパターン位置合わせ方法 |
US20060045325A1 (en) * | 2004-08-31 | 2006-03-02 | Semiconductor Insights Inc. | Method of design analysis of existing integrated circuits |
US20070006109A1 (en) * | 2005-06-30 | 2007-01-04 | Texas Instruments Incorporated | Method and system for correcting signal integrity crosstalk violations |
US20070240086A1 (en) * | 2006-03-31 | 2007-10-11 | Synopsys, Inc. | Range pattern definition of susceptibility of layout regions to fabrication issues |
US20080109773A1 (en) * | 2006-11-02 | 2008-05-08 | Daniel Douriet | Analyzing Impedance Discontinuities In A Printed Circuit Board |
US20080244483A1 (en) * | 2007-03-30 | 2008-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit design usage and sanity verification |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5086477A (en) | 1990-08-07 | 1992-02-04 | Northwest Technology Corp. | Automated system for extracting design and layout information from an integrated circuit |
JPH04178772A (ja) | 1990-11-13 | 1992-06-25 | Toshiba Corp | 回路設計支援システムおよび回路設計支援方法 |
US5875112A (en) | 1996-03-20 | 1999-02-23 | Altera Corporation | Methods for implementing circuit designs in physical circuits |
JP4178772B2 (ja) | 2001-08-10 | 2008-11-12 | 日本ゼオン株式会社 | ロッド保持用緩衝部材およびロッド輸送用コンテナ |
US7028276B2 (en) | 2003-09-10 | 2006-04-11 | Lsi Logic Corporation | First time silicon and proto test cell notification |
US7523429B2 (en) | 2004-02-20 | 2009-04-21 | Takumi Technology Corporation | System for designing integrated circuits with enhanced manufacturability |
US7418693B1 (en) * | 2004-08-18 | 2008-08-26 | Cadence Design Systems, Inc. | System and method for analysis and transformation of layouts using situations |
US7555736B2 (en) * | 2005-06-14 | 2009-06-30 | Cadence Design Systems, Inc. | Method and system for using pattern matching to process an integrated circuit design |
JP2007128383A (ja) | 2005-11-07 | 2007-05-24 | Toyota Motor Corp | 類似回路検索装置およびその方法 |
US7584450B2 (en) | 2006-02-17 | 2009-09-01 | Synopsys, Inc. | Method and apparatus for using a database to quickly identify and correct a manufacturing problem area in a layout |
US8516418B2 (en) | 2006-06-30 | 2013-08-20 | Oracle America, Inc. | Application of a relational database in integrated circuit design |
JP4997849B2 (ja) * | 2006-07-04 | 2012-08-08 | 富士通セミコンダクター株式会社 | 半導体装置の検証システム |
DE102006037162B4 (de) * | 2006-08-01 | 2008-08-21 | Qimonda Ag | Verfahren und Vorrichtung und deren Verwendung zur Prüfung des Layouts einer elektronischen Schaltung |
JP2008269242A (ja) * | 2007-04-19 | 2008-11-06 | Nec Electronics Corp | レイアウトデータのデータ構造及びレイアウト検証プログラム |
-
2009
- 2009-04-17 US US12/385,765 patent/US8397193B2/en active Active
- 2009-12-09 KR KR1020117025453A patent/KR101649852B1/ko active IP Right Grant
- 2009-12-09 SG SG2011072469A patent/SG175063A1/en unknown
- 2009-12-09 WO PCT/GB2009/002851 patent/WO2010119234A1/en active Application Filing
- 2009-12-09 CN CN200980158774.4A patent/CN102395971B/zh active Active
- 2009-12-09 JP JP2012505215A patent/JP5404910B2/ja active Active
-
2013
- 2013-02-06 US US13/760,437 patent/US8881078B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1091788A (ja) * | 1996-09-19 | 1998-04-10 | Dainippon Screen Mfg Co Ltd | パターン位置合わせ装置およびパターン位置合わせ方法 |
US20060045325A1 (en) * | 2004-08-31 | 2006-03-02 | Semiconductor Insights Inc. | Method of design analysis of existing integrated circuits |
US20070006109A1 (en) * | 2005-06-30 | 2007-01-04 | Texas Instruments Incorporated | Method and system for correcting signal integrity crosstalk violations |
US20070240086A1 (en) * | 2006-03-31 | 2007-10-11 | Synopsys, Inc. | Range pattern definition of susceptibility of layout regions to fabrication issues |
US20080109773A1 (en) * | 2006-11-02 | 2008-05-08 | Daniel Douriet | Analyzing Impedance Discontinuities In A Printed Circuit Board |
US20080244483A1 (en) * | 2007-03-30 | 2008-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit design usage and sanity verification |
Also Published As
Publication number | Publication date |
---|---|
SG175063A1 (en) | 2011-11-28 |
WO2010119234A1 (en) | 2010-10-21 |
US8881078B2 (en) | 2014-11-04 |
US20100269073A1 (en) | 2010-10-21 |
CN102395971A (zh) | 2012-03-28 |
US8397193B2 (en) | 2013-03-12 |
US20130246984A1 (en) | 2013-09-19 |
KR20120012803A (ko) | 2012-02-10 |
KR101649852B1 (ko) | 2016-08-22 |
CN102395971B (zh) | 2014-02-19 |
JP5404910B2 (ja) | 2014-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5404910B2 (ja) | 独占所有権を有する回路配置の識別 | |
Gao et al. | Android malware detection via graphlet sampling | |
KR101631242B1 (ko) | 잠재 디리클레 할당을 이용한 악성 트래픽의 시그니처의 자동화된 식별 방법 및 장치 | |
JP2010002370A (ja) | パターン抽出プログラム、方法及び装置 | |
US20150279070A1 (en) | Automatically Fixing Inaccessible Widgets During Mobile Application Execution | |
KR20120071834A (ko) | 악성코드 그룹 및 변종 자동 관리 시스템 | |
CN108664471A (zh) | 文字识别纠错方法、装置、设备及计算机可读存储介质 | |
JP2009129127A (ja) | プログラムの不変物抽出処理プログラム,処理装置,および処理方法,ならびに該プログラムを記憶する記憶媒体 | |
JP7119096B2 (ja) | ライセンス検証装置 | |
US20130198712A1 (en) | Canonical Signature Generation For Layout Design Data | |
JP6523799B2 (ja) | 情報分析システム、情報分析方法 | |
US20220121665A1 (en) | Computerized Methods and Systems for Selecting a View of Query Results | |
Hoang Khoa et al. | Detect Android malware by using deep learning: experiment and evaluation | |
JP7315023B2 (ja) | ルール生成装置およびルール生成プログラム | |
US10984164B1 (en) | Method, system, and product for generating and maintaining a physical design for an electronic circuit having sync group constraints for design rule checking | |
Peng et al. | ACTS: extracting android app topological signature through graphlet sampling | |
CN113868997A (zh) | 基于与缺陷相关联的计算机辅助设计标识符来分割缺陷 | |
Xiaolin et al. | Research on malicious code homology analysis method based on texture fingerprint clustering | |
Jeon et al. | Layout pattern risk assessment in advanced technology node: methodology for pattern clustering and classification | |
Shao et al. | A static semantic model for trusted forensics using OCL | |
JP7210917B2 (ja) | 検証情報生成装置、検証情報生成方法、及び検証情報生成プログラム | |
Dey et al. | Layout pattern analysis using the Voronoi diagram of line segments | |
CN117834184A (zh) | 一种互联网恶意实体的检测方法与存储介质 | |
Kumari et al. | A Dataset on Digital Image Forgery Detection | |
JP6064881B2 (ja) | 設定支援プログラム、設定支援装置および設定支援方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5404910 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |