JP2012524315A - 独占所有権を有する回路配置の識別 - Google Patents

独占所有権を有する回路配置の識別 Download PDF

Info

Publication number
JP2012524315A
JP2012524315A JP2012505215A JP2012505215A JP2012524315A JP 2012524315 A JP2012524315 A JP 2012524315A JP 2012505215 A JP2012505215 A JP 2012505215A JP 2012505215 A JP2012505215 A JP 2012505215A JP 2012524315 A JP2012524315 A JP 2012524315A
Authority
JP
Japan
Prior art keywords
circuit
predetermined physical
physical features
exclusive
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012505215A
Other languages
English (en)
Other versions
JP5404910B2 (ja
Inventor
アルバート・リ・ミン・ティン
シュン−ピヤオ・スゥ
Original Assignee
アーム・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アーム・リミテッド filed Critical アーム・リミテッド
Publication of JP2012524315A publication Critical patent/JP2012524315A/ja
Application granted granted Critical
Publication of JP5404910B2 publication Critical patent/JP5404910B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

独占所有権を有する回路配置の使用を識別するための方法が提供される。回路の配置の表現が入力され、回路の1組の所定の物理的フィーチャの位置が識別される。次いで、この1組の位置は、以前に生成された特徴的なパターンファイルと比較され、特徴的なパターンファイルは、独占所有権を有する回路配置内の1組のこれらの所定の物理的フィーチャの相対的な位置の表現を含む。1組の位置が特徴的なパターンファイルの相対的な位置と一致する場合、独占所有権を有する回路設計の使用が見つかったことを示す出力が生成される。

Description

本発明は、独占所有権を有する回路配置に関する。より詳細には、本発明は、独占所有権を有する回路配置の使用の識別に関する。
独占所有権を有する回路配置の権利者は、かかる独占所有権を有する回路配置を組み込む回路を設計、製造および/または使用することを選択する者から、ロイヤリティの支払いを徴収することを望む場合がある。しかしながら、大部分の製造元およびエンドユーザは、彼らの独占所有権を有する回路配置の使用に応じて権利者に適正にロイヤリティ料を支払うであろうが、現在では回路設計は複雑であるため、特定の独占所有権を有する回路配置の使用を追跡することは困難であり、一部のロイヤリティが徴収されていない場合がある。
このため、彼らの独占所有権を有する回路配置の使用を識別することを目的として、独占所有権を有する回路配置の権利者には、権利者が後で、権利者の独占所有権を有する回路配置のうちの1つ以上を含むものとして所与の回路を容易に識別できるようにする、回路配置への情報の追加が知られている。例えば、IPライブラリの形態で回路配置を発行する回路設計者は、彼らの独占所有権を有する回路配置の使用を識別するために、回路製造プロセスにおいて、後の段階でその埋め込まれたタグデータを識別するための技術により、そのIPライブラリに保持された回路配置内にタグデータを埋め込んでもよい。かかる技術は、非特許文献1に記載されている。しかしながら、この技術の大きな欠点は、エンドユーザ、半導体製造工場または集積デバイス製造者(IDM)が、この方法による独占所有権を有する回路配置の識別がその後できなくなるように、このタグデータを不注意で削除する、または意図的に削除することさえもできることである。
タグ情報を埋め込むための代替の技術は非特許文献2に記載されているもの等の「ウォーターマーキング」である。これは、そのデジタルコンテンツの権利者を識別するために、独占所有権を有するデジタルコンテンツを追加する方法を説明する。
すべてのかかる先行技術は、そもそもタグデータまたはウォーターマークを追加しなければならないだけではなく、不注意によりまたは意図的に削除できるという同じ基礎的な欠点を抱えており、回路設計者は、ロイヤリティ料のために独占所有権を有する回路配置の使用を追跡することができなくなっている。
このため、独占所有権を有する回路配置の使用を識別する改善された技術を提供することが望ましい。
"Virtual Component Identification Physical Tagging Standard 1.3.0"、[online]、インターネット〈http://www.vsi.org/docs/ipp_tagging_std%201_30.pdf〉 Garimella et al., "VLSI Implementation of Online Digital Watermarking Technique with Difference Encoding for 8-Bit Gray Scale Images", VLSID, pp.283, 16th International Conference on VLS Design, 2003-1063-9667/03 IEEE.
第1の態様から概観すると、本発明は、独占所有権を有する回路配置の使用を識別するために使用される特徴的なパターンファイルを生成する方法を提供し、該方法は、前記独占所有権を有する回路配置の表現を含む配置データベースファイルを入力するステップと、前記配置データベースファイルから前記独占所有権を有する回路配置の1組の所定の物理的フィーチャの相対的な位置を抽出するステップと、前記独占所有権を有する回路配置の前記1組の所定の物理的フィーチャの前記相対的な位置の表現を含む前記特徴的なパターンファイルを生成するステップとを含む。
本発明の発明者は、その独占所有権を有する回路配置に追加的な情報を埋め込みまたは付加する必要なく、独占所有権を有する回路配置の使用の識別を実行できることを認識した。具体的には、独占所有権を有する回路配置の1組の所定の物理的フィーチャの相対的な位置を参照することにより、発明者は、高い確実性を持って独占所有権を有する回路配置を識別できることを認識した。
さらに、発明者は、独占所有権を有する回路配置の表現を含む配置データベースファイル(例えば「IPライブラリ」)から、この1組の所定の物理的フィーチャの相対的な位置を識別できることを認識した。ここで「相対的な位置」という用語は、絶対位置(例えば指定された座標系における1組の定義された座標)、さらに、互いに相対的に定義されたにすぎない1組の座標を含むことが理解されるべきである。こうすることにより、これらの相対的な位置の表現を含む特徴的なパターンファイルを、その独占所有権を有する回路配置の使用の後の識別において使用するために生成できる。
言い換えると、本発明の技術は、削除できるウォーターマークまたはタグではなく、回路の物理的な削除できない特性に基づいて、独占所有権を有する回路配置を識別することを目的とする。このアプローチの2つの利点は、一方では回路配置の修正が不要であり(例えばタグデータの追加が不要である)、もう一方では、独占所有権を有する回路配置の識別が、回路の機能を損なうことなく、エンドユーザによる削除が不可能な、回路自体の物理的特性に依存するということである。本発明の技術は、識別が回路の本来の構成要素に依存し、特定の追加されたタグまたはウォーターマーキングには依存しないため、これらの技術が最初に実用化される前に製造された回路への「下位互換性」があるというさらなる利点を有する。
相対的な位置を抽出できる多くの方法が存在することが理解される。一実施形態において、抽出するステップは、前記1組の所定の物理的フィーチャを示す要素を識別するために前記配置データベースファイルを解析することと、前記要素から前記1組の所定の物理的フィーチャの前記相対的な位置を見つけ出することとを含む。配置データベースファイルも、これらの所定の物理的フィーチャを識別するために必要である以上の多くの量の情報を含んでもよく、このため、最初に、1組の所定の物理的フィーチャを示す要素を識別するために配置データベースファイルを解析し、次いで、これらの要素から1組の所定の物理的フィーチャの相対的な位置を見つけ出すことが有利である。
所定の物理的フィーチャの識別を可能にするために選択される要素は、種々の形態を取ることがあるが、一実施形態において、識別は、幾何学に基づいて実行され、要素は、所定の物理的フィーチャを表す幾何学的形状を含む。
所与のタイプの所定の物理的フィーチャが、本発明の識別のために十分に多い1組を提供するようにしてもよい。しかしながら、一実施形態において、第1のタイプの所定の物理的フィーチャのカウントが、抽出ルールによって定義された所定の下限未満である場合、少なくとも第2のタイプの所定の物理的フィーチャは、前記1組の所定の物理的フィーチャに含まれる。このため、少なくとも1つのさらなるタイプの所定の物理的フィーチャを含むことにより、この1組の個体数(population)が増加し、この1組を用いた以降の識別がより信頼できるものになるようになる。
配置データベースファイルは、単一の独占所有権を有する回路配置の表現を含むにすぎないが、一実施形態において、配置データベースファイルは、独占所有権を有する回路配置のライブラリであり、このため、配置データベースファイルは、複数の独占所有権を有する回路配置の表現を含む。
配置データベースファイルが、このように複数の独占所有権を有する回路配置を含む場合に、1組の所定の物理的フィーチャの相対的な位置を抽出する特定の独占所有権を有する回路配置を選択することが有利である場合があり、一実施形態において、抽出するステップは、抽出ルールに従って、前記複数の独占所有権を有する回路配置から前記独占所有権を有する回路配置を選択することを含む。
この文脈では種々の抽出ルールを定義できることが認識されるが、ある有利な実施形態において、抽出ルールは、前記独占所有権を有する回路配置内の前記所定の物理的フィーチャのカウントの制約を含む。所与の独占所有権を有する回路配置内の所定の物理的フィーチャのカウントが少なすぎる場合、抽出された結果的な相対的な位置により、独占所有権を有する回路配置の使用について多くの誤って該当するものとする識別のリスクを生じさせることがわかっている。一方で、所与の独占所有権を有する回路配置内の所定の物理的フィーチャのカウントが多すぎる場合、これに基づいて使用の識別を実行するのに必要な計算リソースは望ましくないほど(unattractively)多いことがわかっている。これらの2つの制限内に含まれるようにこのカウントを制限する抽出ルールが有利である。
一実施形態において、解析するステップは、追加的な情報を参照して実行され、追加的な情報は、製品情報、半導体製造工場情報、プロセス情報、およびレイヤ情報のうちの少なくとも1つを含む。この追加的な情報により、例えば独占所有権を有する回路配置の所与のレイヤについて、より目標を絞って解析を実行することが可能になる。多数のソースから追加的な情報を導き出すことができるが、一実施形態において、追加的な情報はテープアウト情報内に含まれる。
1組の所定の物理的フィーチャは種々の方法により、独占所有権を有する回路配置で配設できるが、一実施形態において、1組の所定の物理的フィーチャは、前記独占所有権を有する回路配置の所定のレイヤに配置される。これは、識別プロセスを有利に簡略化する。
一実施形態において、抽出するステップは、所定の1組の抽出ルールを参照して実行される。これらの抽出ルールは、例えば、抽出が実行される方法、抽出された相対的な位置のフォーマット、1組の所定の物理的フィーチャの性質等を定める場合がある。
独占所有権を有する回路配置で識別される所定の物理的フィーチャの例の全ては使用できる可能性があるが、一実施形態において、抽出するステップは、前記1組の所定の物理的フィーチャとして前記所定の物理的フィーチャのサブセットを選択することを含む。
配置データベースファイルは、多くの異なるフォーマットを有することができる可能性があることが認識されよう。一実施形態において、配置データベースファイルは、少なくとも1つのGDSII(Graphycal Data System IIフォーマット)ファイルを含む。別の実施形態では、配置データベースファイルは、OASIS(Open Artwork System Interchange Standardフォーマット)ファイル、GERBERファイル、およびDXFファイルのうちの少なくとも1つを含む。
理論的には、種々の異なる種類の物理的フィーチャを使用できるが、前記1組の所定の物理的フィーチャが前記独占所有権を有する回路配置の1組の接点を含む場合、有利であることがわかっている。具体的には、これらの接点が金属ポリ接点である場合に有利である。かかるフィーチャは、特徴的なパターンファイルを生成する場合に容易に識別され、典型的にはこの識別のために適した数で生じる、1組を表す。しかしながら、1組の数を補完するために第2のタイプの所定の物理的フィーチャが必要な場合、一実施形態において、第1のタイプの所定の物理的フィーチャは金属接点を含み、第2のタイプの所定の物理的フィーチャは拡散接点を含む。
他の例示的な物理的フィーチャを使用できる。別の実施形態において、1組の所定の物理的フィーチャは、拡散レイヤ内のフィーチャ、金属レイヤ内のフィーチャ、ビア、およびトランジスタ位置および/またはサイズから選択される前記独占所有権を有する回路配置の特徴を含む。
特徴的なパターンファイルおよびその後での調査中の回路との比較の生成を簡略化するために、一実施形態において、前記独占所有権を有する回路配置の前記1組の所定の物理的フィーチャの相対的な位置が、前記1組の所定の物理的フィーチャの相対的な原点によって定義される。
理論的には、1組の所定の物理的フィーチャは、独占所有権を有する回路配置のいずれかの物理的フィーチャである可能性があるが、一実施形態において、1組の所定の物理的フィーチャは、前記独占所有権を有する回路配置の回路構成要素を含む。これにより、回路構成要素はその性格上、独占所有権を有する回路配置の機能に固有のものであり、このためその削除はその機能を損なう可能性があることから、特に耐久性を有する識別方法が生じる。
第2の態様から概観すると、本発明は、独占所有権を有する回路配置の使用を識別するための方法を提供し、該方法は、回路の配置の表現を入力するステップと、前記表現から前記回路の所定の物理的フィーチャの試験的な1組の位置を識別するステップと、前記位置を以前に生成された特徴的なパターンファイルと比較するステップであって、前記特徴的なパターンファイルは、前記独占所有権を有する回路配置内の所定の物理的フィーチャの特徴的な1組の相対的な位置の表現を含む、ステップと、前記比較するステップの結果を示す出力を生成するステップとを含む。
本発明の第1の態様の考察の他に、関連して、本発明の第2の態様により、以前に埋め込まれたまたは付加された追加的な情報を参照することなく、独占所有権を有する回路配置の使用の識別を実行することが可能になる。このため、独占所有権を有する回路配置の1組の所定の物理的フィーチャの相対的な位置の表現を含む以前に生成された特徴的なパターンファイルとの比較によって、高い確実性を持って、また、面倒な多数の誤って該当するものとする識別をすることなく、独占所有権を有する回路配置の使用を識別できる。
位置を識別するステップを実行可能な多数の方法が存在することが認識されよう。一実施形態において、識別するステップは、所定の物理的フィーチャの前記試験的な1組を示す要素を識別するために前記表現を解析することと、前記要素から所定の物理的フィーチャの前記試験的な1組の前記位置を見つけ出すこととを含む。表現は、これらの所定の物理的フィーチャを識別するために必要であるよりも多い大量の情報を含んでもよいため、第1に所定の物理的フィーチャの試験的な1組を示す要素を識別するために表現を解析し、次いで、これらの要素から所定の物理的フィーチャの試験的な1組の位置を見つけ出すことが有利である。
所定の物理的フィーチャの識別を可能にするために選択される要素は、種々の形態を取ることができるが、一実施形態において、識別は形状を基にして実行され、要素は、所定の物理的フィーチャの前記試験的な1組を表す形状を含む。
回路の所定の物理的フィーチャの試験的な1組の位置は、特徴的なパターンファイル内に表される相対的な位置よりも大きい面積を包含してもよく、一実施形態において、比較するステップは、所定の物理的フィーチャの前記特徴的な1組との一致を検索するために、所定の物理的フィーチャの前記試験的な1組の前記位置にわたってパンすることを含むようにしてもよい。
一実施形態において、解析するステップは、前記表現内に含まれる追加的な情報を参照して実行され、前記追加的な情報は、製品情報、半導体製造工場情報、プロセス情報、およびレイヤ情報のうちの少なくとも1つを含む。この追加的な情報により、解析するステップをより目標を絞って、例えば回路の所与のレイヤについて実行できる。実際に、一実施形態において、1組の所定の物理的フィーチャは、前記回路の所定のレイヤに配置される。
表現は多くの異なるフォーマットを有することができることが認識されよう。一実施形態において、前記回路の前記配置の表現は、GDSIIテープアウトを含む。別の実施形態において、前記回路の前記配置の表現は、OASISファイル、GERBERファイル、およびDXFファイルのうちの少なくとも1つを含む。
理論的には、種々の異なる種類の物理的フィーチャを使用できる可能性があるが、所定の物理的フィーチャの試験的な1組が前記回路の1組の接点を含む場合に、有利であることがわかっている。特に、これらの接点が金属ポリ接点である場合に有利である。かかる特徴は、回路の配置の表現において容易に識別される1組を示す。
他の例示的な物理的フィーチャを使用できる。別の実施形態において、所定の物理的フィーチャの試験的な1組は、拡散レイヤ内のフィーチャ、金属レイヤ内のフィーチャ、ビア、およびトランジスタ位置および/またはサイズから選択される前記回路のフィーチャを含む。
以前に生成された特徴的なパターンファイルとの位置の比較を簡略化するために、一実施形態において、前記回路の所定の物理的フィーチャの前記試験的な1組の位置は、前記1組の所定の物理的フィーチャの相対的な原点によって定義される。
所定の物理的フィーチャの試験的な1組は、理論的には回路の任意の物理的フィーチャとすることができるが、一実施形態においては、所定の物理的フィーチャの試験的な1組は、前記回路の回路構成要素を含む。これにより、回路構成要素は、その性格上、回路の機能に固有のものであり、このためその削除はその機能を損なう可能性があるため、特に耐久性を有する識別方法がもたらされる。
第3の態様から概観すると、本発明は、独占所有権を有する回路配置の使用を識別するために使用される特徴的なパターンファイルを生成するためのデータ処理装置を提供し、該データ処理装置は、前記独占所有権を有する回路配置の表現を含む配置データベースファイルを入力するように構成される入力回路と、前記配置データベースファイルから前記独占所有権を有する回路配置の1組の所定の物理的フィーチャの相対的な位置を抽出するように構成される抽出回路と、前記独占所有権を有する回路配置の前記1組の所定の物理的フィーチャの前記相対的な位置の表現を含む前記特徴的なパターンファイルを生成するように構成される生成回路とを含む。
第4の態様から概観すると、本発明は、独占所有権を有する回路配置の使用を識別するために使用される特徴的なパターンファイルを生成するためのデータ処理装置を提供し、該データ処理装置は、前記独占所有権を有する回路配置の表現を含む配置データベースファイルを入力するための入力手段と、前記配置データベースファイルから前記独占所有権を有する回路配置の1組の所定の物理的フィーチャの相対的な位置を抽出するための抽出手段と、前記独占所有権を有する回路配置の前記1組の所定の物理的フィーチャの前記相対的な位置の表現を含む前記特徴的なパターンファイルを生成するための生成手段とを含む。
第5の態様から概観すると、本発明は、実行される場合に、コンピュータに、第1の態様に従って方法を実行させるコンピュータプログラムを格納するコンピュータ可読格納媒体を提供する。
第6の態様から概観すると、本発明は、独占所有権を有する回路配置の使用を識別するためのデータ処理装置を提供し、該データ処理装置は、回路の配置の表現を入力するように構成される入力回路と、前記表現から前記回路の所定の物理的フィーチャの試験的な1組の位置を識別するように構成される識別回路と、前記位置を以前に生成された特徴的なパターンファイルと比較するように構成される比較回路であって、前記特徴的なパターンファイルが、前記独占所有権を有する回路配置内の所定の物理的フィーチャの特徴的な1組の相対的な位置の表現を含む、比較回路と、前記比較するステップの結果を示す出力を生成するように構成される生成回路とを含む。
第7の態様から概観すると、本発明は、独占所有権を有する回路配置の使用を識別するためのデータ処理装置を提供し、該データ処理装置は、回路の配置の表現を入力するための入力手段と、前記表現から前記回路の所定の物理的フィーチャの試験的な1組の位置を識別するための識別手段と、前記位置を、以前に生成された特徴的なパターンファイルと比較するための比較手段であって、前記特徴的なパターンファイルは、前記独占所有権を有する回路配置内の所定の物理的フィーチャの特徴的な1組の相対的な位置の表現を含む、比較手段と、前記比較するステップの結果を示す出力を生成するための生成手段とを含む。
第8の態様から概観すると、本発明は、実行される場合に、コンピュータに、第2の態様の方法を実行させるコンピュータプログラムを格納するコンピュータ可読格納媒体を提供する。
本発明は、単に例示的なものとして、添付の図面に図示される、その実施形態を参照し、さらに記載される。
独占所有権を有する回路配置およびその独占所有権を有する回路配置の1組の所定の物理的フィーチャの抽出された相対的な位置を概略的に示す図である。 1組の所定の物理的フィーチャの相対的な位置を抽出し、特徴的なパターンファイルを生成するための一連のモジュールを概略的に示す図である。 回路の所定の物理的フィーチャの試験的な1組の位置を識別し、これらの位置を特徴的なパターンファイルと比較するための一連のモジュールを概略的に示す図である。 回路の所定の物理的フィーチャの試験的な1組を特徴的なパターンファイルと比較する場合に実行される一連のステップを示す流れ図である。 本発明の技術を実行するために適した汎用コンピュータを概略的に示す図である。
図1は、概して10で示された独占所有権を有する回路配置の平面図を概略的に示す。この独占所有権を有する回路配置10は、一般的にはいくつかのレイヤ上に配置された異なる構成要素で構成される。これらの構成要素は、金属レイヤフィーチャ、ポリレイヤフィーチャ、金属ポリ接点、拡散接点、拡散レイヤフィーチャおよびビアを含む。さらに、独占所有権を有する回路配置10内の金属ポリ接点の相対的な位置を示す1組のポイントが図1に図示され、概して、20として示される。言い換えると、ポイント20の集合は、金属ポリ接点以外の全ての構成要素が削除された場合の独占所有権を有する回路配置10を示す。このため、1組の金属ポリ接点位置20は、独占所有権を有する回路配置に特徴的なパターンを表し、以降に記載されるように、製造中の回路内の独占所有権を有する回路配置10の使用を識別するために使用されてもよい。
図2は、1組の所定の物理的フィーチャの相対的な位置を抽出し、特徴的なパターンファイルを生成するプロセスを概略的に示す。プロセスは、多数の独占所有権を有する回路配置の配置表現を含む、IPライブラリ100によって開始する。概してIPライブラリは、メモリ、標準電池およびIOライブラリを含んでもよい。この例において、IPライブラリデータベースは、メモリ効率性の高い格納フォーマットを提供する、GDSIIフォーマットで階層的に構成される。何度も再使用される独占所有権を有する回路配置(例えばフリップフロップ配置)は、最も低いレベルの階層の「リーフセル」として存在する。
IPライブラリ100は、汎用コンピュータにおいて具現化される特徴的なパターンファイル生成装置110のストリーム入力を形成する。特徴的なパターンファイル生成装置は、ストリーム解析装置120、パターン抽出装置130および格納エンジン140を含む。このため、ソフトウェアモジュールとしてこの実施形態モジュール120、130および140が提供されるが、別の実施形態において、これらのモジュールはハードウェアユニットとして提供されてもよいことがわかる。ストリーム解析装置120は、パターン抽出に適したフォーマットにストリーム入力を再フォーマットし、この再フォーマット化されたデータをパターン抽出装置130へ受け渡す。この例示的な一実施形態では、メモリ使用を制限するために、ストリーム解析装置は、IPライブラリ100から、一度に1つのリーフセルを解析する。
ストリーム解析装置120は、さらに、製品情報、半導体製造工場情報、プロセス情報およびレイヤ情報を含む追加的な情報を表す、テープアウト情報150を参照して動作する。例えば、フリップフロップの独占所有権を有する回路配置に対応するリーフセルは、そのフリップフロップの金属ポリ接点が配設される特定のレイヤを参照して、ストリーム解析装置120によって処理される。次いで、パターン抽出装置130は、そのレイヤ内のその形状表現(例えば1組の長方形のフィーチャ)から金属ポリ接点を識別し、この1組の金属ポリ接点の相対的な位置の表現を含む特徴的なパターンファイルを生成する。これらの相対的な位置は、各幾何学的オブジェクトの原点(幾何学的中心)として、この実施形態において生成される。所定の物理的フィーチャの原点の使用は、(例えば、製造性考慮設計(DFM)または光近接効果補正(OPC)調整の一部としての)これらの特徴のサイズおよび形状の調整が、一般的には、これらの特徴の相対的な原点に大きく影響することはない、という利点を有する。この実施形態は1組の金属ポリ接点の相対的な位置を重視するものであるが、他の実施形態においては、代替的に(または追加的に)、別のレイヤ、例えば拡散レイヤまたは金属レイヤからフィーチャを取ってもよい代替的に(または追加的に)、ビア等のレイヤ間の貫通接続(through−connection)を使用してもよい。
パターン抽出装置130は、どのようにパターン抽出を実行すべきかを決定する、抽出ルール160を参照して機能する。例示的な抽出ルールは、パターン抽出装置が特徴的なパターンファイルに転換する金属ポリ接点の数の制約である。例えば金属ポリ接点の数が所定の制限を超える場合、パターン抽出装置は、所定のルールに従っていくつかの金属ポリ接点を無視することを選択してもよい、または、代替的に、この特定の独占所有権を有する回路配置は、特徴的なパターンファイルを生成するために適していないものとして拒否されてもよい。このため、例えば、これらが有する金属ポリ接点の数により、後での識別に特に適していると思われるIPライブラリから特定の独占所有権を有する回路配置を選択するために抽出ルールを使用できる。
別の例示的な抽出ルールは、金属ポリ接点の数が所定の下限に達しない場合に、パターン抽出装置に、拡散接点を追加的に抽出させる。拡散接点を追加的に含むことにより、生成された特徴的なパターンファイルがこの特定の独占所有権を有する回路配置の使用の識別により信頼性が高くなるように、抽出された接点の合計数(つまり1組の所定の物理的フィーチャ内の要素の数)を増加することができる。
(「ゴールデンパターン」としても公知の)生成された特徴的なパターンファイルが、ゴールデンパターンデータベース170内の特徴的なパターンファイルを格納する格納エンジン140に受け渡される。一般的には、抽出プロセスは、一度に1つのリーフセルを解析し、抽出ルール160に適合するものが存在する場合に特徴的なパターンを抽出する、IPライブラリ上において繰り返し実行される。
図3は、独占所有権を有する回路配置の使用が識別されるプロセスを概略的に示す。このプロセスは、一般的に、テープアウトから集積回路が製造される半導体製造工場または集積デバイス製造者(IDM)において行われる。ここで、(この例ではGDSIIフォーマットによる)テープアウトは、製造された回路を表す。このGDSIIテープアウトは、汎用コンピュータによって具現化されるパターン比較装置210への入力を形成する。パターン比較装置210は、ストリーム解析装置220、テストパターン抽出装置230およびスキャナ240を含む。このため、この実施形態モジュール220、230および240はソフトウェアモジュールとして提供されるが、別の実施形態においては、これらのモジュールは、ハードウェアユニットとして提供されてもよいことがわかる。ストリーム解析装置220は、GDSIIテープアウトを入力し、これをテストパターン抽出装置230によってテストパターンを抽出できるフォーマットに変換する。このため、ストリーム解析装置220はストリーム解析装置120と同様に動作し、さらに、製品情報、半導体製造工場情報、プロセス情報およびレイヤ情報を含むテープアウト内の追加的な情報を使用する。例えば、ストリーム解析装置220は、金属ポリ接点が配設されると考えられる特定のレイヤに関する情報を解析するのみでもよい。
この例において、テストパターン抽出装置230は、回路の特定のレイヤ内の接点を識別し、その位置を抽出する点において、図2のパターン抽出装置130と同様に動作する。ここで、金属ポリ接点および拡散接点の両方を含む全ての接点が抽出される。特に、テストパターン抽出装置230は、接点の相対的な原点を抽出する。次いで、この1組の位置が、このテストパターンを、ゴールデンパターンデータベース170(図2)に格納された各ターゲットゴールデンパターンと比較するスキャナ240に受け渡される。こうすることにより、スキャナ240は、ターゲットゴールデンパターンのいずれかが抽出されたテストパターンにおいて見つかったかどうかを示すパターン一致レポートを生成する。
次に、スキャナ240の動作について、図4に図示された流れ図を参照して記載する。ステップ300において流れが開始し、ステップ310において、抽出されたテストパターンがスキャナ240に入力される。ステップ320において、変数Tがゼロに設定され、ステップ330において、ターゲットパターンTがゴールデンパターンデータベース170から取得される。ステップ340において、変数iがゼロに設定され、ステップ350において、ターゲットパターンの第1のポイントが第1の抽出されたテストパターンポイントと整列される。次いで、ステップ360において、ターゲットパターンのi番目のポイントと一致するかどうかがチェックされる。ターゲットパターンの第1の(0番目の)ポイントはステップ350においてテストパターンのポイントと整列するため、この第1の反復について常に一致が見られる。ステップ370において、変数iは、1つずつ増分される。ステップ380において、iがこの時imax(imaxは現在のターゲットパターンのポイントの合計数である)を超えるかがチェックされる。iがimaxを超えない場合、流れはステップ360に戻り、反復プロセスは継続して、i番目のポイントについて一致をチェックする、つまり、抽出されたテストパターンのポイントと一致するかを確認するために、ターゲットパターンの各ポイントを循環する。結果として、所定の許容値内に一致する2つのポイントの位置から、ターゲットパターンのポイントと抽出されたテストパターン(ステップ360)との間の明確な一致がもたらされることに留意されたい。この許容値は、厳しすぎず(誤って該当しないものとすることが多すぎる)緩すぎず(誤って該当するものとすることが多すぎる)となるように、システム管理者によって選択される。この実施形態では、所定の許容値は、誤って該当するものとする識別が生じないように、また、テスト中の回路内の所与の独占所有権を有する回路配置の全体で6σの識別の信頼レベルが達成できるように、設定される。
いずれかの段階において、一致が存在しない場合、流れは反復ループを出て、ステップ390に進み、ここで、一対のポイントと一致しようとするために、テストパターンにおいてターゲットパターンがパンされる、つまり、ターゲットパターンの第1のポイントをテストパターンの新しいポイントと整列させようとする。このパンは、抽出されたテストパターンがターゲットパターンよりも大きい面積を包含する場合に必要である。パンは、(複数回参照する単一のインスタンスに生じるのではなく)回路配置の所与のインスタンスがテープアウトにおいて複数回表されるように、テープアウトが「平坦化された(flattened)」、つまり階層的メモリ節約構造が、少なくとも部分的に放棄される場合に、特に必要かもしれない。より簡単なシナリオでは、ターゲットパターンをパンする必要はなくてもよく、ステップ390およびステップ400は効率を考えて無視されて、ステップ410へと直接通過してもよい。
パンによってかかる整列(つまり一対の組み合わせ)が可能である場合、流れはステップ400からステップ340に戻り、ここで、変数iはゼロに再設定される。新しい第1のポイントの一対がステップ350において互いに整列され、ステップ360、370および380の反復する一致プロセスが継続する。しかしながら、新しい一対の接点が不可能である場合、ステップ400において、流れはステップ410に進み、ここで、変数Tは1だけ増分される。ステップ420において、Tがこの時Tmax(つまりゴールデンパターンデータベース内のターゲットパターンの合計数)を超えるかどうかがテストされる。TがTmaxを超えない場合、ステップ430において、スキャナ240は、一致するターゲットパターンが見つからないことを示す、パターン一致レポート250を生成する。ステップ440において、より多くのテストパターンをスキャンする必要がある場合に、次の抽出されたテストパターンを入力するために、流れはステップ310に戻る。一方で、全てのテストパターンがスキャンされる場合、流れは、ステップ450において終了する。
再びステップ380に戻って、iがimaxを超える場合、流れはステップ460に進み、ここで、スキャナ240は、一致するターゲットパターンが見つかったことを示すパターン一致レポート250を生成する。ステップ465において、Tは、1だけ増分し、ステップ470において、Tがこの時Tmax(つまりゴールデンパターンデータベース内のターゲットパターンの合計数)を超えるかどうかテストされる。超える場合には、ステップ480において、より多くのテストパターンをスキャンする必要があるかどうかチェックされる。スキャンすべきより多くのテストパターンが存在する場合、流れは、次の抽出されたテストパターンを入力するためにステップ310に戻る。一方で、全てのテストパターンがスキャンされる場合、流れは、ステップ450において終了する。ステップ470においてTがTmaxを超えないと判断される場合、流れは、ステップ490を介して進み、ここで、スキャンを継続すべきかどうか決定される、つまり、これらのターゲットパターンのうちの1つと一致することが既にわかっているにもかかわらず、この抽出されたテストパターンが、データベース内の他のターゲットパターンに対してテストを継続すべきかどうかが決定される。スキャンを継続すべきである場合、流れはステップ330に進む。スキャンを継続すべきでない場合、流れはステップ310に戻り、新しい抽出されたテストパターンがスキャンのために入力される。
図5は、上記の技術および特に、図2の特徴的なパターンファイル生成装置110および図3のパターン比較装置210を実行するために使用してもよいタイプの汎用コンピュータ500を概略的に示す。汎用コンピュータ500は、全て共通のバス522を介して接続された、中央処理装置502、ランダムアクセスメモリ504、読み込み専用メモリ506、ネットワークインターフェースカード508、ハードディスクドライブ510、ディスプレイドライバ512およびモニタ514ならびにキーボード518およびマウス520を有するユーザ入力出力回路516を含む。動作時において、中央処理装置502は、ランダムアクセスメモリ504、読み込み専用メモリ506およびハードディスクドライブ510のうちの1つ以上に格納されてもよい、またはネットワークインターフェースカード508を介して動的にダウンロードされてもよいコンピュータプログラム命令を実行する。実行された処理の結果を、ディスプレイドライバ512およびモニタ514を介してユーザに表示してもよい。汎用コンピュータ500の動作を制御するためのユーザ入力を、キーボード518またはマウス520からユーザ入力出力回路516を介して受信してもよい。コンピュータプログラムを、種々の異なるコンピュータ言語で書き込むことができることが理解されるであろう。コンピュータプログラムを、記録媒体に格納および分散してもよく、汎用コンピュータ500に動的にダウンロードしてもよい。適正なコンピュータプログラムの制御下において動作する場合に、汎用コンピュータ500は、上記の技術を実行でき、上記の技術を実行するための装置を形成すると考えることができる。特に、汎用コンピュータ500は、図2の特徴的なパターンファイル生成装置110および図3のパターン比較装置210の両方のタスクを実行できる。汎用コンピュータ500のアーキテクチャは非常に多様である可能性があり、図5は一例にすぎない。
あるいは、上記の技術はより分散的な様式で実装されてもよく、図5に図示された汎用コンピュータ500は、個別の物理的デバイスにおいて実装される構成要素を含むインフラストラクチャによって拡張および/または置換されてもよく、個別の物理的デバイスは、これらの技術の実行に必要な処理を共有する。かかる個別の物理的デバイスは、互いに物理的に近接していてもよい、または全く異なる物理的位置に配置されていてもよい。いくつかの構成において、かかるインフラストラクチャは、「クラウドコンピューティング」配設と称される。
従って、要約すると、本発明の技術に従い、独占所有権を有する回路配置の使用を識別するための方法、装置およびプログラムが提供される。回路の配置の表現が入力され、回路の1組の所定の物理的フィーチャの位置が識別される。次いで、この1組の位置は、以前に生成された特徴的なパターンファイルと比較され、特徴的なパターンファイルは、独占所有権を有する回路配置内の1組の所定の物理的フィーチャの相対的な位置の表現を含む。1組の位置が特徴的なパターンファイルの相対的な位置と一致する場合、独占所有権を有する回路配置の使用が見つかったことを示す出力が生成される。
このため、回路の物理的フィーチャを参照するだけで、追加的なタグまたはウォーターマーキング情報を参照せずに、独占所有権を有する回路配置の使用を見つけ出すことができる。
本明細書において本発明の特定の実施形態を記載したが、本発明はこれに制限されず、本発明の範囲内において多くの修正および追加を行ってもよいことが明らかである。例えば、以下に記載の従属請求項の特徴の種々の組み合わせを、本発明の範囲から逸脱せずに、独立請求項の特徴と共に実行することができる。
10 独占所有権を有する回路配置
20 1組の金属ポリ接点位置
100 IPライブラリ
110 パターンファイル生成装置
120 ストリーム解析装置
130 パターン抽出装置
140 格納エンジン
150 テープアウト情報
160 抽出ルール
170 ゴールデンパターンデータベース
210 パターン比較装置
220 ストリーム解析装置
230 テストパターン抽出装置
240 スキャナ

Claims (39)

  1. 独占所有権を有する回路配置の使用を識別するために使用される特徴的なパターンファイルを生成する方法であって、前記方法は、
    前記独占所有権を有する回路配置の表現を含む配置データベースファイルを入力するステップと、
    前記配置データベースファイルから前記独占所有権を有する回路配置の1組の所定の物理的フィーチャの相対的な位置を抽出するステップと、
    前記独占所有権を有する回路配置の前記1組の所定の物理的フィーチャの前記相対的な位置の表現を含む前記特徴的なパターンファイルを生成するステップと、を含む、方法。
  2. 前記抽出するステップは、
    前記1組の所定の物理的フィーチャを示す要素を識別するために前記配置データベースファイルを解析することと、
    前記要素から前記1組の所定の物理的フィーチャの前記相対的な位置を見つけ出すことと、を含む、請求項1に記載の方法。
  3. 前記要素は、前記所定の物理的フィーチャを表す幾何学的形状を備える、請求項2に記載の方法。
  4. 第1のタイプの所定の物理的フィーチャのカウントが抽出ルールによって定義された所定の下限未満である場合、少なくとも第2のタイプの所定の物理的フィーチャは、前記1組の所定の物理的フィーチャに含まれる、請求項1に記載の方法。
  5. 前記配置データベースファイルは、複数の独占所有権を有する回路配置の配置表現を含む、請求項1に記載の方法。
  6. 前記抽出するステップは、抽出ルールに従って前記複数の独占所有権を有する回路配置の中から前記独占所有権を有する回路配置を選択することを含む、請求項5に記載の方法。
  7. 前記抽出ルールは、前記独占所有権を有する回路配置内の前記所定の物理的フィーチャのカウントの制約を含む、請求項6に記載の方法。
  8. 前記解析するステップは、追加的な情報を参照して実行され、前記追加的な情報は、製品情報、半導体製造工場情報、プロセス情報、およびレイヤ情報のうちの少なくとも1つを含む、請求項2に記載の方法。
  9. 前記追加的な情報は、テープアウト情報内に含まれる、請求項8に記載の方法。
  10. 前記1組の所定の物理的フィーチャは、前記独占所有権を有する回路配置の所定のレイヤに配置される、請求項1に記載の方法。
  11. 前記抽出するステップは、所定の1組の抽出ルールを参照して実行される、請求項1に記載の方法。
  12. 前記抽出するステップは、前記1組の所定の物理的フィーチャとして前記所定の物理的フィーチャのサブセットを選択することを含む、請求項1に記載の方法。
  13. 前記配置データベースファイルは、少なくとも1つのGDS−IIファイルを含む、請求項1に記載の方法。
  14. 前記配置データベースファイルは、OASISファイル、GERBERファイル、およびDXFファイルのうちの少なくとも1つを含む、請求項1に記載の方法。
  15. 前記1組の所定の物理的フィーチャは、前記独占所有権を有する回路配置の1組の接点を含む、請求項1に記載の方法。
  16. 前記接点は金属ポリ接点である、請求項15に記載の方法。
  17. 前記第1のタイプの所定の物理的フィーチャは金属ポリ接点を含み、前記第2のタイプの所定の物理的フィーチャは拡散接点を含む、請求項4に記載の方法。
  18. 前記1組の所定の物理的フィーチャは、
    拡散レイヤ内のフィーチャ、
    金属レイヤ内のフィーチャ、
    ビア(vias)、ならびに/または
    トランジスタ位置および/もしくはサイズから選択される、前記独占所有権を有する回路配置のフィーチャを含む、請求項1に記載の方法。
  19. 前記独占所有権を有する回路配置の前記1組の所定の物理的フィーチャの前記相対的な位置は、前記1組の所定の物理的フィーチャの相対的な原点によって定義される、請求項1に記載の方法。
  20. 前記1組の所定の物理的フィーチャは、前記独占所有権を有する回路配置の回路構成要素を含む、請求項1に記載の方法。
  21. 独占所有権を有する回路配置の使用を識別する方法であって、
    回路の配置の表現を入力するステップと、
    前記表現から前記回路の所定の物理的フィーチャの試験的な1組の位置を識別するステップと、
    前記位置を、以前に生成された特徴的なパターンファイルと比較するステップであって、前記特徴的なパターンファイルは、前記独占所有権を有する回路配置内の所定の物理的フィーチャの特徴的な1組の相対的な位置の表現を含む、ステップと、
    前記比較するステップの結果を示す出力を生成するステップと、を含む、方法。
  22. 前記識別するステップは、
    所定の物理的フィーチャの前記試験的な1組を示す要素を識別するために、前記表現を解析することと、
    前記要素から所定の物理的フィーチャの前記試験的な1組の前記位置を見つけ出すことと、を含む、請求項21に記載の方法。
  23. 前記要素は、所定の物理的フィーチャの前記試験的な1組を表す幾何学的形状を備える、請求項22に記載の方法。
  24. 前記比較するステップは、所定の物理的フィーチャの前記特徴的な1組との一致を検索するために、所定の物理的フィーチャの前記試験的な1組の前記位置にわたってパンすることを含む、請求項21に記載の方法。
  25. 前記解析するステップは、前記表現に含まれる追加的な情報を参照して実行され、前記追加的な情報は、製品情報、半導体製造工場情報、プロセス情報、およびレイヤ情報のうちの少なくとも1つを含む、請求項22に記載の方法。
  26. 前記1組の所定の物理的フィーチャは、前記回路の所定のレイヤに配置される、請求項25に記載の方法。
  27. 前記回路の前記配置の前記表現は、GDSIIテープアウトを含む、請求項21に記載の方法。
  28. 前記回路の前記配置の前記表現は、OASISファイル、GERBERファイル、およびDXFファイルのうちの少なくとも1つを含む、請求項21に記載の方法。
  29. 所定の物理的フィーチャの前記試験的な1組は、前記回路の1組の接点を含む、請求項21に記載の方法。
  30. 前記接点は金属ポリ接点である、請求項29に記載の方法。
  31. 所定の物理的フィーチャの前記試験的な1組は、
    拡散レイヤ内のフィーチャ、
    金属レイヤ内のフィーチャ、
    ビア、ならびに/または
    トランジスタ位置および/もしくはサイズから選択される前記回路のフィーチャを含む、請求項21に記載の方法。
  32. 前記回路の所定の物理的フィーチャの前記試験的な1組の前記位置は、前記1組の所定の物理的フィーチャの相対的な原点によって定義される、請求項21に記載の方法。
  33. 所定の物理的フィーチャの前記試験的な1組は、前記回路の回路構成要素を含む、請求項21に記載の方法。
  34. 独占所有権を有する回路配置の使用を識別するために使用される特徴的なパターンファイルを生成するためのデータ処理装置であって、前記データ処理装置は、
    前記独占所有権を有する回路配置の表現を含む配置データベースファイルを入力するように構成される入力回路と、
    前記配置データベースファイルから、前記独占所有権を有する回路配置の1組の所定の物理的フィーチャの相対的な位置を抽出するように構成される抽出回路と、
    前記独占所有権を有する回路配置の前記1組の所定の物理的フィーチャの前記相対的な位置の表現を含む、前記特徴的なパターンファイルを生成するように構成される生成回路と、を備える、データ処理装置。
  35. 独占所有権を有する回路配置の使用を識別するように使用される特徴的なパターンファイルを生成するためのデータ処理装置であって、前記データ処理装置は、
    前記独占所有権を有する回路配置の表現を含む配置データベースファイルを入力するための入力手段と、
    前記配置データベースファイルから前記独占所有権を有する回路配置の1組の所定の物理的フィーチャの相対的な位置を抽出するための抽出手段と、
    前記独占所有権を有する回路配置の前記1組の所定の物理的フィーチャの前記相対的な位置の表現を含む、前記特徴的なパターンファイルを生成するための生成手段と、を備える、データ処理装置。
  36. 実行されると、コンピュータに、請求項1に記載の方法を実行させるコンピュータプログラムを格納する、コンピュータ可読格納媒体。
  37. 独占所有権を有する回路配置の使用を識別するためのデータ処理装置であって、前記データ処理装置は、
    回路の配置の表現を入力するように構成される入力回路と、
    前記表現から前記回路の所定の物理的フィーチャの試験的な1組の位置を識別するように構成される識別回路と、
    前記位置を、以前に生成された特徴的なパターンファイルと比較するように構成される比較回路であって、前記特徴的なパターンファイルは、前記独占所有権を有する回路配置内の所定の物理的フィーチャの特徴的な1組の相対的な位置の表現を含む、比較回路と、
    前記比較するステップの結果を示す出力を生成するように構成される生成回路と、を備える、データ処理装置。
  38. 独占所有権を有する回路配置の使用を識別するためのデータ処理装置であって、前記データ処理装置は、
    回路の配置の表現を入力するための入力手段と、
    前記表現から前記回路の所定の物理的フィーチャの試験的な1組の位置を識別するための識別手段と、
    前記位置を、以前に生成された特徴的なパターンファイルと比較するための比較手段であって、前記特徴的なパターンファイルは、前記独占所有権を有する回路配置内の所定の物理的フィーチャの特徴的な1組の相対的な位置の表現を含む、比較手段と、
    前記比較するステップの結果を示す出力を生成するための生成手段と、を備える、データ処理装置。
  39. 実行されると、コンピュータに請求項21に記載の方法を実行させるコンピュータプログラムを格納する、コンピュータ可読格納媒体。
JP2012505215A 2009-04-17 2009-12-09 独占所有権を有する回路配置の識別 Active JP5404910B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/385,765 2009-04-17
US12/385,765 US8397193B2 (en) 2009-04-17 2009-04-17 Proprietary circuit layout identification
PCT/GB2009/002851 WO2010119234A1 (en) 2009-04-17 2009-12-09 Proprietary circuit layout identification

Publications (2)

Publication Number Publication Date
JP2012524315A true JP2012524315A (ja) 2012-10-11
JP5404910B2 JP5404910B2 (ja) 2014-02-05

Family

ID=42077797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012505215A Active JP5404910B2 (ja) 2009-04-17 2009-12-09 独占所有権を有する回路配置の識別

Country Status (6)

Country Link
US (2) US8397193B2 (ja)
JP (1) JP5404910B2 (ja)
KR (1) KR101649852B1 (ja)
CN (1) CN102395971B (ja)
SG (1) SG175063A1 (ja)
WO (1) WO2010119234A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140258156A1 (en) * 2013-03-05 2014-09-11 Achilleas Tziazas System and method to authenticate integrated circuits
US9811626B2 (en) 2014-09-18 2017-11-07 Samsung Electronics Co., Ltd. Method of designing layout of semiconductor device
US9704862B2 (en) 2014-09-18 2017-07-11 Samsung Electronics Co., Ltd. Semiconductor devices and methods for manufacturing the same
US10026661B2 (en) 2014-09-18 2018-07-17 Samsung Electronics Co., Ltd. Semiconductor device for testing large number of devices and composing method and test method thereof
US10095825B2 (en) 2014-09-18 2018-10-09 Samsung Electronics Co., Ltd. Computer based system for verifying layout of semiconductor device and layout verify method thereof
US9767248B2 (en) 2014-09-18 2017-09-19 Samsung Electronics, Co., Ltd. Semiconductor having cross coupled structure and layout verification method thereof
US10267853B2 (en) * 2015-12-18 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. System and method to diagnose integrated circuit
US10909302B1 (en) * 2019-09-12 2021-02-02 Cadence Design Systems, Inc. Method, system, and computer program product for characterizing electronic designs with electronic design simplification techniques

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1091788A (ja) * 1996-09-19 1998-04-10 Dainippon Screen Mfg Co Ltd パターン位置合わせ装置およびパターン位置合わせ方法
US20060045325A1 (en) * 2004-08-31 2006-03-02 Semiconductor Insights Inc. Method of design analysis of existing integrated circuits
US20070006109A1 (en) * 2005-06-30 2007-01-04 Texas Instruments Incorporated Method and system for correcting signal integrity crosstalk violations
US20070240086A1 (en) * 2006-03-31 2007-10-11 Synopsys, Inc. Range pattern definition of susceptibility of layout regions to fabrication issues
US20080109773A1 (en) * 2006-11-02 2008-05-08 Daniel Douriet Analyzing Impedance Discontinuities In A Printed Circuit Board
US20080244483A1 (en) * 2007-03-30 2008-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design usage and sanity verification

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086477A (en) 1990-08-07 1992-02-04 Northwest Technology Corp. Automated system for extracting design and layout information from an integrated circuit
JPH04178772A (ja) 1990-11-13 1992-06-25 Toshiba Corp 回路設計支援システムおよび回路設計支援方法
US5875112A (en) 1996-03-20 1999-02-23 Altera Corporation Methods for implementing circuit designs in physical circuits
JP4178772B2 (ja) 2001-08-10 2008-11-12 日本ゼオン株式会社 ロッド保持用緩衝部材およびロッド輸送用コンテナ
US7028276B2 (en) 2003-09-10 2006-04-11 Lsi Logic Corporation First time silicon and proto test cell notification
US7523429B2 (en) 2004-02-20 2009-04-21 Takumi Technology Corporation System for designing integrated circuits with enhanced manufacturability
US7418693B1 (en) * 2004-08-18 2008-08-26 Cadence Design Systems, Inc. System and method for analysis and transformation of layouts using situations
US7555736B2 (en) * 2005-06-14 2009-06-30 Cadence Design Systems, Inc. Method and system for using pattern matching to process an integrated circuit design
JP2007128383A (ja) 2005-11-07 2007-05-24 Toyota Motor Corp 類似回路検索装置およびその方法
US7584450B2 (en) 2006-02-17 2009-09-01 Synopsys, Inc. Method and apparatus for using a database to quickly identify and correct a manufacturing problem area in a layout
US8516418B2 (en) 2006-06-30 2013-08-20 Oracle America, Inc. Application of a relational database in integrated circuit design
JP4997849B2 (ja) * 2006-07-04 2012-08-08 富士通セミコンダクター株式会社 半導体装置の検証システム
DE102006037162B4 (de) * 2006-08-01 2008-08-21 Qimonda Ag Verfahren und Vorrichtung und deren Verwendung zur Prüfung des Layouts einer elektronischen Schaltung
JP2008269242A (ja) * 2007-04-19 2008-11-06 Nec Electronics Corp レイアウトデータのデータ構造及びレイアウト検証プログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1091788A (ja) * 1996-09-19 1998-04-10 Dainippon Screen Mfg Co Ltd パターン位置合わせ装置およびパターン位置合わせ方法
US20060045325A1 (en) * 2004-08-31 2006-03-02 Semiconductor Insights Inc. Method of design analysis of existing integrated circuits
US20070006109A1 (en) * 2005-06-30 2007-01-04 Texas Instruments Incorporated Method and system for correcting signal integrity crosstalk violations
US20070240086A1 (en) * 2006-03-31 2007-10-11 Synopsys, Inc. Range pattern definition of susceptibility of layout regions to fabrication issues
US20080109773A1 (en) * 2006-11-02 2008-05-08 Daniel Douriet Analyzing Impedance Discontinuities In A Printed Circuit Board
US20080244483A1 (en) * 2007-03-30 2008-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design usage and sanity verification

Also Published As

Publication number Publication date
SG175063A1 (en) 2011-11-28
WO2010119234A1 (en) 2010-10-21
US8881078B2 (en) 2014-11-04
US20100269073A1 (en) 2010-10-21
CN102395971A (zh) 2012-03-28
US8397193B2 (en) 2013-03-12
US20130246984A1 (en) 2013-09-19
KR20120012803A (ko) 2012-02-10
KR101649852B1 (ko) 2016-08-22
CN102395971B (zh) 2014-02-19
JP5404910B2 (ja) 2014-02-05

Similar Documents

Publication Publication Date Title
JP5404910B2 (ja) 独占所有権を有する回路配置の識別
Gao et al. Android malware detection via graphlet sampling
KR101631242B1 (ko) 잠재 디리클레 할당을 이용한 악성 트래픽의 시그니처의 자동화된 식별 방법 및 장치
JP2010002370A (ja) パターン抽出プログラム、方法及び装置
US20150279070A1 (en) Automatically Fixing Inaccessible Widgets During Mobile Application Execution
KR20120071834A (ko) 악성코드 그룹 및 변종 자동 관리 시스템
CN108664471A (zh) 文字识别纠错方法、装置、设备及计算机可读存储介质
JP2009129127A (ja) プログラムの不変物抽出処理プログラム,処理装置,および処理方法,ならびに該プログラムを記憶する記憶媒体
JP7119096B2 (ja) ライセンス検証装置
US20130198712A1 (en) Canonical Signature Generation For Layout Design Data
JP6523799B2 (ja) 情報分析システム、情報分析方法
US20220121665A1 (en) Computerized Methods and Systems for Selecting a View of Query Results
Hoang Khoa et al. Detect Android malware by using deep learning: experiment and evaluation
JP7315023B2 (ja) ルール生成装置およびルール生成プログラム
US10984164B1 (en) Method, system, and product for generating and maintaining a physical design for an electronic circuit having sync group constraints for design rule checking
Peng et al. ACTS: extracting android app topological signature through graphlet sampling
CN113868997A (zh) 基于与缺陷相关联的计算机辅助设计标识符来分割缺陷
Xiaolin et al. Research on malicious code homology analysis method based on texture fingerprint clustering
Jeon et al. Layout pattern risk assessment in advanced technology node: methodology for pattern clustering and classification
Shao et al. A static semantic model for trusted forensics using OCL
JP7210917B2 (ja) 検証情報生成装置、検証情報生成方法、及び検証情報生成プログラム
Dey et al. Layout pattern analysis using the Voronoi diagram of line segments
CN117834184A (zh) 一种互联网恶意实体的检测方法与存储介质
Kumari et al. A Dataset on Digital Image Forgery Detection
JP6064881B2 (ja) 設定支援プログラム、設定支援装置および設定支援方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131029

R150 Certificate of patent or registration of utility model

Ref document number: 5404910

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250