KR101649852B1 - 독점 회로 레이아웃 식별 - Google Patents

독점 회로 레이아웃 식별 Download PDF

Info

Publication number
KR101649852B1
KR101649852B1 KR1020117025453A KR20117025453A KR101649852B1 KR 101649852 B1 KR101649852 B1 KR 101649852B1 KR 1020117025453 A KR1020117025453 A KR 1020117025453A KR 20117025453 A KR20117025453 A KR 20117025453A KR 101649852 B1 KR101649852 B1 KR 101649852B1
Authority
KR
South Korea
Prior art keywords
circuit
predetermined physical
layout
predetermined
characteristic
Prior art date
Application number
KR1020117025453A
Other languages
English (en)
Other versions
KR20120012803A (ko
Inventor
알버트 리 밍 팅
순피아오 수
Original Assignee
에이알엠 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이알엠 리미티드 filed Critical 에이알엠 리미티드
Publication of KR20120012803A publication Critical patent/KR20120012803A/ko
Application granted granted Critical
Publication of KR101649852B1 publication Critical patent/KR101649852B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

독점 회로 레이아웃의 사용을 식별하기 위한 방법을 제공하다. 회로의 레이아웃의 표시를 입력하고, 회로의 소정의 물리적 특징의 한 세트의 위치를 식별한다. 그 후에 이 위치의 세트를, 이전에 생성된 특성 패턴 파일과 비교하고, 이 특성 패턴 파일은 독점 회로 레이아웃에서의 이들 소정의 물리적 특징의 한 세트의 상대적 위치의 표시를 포함한다. 이 위치의 세트가 특성 패턴 파일의 상대적 위치와 매치하면, 독점 회로 디자인의 사용을 발견했다는 것을 나타내는 출력을 발생한다.

Description

독점 회로 레이아웃 식별{PROPRIETARY CIRCUIT LAYOUT IDENTIFICATION}
본 발명은 독점 회로 레이아웃에 관한 것이다. 특히, 본 발명은 독점 회로 레이아웃의 사용의 식별에 관한 것이다.
독점 회로 레이아웃의 소유자는 그러한 독점 회로 레이아웃을 포함한 회로를 디자인, 제조 및/또는 사용하도록 선택한 사람들로부터 로얄티 지불을 징수하기 원한다. 그렇지만, 대부분의 제조자들 및 최종 사용자들은 로얄티 지불을 이들 독점 회로 레이아웃의 사용에 해당하는 소유자에게 상당히 행할 것이고, 현대의 회로 설계의 복잡성은, 특별한 독점 회로 레이아웃의 사용을 추적하는 어려움으로 인해, 일부 로얄티 지불이 징수되지 않는다는 것을 의미할 수도 있다.
이 때문에, 이들 독점 회로 레이아웃의 사용을 식별하는 것을 찾기 위해서, 독점 회로 레이아웃 소유자가 나중에 1개 이상의 독점 회로 레이아웃을 포함에 따라 주어진 회로를 쉽게 식별할 수 있는 그들 레이아웃 회로에 정보를 부가하는 것이 알려져 있다. 예를 들면, IP 라이브러리(library)의 형태의 회로 레이아웃을 발행하는 회로 설계자는 독점 회로 레이아웃의 사용을 식별하기 위해서 회로 제조 공정 중의 나중 단계에서 태깅(tagging) 데이터를 삽입한 것을 식별하는 기술에 의존해서, 그 IP 라이브러리에 보유된 회로 레이아웃 내부에 태깅 데이터를 삽입해도 된다. 그러한 기술은 문헌 "Virtual Component Identification Physical Tagging Standard 1.3.0 (retrievable from http://www.vsi.org/docs/IPP_Tagging_Std%201.sub._30.pdf)에 기재되어 있다. 그렇지만, 이 기술의 중대한 단점은 최종 사용자, 제조 공장 또는 집적장치 제조자(IDM:Integrated Device Manufacturer)가 이 태깅 데이터를 부주의하게 제거할 수 있고, 또는 심지어 의도적으로 그것을 제거할 수도 있기 때문에, 그 후에 이 방법에 의한 독점 회로 레이아웃의 식별이 불가능하다는 점이다.
태깅 정보를 삽입하기 위한 또 다른 기술은 문헌 "VLSI Implementation of Online Digital Watermarking Technique with Difference Encoding for 8-Bit Gray Scale Images", Garimella et al., VLSID pp. 283, 16th International Conference on VLSI Design, 2003-1063-9667/03 IEEE에 기재된 것과 같은 "워터마킹(watermarking)"이다. 이것은 그 디지털 콘텐츠의 소유자를 식별하기 위해서 독점 디지털 콘텐츠에 정보를 추가하는 방법에 대해서 기술한다.
그러한 모든 종래기술은 동일한 기본적인 단점이 있기 때문에, 태깅 데이터 또는 워터마크는 제1의 장소에 추가되지 않아야 하지만, 뜻하지 않게 또는 의도적으로 여전히 제거될 수 있고, 회로 설계자는 로얄티 목적을 위한 독점 회로 레이아웃의 사용을 추적하는 능력을 잃는다.
따라서, 독점 회로 레이아웃의 사용을 식별하기 위한 향상된 기술을 제공하는 것이 바람직하다.
일 국면에서 보면, 본 발명은 독점 회로 레이아웃의 사용을 식별하기 위해 이용되는 특성 패턴 파일을 생성하는 방법을 제공하는 데에, 이 방법은 상기 독점 회로 레이아웃의 표시(representation)를 포함하는 레이아웃 데이터베이스 파일을 입력하는 단계와, 상기 레이아웃 데이터베이스 파일로부터 상기 독점 회로 레이아웃의 소정의 물리적인 특징의 한 세트의 상대적 위치를 추출하는 단계와, 상기 독점 회로 레이아웃의 상기 소정의 물리적 특징의 세트의 상기 상대적 위치의 표시를 포함하는 상기 특성 패턴 파일을 생성하는 단계를 포함한다.
본 발명의 발명자들은 독점 회로 레이아웃의 사용의 식별을, 그 독점 회로 레이아웃에 추가 정보를 삽입 또는 부가할 필요없이, 행할 수 있다는 것을 실현했다. 특히, 본 발명의 발명자들은 그 독점 회로 레이아웃의 소정의 물리적 특징의 한 세트의 상대적 위치를 참조해서, 높은 레벨의 확실성으로 독점 회로 레이아웃을 식별할 수 있다는 것을 실현했다.
또한, 발명자들은 독점 회로 레이아웃의 표시를 포함하는 레이아웃 데이터베이스 파일(예를 들면 'IP 라이브러리')로부터 이 소정의 물리적 특징의 세트의 상대적 위치를 식별하는 것이 가능하다는 것을 실현했다. 여기서, "상대적 위치(relative locations)"란 단지 서로 대해서 정의되는 한 세트의 좌표뿐만 아니라 절대적 위치(예를 들면, 특정된 좌표계에 있어서의 한 세트의 정의된 좌표)를 포함한다는 것을 이해해야 한다. 이렇게 함으로써, 이들 상대적 위치의 표시를 포함하는 특성 패턴 파일을, 나중에 독점 회로 레이아웃의 사용을 식별할 때 사용하기 위해서 생성할 수 있다.
즉, 본 발명의 기술은 제거 가능한 워터마크 또는 태깅보다는 오히려, 회로의 물리적, 제거 불가능, 특성에 근거해서 독점 회로 레이아웃을 식별하려고 노력한다. 본 접근법의 2가지의 이점 중 하나는 어떤 회로 레이아웃의 변형도 필요로 하지 않는다(어떤 태깅 데이터도 추가하는 것을 필요로 하지 않는다)는 점이고, 다른 하나는 독점 회로 레이아웃의 식별이 회로의 기능을 타협하는 일없이 최종 사용자에 의해 제거 불가능한 회로 자체의 물리적 특성에 의존하는 점이다. 본 발명의 기술은, 이 식별이 회로의 고유의 구성소자들에 의존하고 특별한 추가된 태그 또는 워터마크에 의존하지 않기 때문에, 이들 기술이 먼저 실행되기도 전에 제조된 회로에 "호환가능한 백워드(backwards compatible)"라는 추가의 이점이 있다.
상대 위치를 추출할 수 있는 다수의 방식이 있다는 것을 인식할 것이다. 일 실시예에 있어서, 추출 공정은, 상기 소정의 물리적 특징의 세트를 나타내는 소자들을 식별하기 위해서 상기 레이아웃 데이터베이스 파일을 파싱(parsing)하는 것과; 상기 소정의 물리적 특징의 세트의 상기 상대적 위치를 상기 소자들로부터 판정하는 것을 포함한다. 레이아웃 데이터베이스 파일은 이들 소정의 물리적 특징을 식별하기 위해 필요한 것 이상으로 상당한 양의 정보를 잘 구비하므로, 상기 물리적 특징의 세트를 나타내는 소자들을 식별하기 위해서 레이아웃 데이터베이스 파일을 먼저 파싱하고, 그 후에 이들 소자들로부터 상기 소정의 물리적 특징의 세트의 상대적인 위치를 결정하는 것이 바람직하다.
소정의 물리적 특징의 식별을 허가하기 위해 선택된 소자들은 다양한 형태를 취할 수 있지만, 일 실시예에 있어서는, 기하 기반(geometrical basis)에 대해서 식별을 행하고, 소자들은 소정의 물리적 특징을 나타내는 기하학적인 형상을 갖는다.
주어진 타입의 소정의 물리적 특징은 본 발명의 식별 목적을 위해 충분히 매우 많은 세트를 제공할 것이다. 그렇지만 일 실시예에 있어서는, 제1 타입의 소정의 물리적 특징의 카운트(count)는 추출 룰에 의해 정의된 소정의 하한보다 적고, 적어도 제2 타입의 소정의 물리적 특징은 상기 소정의 물리적 특징의 세트에 포함되어 있다. 이와 같이, 적어도 한 개의 추가 타입의 소정의 물리적 특징을 포함하면, 그 세트의 개체군(population)이 증가해서, 이 세트를 이용한 다음의 식별을 더 신뢰할 수 있다.
레이아웃 데이터베이스 파일은 한 개의 독점 회로 레이아웃들의 표시만을 포함하지만, 이 실시예에 있어서는 레이아웃 데이터베이스 파일은 독점 회로 레이아웃의 라이브러리이므로 레이아웃 데이터베이스 파일은 복수의 독점 회로 레이아웃의 표시를 포함한다.
이와 같이 레이아웃 데이터베이스 파일이 복수의 독점 회로 레이아웃을 구비하면, 소정의 물리적 특징의 세트의 상대적 위치를 추출하기 위해서 특별한 독점 회로 레이아웃을 선택하는 것이 유리할 수 있고, 일 실시예에 있어서는, 추출 단계가 추출 룰에 의존해서 상기 복수의 독점 회로 레이아웃 중에서 상기 독점 회로 레이아웃을 선택하는 것을 포함한다.
이와 관련해서 다양한 추출 룰이 정의될 수 있지만, 하나의 바람직한 실시예에 있어서는, 추출 룰이 상기 독점 회로 레이아웃에 있어서의 상기 소정의 물리적 특징의 카운트에 대한 제한을 포함하고 있다는 것을 인식할 것이다. 주어진 독점 회로 레이아웃에 있어서의 소정의 물리적 특징의 카운트가 너무 낮으면, 결과적으로 추출되는 상대적 위치가 독점 회로 레이아웃의 사용의 너무 많은 거짓 긍정 식별의 위험을 무릅써야 한다는 것을 알아냈다. 한편, 주어진 독점 회로 레이아웃에서의 소정의 물리적 특징의 카운트가 너무 높으면, 이 근거로 사용 식별을 행하기 위해 필요한 계산 자원이 매력 없이 높다는 것을 알아냈다. 이들 2개의 한도 내에 있도록 이 카운트를 제한하는 추출 룰이 유리하다.
일 실시예에 있어서는, 상기 파싱 단계가 추가 정보를 참조해서 행해지고, 상기 추가 정보는 제품 정보, 제조공장 정보, 프로세스 정보 및 층 정보 중 적어도 하나를 포함한다. 이 추가 정보에 의해 파싱이 예를 들면 독점 회로 레이아웃의 주어진 층에 대해서 보다 중요한 목표하는 방식으로 행해지게 된다. 추가 정보는 다수의 소스로부터 얻어질 수 있지만, 일 실시예에 있어서는 추가 정보는 테이프아웃 정보 내에 포함되어 있다.
소정의 물리적 특징의 세트는 독점 회로 레이아웃 내에 다양한 방식으로 배열될 수 있지만, 일 실시예에 있어서는 소정의 물리적 특징의 세트는 상기 독점 회로 레이아웃의 소정의 층 내에 배치되어 있다. 이것에 의해 식별 프로세스를 유리하게 간소화한다.
일 실시예에 있어서는, 추출 단계는 소정의 추출 룰의 세트를 참조해서 행해진다. 이들 추출 룰은 추출이 행해지는 방식, 추출된 상대적 위치의 형식, 소정의 물리적 특징의 세트의 성질 등을 관리할 수도 있다.
독점 회로 레이아웃에서 식별되는 소정의 물리적 특징의 모든 예를 이용할 수 있지만, 일 실시예에 있어서는, 추출 스텝이 상기 물리적 특징의 세트로서 상기 소정의 물리적 특징의 서브세트를 선택하는 것을 포함하다.
레이아웃 데이터베이스 파일이 많은 서로 다른 형식을 가질 수 있다는 것을 인식할 것이다. 이 실시예에 있어서는, 상기 레이아웃 데이터베이스 파일은 적어도 한 개의 GDSII(Graphical Data System II format) 파일을 포함한다. 또 다른 실시예에 있어서는, 상기 레이아웃 데이터베이스 파일은 OASIS(Open Artwork System Interchange Standard format) 파일, GERBER 파일, 및 DXF 파일 중 적어도 하나를 포함한다.
다양한 서로 다른 물리적 특징의 다양성을 원칙적으로 이용할 수 있지만, 상기 소정의 물리적 특징의 세트가 상기 독점 회로 레이아웃의 콘택의 한 세트를 포함하는 것이 유리하다는 것을 알아냈다. 특히, 이들 콘택은 메탈 폴리 콘택인 경우에 유리한다. 그러한 특징들이 특성 패턴 파일을 생성할 때에 즉시 식별되고, 또 일반적으로 현재의 식별 목적을 위해 적합한 수치(numbers)를 발생하는 한 세트를 제공한다. 그렇지만, 제2 타입의 소정의 물리적 특징이 세트의 수치를 부가하기 위해서 요구되면, 일 실시예에 있어서는, 제1의 타입의 소정의 물리적 특징이 메탈 폴리 콘택을 포함하고, 제2의 타입의 소정의 물리적 특징이 디퓨전 콘택을 포함한다.
다른 예의 물리적 특징을 이용할 수 있다. 또 다른 실시예에 있어서는, 소정의 물리적 특징의 세트가 디퓨전층 내의 특징, 메탈층 내의 특징, 바이어스 및 트랜지스터 위치 및/또는 사이즈로부터 선택된 상기 독점 회로 레이아웃의 특징을 포함한다.
특성 패턴 파일의 생성 및 그 후의 조사 하에 있는 회로와의 비교를 간소화하기 위한 목적으로, 일 실시예에 있어서는, 상기 독점 회로 레이아웃의 상기 소정의 물리적 특징의 세트의 상대적인 위치가 상기 소정의 물리적 특징의 세트의 상대적 기점에 의해 정의된다.
소정의 물리적 특징의 세트는 원칙적으로 독점 회로 레이아웃의 어떤 물리적 특징일 수 있지만, 일 실시예에 있어서는, 상기 소정의 물리적 특징의 세트는 상기 독점 회로 레이아웃의 회로 구성소자들을 포함한다. 이것은, 회로 구성소자들이 본래 독점 회로 레이아웃의 기능에 고유한 것이므로, 그들의 제거(removal)는 그 기능을 떨어뜨릴 가능성이 있기 때문에, 특별히 영속성 있는 식별 방법이 된다.
제2의 국면에서 보면, 본 발명은, 독점 회로 레이아웃의 사용을 식별하는 방법을 제공하는데, 이 방법은 회로의 레이아웃의 표시를 입력하는 단계와, 상기 표시로부터 상기 회로의 소정의 물리적 특징의 테스트 세트의 위치를 식별하는 단계와, 상기 위치와 이전에 생성된 특성 패턴 파일 - 상기 특성 패턴 파일은 상기 독점 회로 레이아웃 내의 소정의 물리적 특징의 특성 세트의 상대적 위치의 표시를 포함한다 - 을 비교하는 단계와, 상기 비교 단계의 결과를 나타내는 출력을 발생하는 단계를 포함한다.
본 발명의 일 국면의 논의에 관해서, 관련된 방식에 있어서는, 본 발명의 제2의 국면에 의하면 이전에 삽입되거나 부가된 추가 정보를 참조할 필요 없이, 독점 회로 레이아웃의 사용의 식별이 행해진다. 이와 같이, 독점 회로 레이아웃의 사용을, 높은 레벨의 확실성으로, 부담스러운 개수의 거짓 긍정 식별 없이, 독점 회로 레이아웃의 소정의 물리적 특징의 세트의 상대적 위치의 표시를 포함하는 이전에 생성된 특성 패턴 파일과의 비교에 의해 식별할 수 있다.
위치를 식별하는 스텝을 행할 수 있는 다수의 방식이 있다는 것을 인식할 것이다. 일 실시예에 있어서는, 식별 스텝은, 상기 소정의 물리적 특징의 테스트 세트를 나타내는 소자들을 식별하기 위해서 상기 표시를 파싱하는 것과, 상기 소자들로부터 상기 소정의 물리적 특징의 테스트 세트의 상기 위치를 판정하는 것을 포함한다. 이 표시는 이들 소정의 물리적 특징을 식별하기 위해 필요한 것 이상으로 상당한 양의 정보를 충분히 포함하므로, 소정의 물리적 특징의 테스트 세트를 나타내는 소자들을 식별하기 위해서 이 표시를 첫 번째로 파싱한 후에, 이들 소자들로부터 소정의 물리적 특징의 테스트 세트의 위치를 판정하는 것이 유리하다.
소정의 물리적 특징의 식별을 허가하기 위해 선택된 소자들은 다양한 형태를 취할 수 있지만, 일 실시예에 있어서는, 기하 기반에 대해서 식별이 행해지며, 소자들은 소정의 물리적 특징의 테스트 세트를 나타내는 기하학적인 형상을 갖는다.
회로의 소정의 물리적 특징의 테스트 세트의 위치가 특성 패턴 파일로 나타낸 상대적 위치보다 더 큰 영역을 포함하는 경우가 있을 수 있고, 일 실시예에 있어서는, 비교 스텝은 상기 소정의 물리적 특징의 특성 세트와의 매치를 찾기 위해서 상기 소정의 물리적 특징의 테스트 세트의 상기 위치를 가로질러 패닝(panning)하는 것을 포함한다.
일 실시예에 있어서는, 파싱 스텝은 상기 표시에 포함된 추가 정보를 참조해서 행해지고, 상기 추가 정보는 제품 정보, 제조공장 정보, 프로세스 정보, 및 층 정보 중 적어도 하나를 포함한다. 이 추가 정보에 의해 예를 들면 회로의 주어진 층에 대해서, 보다 중요한 목표하는 방식으로 파싱이 행해지게 된다. 실제로, 일 실시예에 있어서는, 상기 소정의 물리적 특징의 세트가 상기 회로의 소정의 층 내에 배치된다.
이러한 표시는 많은 서로 다른 형식을 가질 수 있다는 것을 인식할 것이다. 일 실시예에 있어서는, 상기 회로의 상기 레이아웃의 표시는 GDSII 테이프아웃을 포함한다. 또 다른 실시예에 있어서는, 상기 회로의 상기 레이아웃의 표시는 OASIS 파일, GERBER 파일 및 DXF 파일 중 적어도 하나를 포함한다.
다양한 서로 다른 물리적 특징의 다양성을 원칙적으로 이용할 수 있지만, 상기 소정의 물리적 특징의 테스트 세트가 상기 회로의 콘택의 한 세트를 포함하는 경우가 유리하다는 것을 알아냈다. 특히, 이들 콘택이 메탈 폴리 콘택인 경우가 유리하다. 그러한 특징들이 회로의 레이아웃의 표시로 즉시 식별되는 세트를 제시한다.
다른 예의 물리적 특징을 이용할 수 있다. 또 다른 실시예에 있어서는, 소정의 물리적 특징의 테스트 세트가 디퓨전층 내의 특징, 메탈층 내의 특징, 바이어스 및 트랜지스터 위치 및/또는 사이즈로부터 선택된 상기 회로의 특징을 포함한다.
이전에 생성된 특성 패턴 파일과의 위치의 비교를 간소화하기 위한 목적으로, 일 실시예에 있어서는, 상기 회로의 소정의 물리적 특징의 테스트 세트의 위치가 상기 소정의 물리적 특징의 세트의 상대적 기점에 의해 정의되어 있다.
소정의 물리적 특징의 테스트 세트는 원칙적으로 상기 회로의 어떤 물리적 특징일 수 있지만, 일 실시예에 있어서는, 상기 소정의 물리적 특징의 테스트 세트는 상기 회로의 회로 구성소자들을 포함한다. 이것은, 회로 구성소자들이 본래 회로의 기능에 고유한 것이므로, 그들의 제거는 그 기능을 떨어뜨릴 가능성이 있기 때문에 특별히 영속성 있는 식별 방법이 된다.
제3의 국면에서 보면, 본 발명은, 독점 회로 레이아웃의 사용을 식별하기 위해 이용되는 특성 패턴 파일을 생성하는 데이터 처리장치를 제공하고, 이 데이터 처리장치는, 상기 독점 회로 레이아웃의 표시를 포함하는 레이아웃 데이터베이스 파일을 입력하도록 구성된 입력 회로와, 상기 레이아웃 데이터베이스 파일로부터 상기 독점 회로 레이아웃의 소정의 물리적인 특징의 한 세트의 상대적 위치를 추출하도록 구성된 추출 회로와, 상기 독점 회로 레이아웃의 상기 소정의 물리적 특징의 세트의 상기 상대적 위치의 표시를 포함하는 상기 특성 패턴 파일을 생성하도록 구성된 생성 회로를 포함한다.
제4 국면에서 보면, 본 발명은, 독점 회로 레이아웃의 사용을 식별하기 위해 이용되는 특성 패턴 파일을 생성하는 데이터 처리장치를 제공하고, 이 데이터 처리 장치는 상기 독점 회로 레이아웃의 표시를 포함하는 레이아웃 데이터베이스 파일을 입력하는 입력 수단과, 상기 레이아웃 데이터베이스 파일로부터 상기 독점 회로 레이아웃의 소정의 물리적인 특징의 세트의 상대적 위치를 추출하는 추출 수단과, 상기 독점 회로 레이아웃의 상기 소정의 물리적 특징의 세트의 상기 상대적 위치의 표시를 포함하는 상기 특성 패턴 파일을 생성하는 생성 수단을 포함한다.
제5 국면에서 보면, 본 발명은, 작동시 제1 국면에 따른 방법을 컴퓨터에게 실행시키는 컴퓨터 프로그램을 기억하는 컴퓨터 판독가능한 기억매체를 제공한다.
제6 국면에서 보면, 본 발명은, 독점 회로 레이아웃의 사용을 식별하는 데이터 처리장치를 제공하고, 이 데이터 처리 장치는, 회로의 레이아웃의 표시를 입력하도록 구성된 입력 회로와, 상기 표시로부터 상기 회로의 소정의 물리적 특징의 테스트 세트의 위치를 식별하도록 구성된 식별 회로와, 상기 위치와 이전에 생성된 특성 패턴 파일 - 상기 특성 패턴 파일은 상기 독점 회로 레이아웃 내의 소정의 물리적 특징의 특성 세트의 상대적 위치의 표시를 포함한다 - 을 비교하도록 구성된 비교 회로와, 상기 비교 회로의 결과를 나타내는 출력을 발생하도록 구성된 발생 회로를 구비한다.
제7 국면에서 보면, 본 발명은 독점 회로 레이아웃의 사용을 식별하는 데이터 처리장치를 제공하고, 이 데이터 처리 장치는 회로의 레이아웃의 표시를 입력하는 입력 수단과, 상기 표시로부터 상기 회로의 소정의 물리적 특징의 테스트 세트의 위치를 식별하는 식별 수단과, 상기 위치와 이전에 생성된 특성 패턴 파일 - 상기 특성 패턴 파일은 상기 독점 회로 레이아웃 내의 소정의 물리적 특징의 특성 세트의 상대적 위치의 표시를 포함한다 - 을 비교하는 비교 수단과, 상기 비교 수단의 결과를 나타내는 출력을 발생하는 발생 수단을 구비한다.
제8 국면에서 보면, 본 발명은 작동시 제2 국면의 방법을 컴퓨터에게 실행시키는 컴퓨터 프로그램을 기억하는 컴퓨터 판독가능한 기억매체를 제공한다.
도 1은 독점 회로 레이아웃과, 독점 회로 레이아웃의 소정의 물리적 특징의 세트의 추출된 상대적 위치를 개략적으로 나타낸 것이다.
도 2는 소정의 물리적 특징의 한 세트의 상대적 위치를 추출하고 특성 패턴 파일을 생성하는 일련의 모듈을 개략적으로 나타낸 것이다.
도 3은 회로의 소정의 물리적 특징의 한 테스트 세트의 위치를 식별하고 이들 위치와 특성 패턴 파일을 비교하는 일련의 모듈을 개략적으로 나타낸 것이다.
도 4는 회로의 소정의 물리적 특징의 한 테스트 세트를 특성 패턴 파일과 비교할 때 행해지는 일련의 스텝들을 도시한 흐름도이다.
도 5는 본 발명의 기술을 실행하는 데에 적합한 범용 컴퓨터를 개략적으로 나타낸 것이다.
도 1은 독점 회로 레이아웃(10)의 평면도를 개략적으로 나타낸 것이다. 이 독점 회로 레이아웃(10)은 몇 개의 층 위에 전형적으로 배열되어 있는 서로 다른 구성소자들로 구성된다. 이들 구성소자들은 금속층 특징, 폴리층 특징, 메탈-폴리 콘택, 디퓨젼 콘택, 디퓨젼층 특징 및 바이어스를 포함한다. 또한, 도 1에 나타낸 일반적으로 20으로서 표시된 것은 독점 회로 레이아웃(10)에 있어서의 메탈-폴리 콘택의 상대적 위치를 나타내는 한 세트의 포인트이다. 즉, 포인트(20)의 집단은 메탈-폴리 콘택 이외의 모든 구성소자가 제거되었을 때의 독점 회로 레이아웃(10)을 나타낸다. 이와 같이, 한 세트의 메탈-폴리 콘택 위치(20)는 독점 회로 레이아웃의 특징인 패턴을 나타내고, 후에 설명하는 것처럼 제조 중의 회로에 있어서의 독점 회로 레이아웃(10)의 사용을 식별하기 위해 사용될 수도 있다.
도 2는 소정의 물리적 특성의 한 세트의 상대적 위치를 추출하여 특성 패턴 파일을 생성하는 프로세스를 개략적으로 나타낸 것이다. 이 프로세스는 다수의 독점 회로 레이아웃의 레이아웃의 표시를 포함하는 IP 라이브러리(100)에서 시작한다. 일반적으로 IP 라이브러리는 메모리, 표준 셀 및 IO 라이브러리를 구비한다. 이 예에 있어서는, IP 라이브러리 데이터베이스는 메모리 효율 스토리지 포맷을 제공하는, GDSII 포맷으로 계층적으로 배열되어 있다. 여러 번 재사용된 독점 회로 레이아웃(예를 들면, 플립플롭 레이아웃)은 가장 낮은 레벨의 계급 체계에서 "리프 셀(leaf cells"로서 존재한다.
IP 라이브러리(100)는 범용 컴퓨터에 삽입되는 특성 패턴 파일 생성기(110)에 대한 스트림(stream) 입력을 형성한다. 특성 패턴 파일 생성기는 스트림 파서(stream parser;120), 패턴 추출기(130) 및 스토리지 엔진(140)을 구비한다. 이와 같이, 본 실시예에 있어서는, 모듈 120, 130, 140은 소프트웨어 모듈로서 제공되지만, 또 다른 실시예에 있어서는, 이들 모듈은 하드웨어 유닛으로서 제공되어도 된다는 것을 알 수 있다. 스트림 파서(120)는 스트림 입력을 패턴 추출에 적합한 포맷으로 재포맷하고, 이 재포맷한 데이터를 패턴 추출기(130)에 전달한다. 본 실시예에 있어서는, 메모리 사용을 제한하기 위해서, 스트림 파서가 IP 라이브러리(100)로부터 동시에 한 개의 리프 셀을 파싱한다.
스트림 파서(120)는 또한 제품정보, 제조공장 정보, 프로세스 정보 및 층 정보를 포함하는 추가 정보를 나타내는 테이프아웃 정보(150)를 참조하여 동작한다. 예를 들면, 플립 플롭의 독점 회로 레이아웃에 해당하는 리프 셀은 그 플립 플롭의 메탈 폴리 콘택이 배열되어 있는 특별한 층을 참조해서 스트림 파서(120)에 의해 처리된다. 그리고나서 패턴 추출기(130)는 그 층 내의 그들의 기하학적인 표시(예를 들면, 한 세트의 직사각형의 특징)으로부터 메탈 폴리 콘택을 식별하고, 이 세트의 메탈 폴리 콘택의 상대적 위치의 표시를 포함하는 특성 패턴 파일을 생성한다. 이들 상대적 위치는 본 실시예에 있어서는 각 기하학적인 오브젝트의 기점(기하학적인 중심)으로서 생성된다. 소정의 물리적인 특징의 기점을 이용하면 이들 특징들의 사이즈 및 형상에 대한 조절(예를 들면 DFM(Design For Manufacturability)의 부분 또는 OPC(Optical Proximity Correction) 조절로서)이 이들 특징들의 상대적 기점에 상당히 영향을 미치지 않는다고 하는 이점이 있다. 이 실시예는 이 세트의 메탈 폴리 콘택의 상대적 위치에 초점을 맞추지만, 다른 실시예에 있어서는, 택일적으로(또는 추가로) 이들 특징들이 또 다른 층, 예를 들면, 디퓨전층 또는 금속층으로부터 취해질 수도 있다. 택일적으로(또는 추가로) 바이어스 등의 층들 사이의 스루 커넥션(through-connection)을 이용해도 된다.
패턴 추출기(130)는 패턴 추출이 어떻게 행해져야 하는지를 판정하는 추출 룰(160)을 참조하여 작동한다. 추출 룰의 하나의 예로서는 패턴 추출기가 특성 패턴 파일로 바뀌는 메탈 폴리 콘택의 수에 대한 제한이 있다. 예를 들면 메탈 폴리 콘택의 수가 소정의 한계값을 넘으면, 패턴 추출기는 소정의 룰에 따른 일부 메탈 폴리 콘택을 무시하는 쪽을 택하거나, 또는 택일적으로 이 특별한 독점 회로 레이아웃이 특성 패턴 파일을 생성하는 데에 적합하지 않다고 거절될 수도 있다. 이와 같이 추출 룰은 예를 들면, 그들이 가지고 있는 메탈 폴리 콘택의 수로 인해, 나중의 식별에 특히 적합하다고 생각되는 IP 라이브러리로부터 특별한 독점 회로 레이아웃을 선택하기 위해서 사용될 수 있다.
또 다른 추출 룰의 예에 의해 패턴 추출기가 추가로 메탈 폴리 콘택의 수가 소정의 하한값에 도달하지 않으면 퓨전 콘택을 추출하게 된다. 퓨전 콘택을 추가로 포함함으로써, 추출된 콘택의 총수(즉, 소정의 물리적 특징의 세트에 있어서의 소자들의 수)가 증가해서, 생성된 특성 패턴 파일이 이 특별한 독점 회로 레이아웃의 사용의 식별에 좀더 신뢰할 수 있다.
생성된 특성 패턴 파일(또한 '골든 패턴(golden pattern)'으로서 알려진)은 골든 패턴 데이터베이스(170) 내의 특성 패턴 파일을 저장하는 스토리지 엔진(140)으로 전달된다. 대표적으로, 추출 룰(160)을 충족하는 것이 존재하면 동시에 1개의 리프 셀을 파싱해서 특성 패턴을 추출하는, 추출 프로세스가 IP 라이브러리에 대해서 반복해서 행해진다.
도 3은 독점 회로 레이아웃의 사용을 식별하는 프로세스를 개략적으로 나타낸 것이다. 이 프로세스는 전형적으로 집적회로가 테이프아웃으로부터 제조되고 있는 제조공장 또는 IDM(Integrated Device Manufacturer)에서 발생할 것이다. 여기에서, 테이프아웃(이 예에서는 GDSII 형식에서)은 제조되고 있는 회로를 나타낸다. 이 GDSII 테이프아웃은 범용 컴퓨터에 의해 구현되는 패턴 비교기(210)에 입력을 형성한다. 패턴 비교기(210)는 스트림 파서(220), 테스트 패턴 추출기(230) 및 스캐너(240)를 구비한다. 이와 같이, 본 실시예에서는 모듈 220, 230, 240이 소프트웨어 모듈로서 제공되지만, 다른 실시예에 있어서는 이들 모듈은 하드웨어 유닛으로서 제공되어도 된다는 것을 알 수 있다. 스트림 파서(220)는 GDSII 테이프아웃을 입력하고, 그것을 테스트 패턴 추출기(230)에 의해 테스트 패턴이 추출될 수 있는 형식으로 변환한다. 이와 같이 스트림 파서(220)는 스트림 파서(120)와 같은 방식으로 동작하고, 또한 제품 정보, 제조공장 정보, 프로세스 정보 및 층 정보를 포함하는 테이프아웃 내의 추가 정보를 사용한다. 예를 들면, 스트림 파서(220)는 단지 메탈 폴리 콘택이 배열될 것으로 예상되는 특별한 층에 관한 정보만 파싱해도 된다.
이 예에 있어서, 테스트 패턴 추출기(230)는 회로의 특별한 층에서의 콘택을 식별하고 그들의 위치를 추출한다는 점에서, 도 2에 있어서의 패턴 추출기(130)와 같은 방식으로 동작한다. 여기에서는, 양쪽 메탈 폴리 콘택과 디퓨전 콘택을 포함하는 모든 콘택이 추출된다. 특히, 테스트 패턴 추출기(230)는 콘택의 상대적 기점을 추출한다. 그 다음, 이 세트의 위치는 이 테스트 패턴과 골든 패턴 데이터베이스(170) 내에 기억된 각 타겟 골든 패턴을 비교하는 스캐너(240)에 전해진다(도 2). 그렇게 하면, 스캐너(240)는 어느 타겟 골든 패턴이 추출된 테스트 패턴에서 발견되었는지를 나타내는 패턴 매칭 리포트(250)를 발생한다.
이하, 스캐너(240)의 동작을 도 4에 나타낸 플로우도를 참조해서 설명한다. 이 플로우는 스텝 300에서 시작하고, 스텝 310에서 추출된 테스트 패턴이 스캐너(240)에 입력된다. 스텝 320에서는 변수 T가 제로로 설정되고, 스텝 330에서는 타겟 패턴 T가 골든 패턴 데이터베이스(170)로부터 검색된다. 스텝 340에서는 변수 i가 제로로 설정되고, 스텝 350에서는 타겟 패턴의 제1의 포인트가 제1의 추출된 테스트 패턴 포인트와 얼라인된다. 다음에, 스텝 360에서는, 타겟 패턴의 i번째의 포인트에 대한 매치가 있는지를 체크한다. 타겟 패턴의 제1(0번째)의 포인트는 스텝 350에서 테스트 패턴의 하나의 포인트와 얼라인되어 있기 때문에, 이 첫 번째의 반복에 대해서는 매치가 항상 발견되었을 것이다. 스텝 370에서는 변수 i가 1씩 증가된다. 스텝 380에서는 i가 imax(imax는 현재의 타겟 패턴에 있어서의 포인트의 총수이다)을 넘는지를 체크한다. i가 imax을 넘지 않으면, 플로우는 스텝 360으로 되돌아가서 i번째의 포인트에 대한 매치를 체크하고, 즉 추출된 테스트 패턴에 있어서의 한 개의 포인트와 매치하는지를 보기 위해 타겟 패턴의 각 포인트를 통해서 사이클링하는, 반복 처리를 계속한다. 타겟 패턴의 포인트와 추출된 테스트 패턴 간의 포지티브 매치(스텝 360)가 소정의 공차 내에서 일치하는 2개의 포인트의 위치에 의한 것이라는 점에 유념해야 한다. 이 공차는 너무 제한(너무 많은 거짓 부정)하거나 너무 완화(너무 많은 거짓 긍정)하지 않는 시스템 관리자에 의해 선택된다. 본 실시예에 있어서는 소정의 공차는 어떠한 거짓 긍정 식별도 발생하지 않고, 테스트 하에서의 회로 내의 주어진 독점 회로 레이아웃의 식별의 전체의 6σ 신뢰 레벨이 달성될 수 있도록 설정된다.
어떤 스테이지에서도 매치가 없으면, 플로우는 반복적인 루프를 빠져나와서 스텝 390으로 진행되는데, 이 스텝에서는 한 쌍의 포인트를 매치하기 위해서 테스트 패턴에 대해서 타겟 패턴이 패닝되고, 즉 타겟 패턴의 제1의 포인트와 테스트 패턴의 새로운 포인트를 얼라인하려고 시도한다. 이 패닝(panning)은 추출된 테스트 패턴이 타겟 패턴보다 더 큰 영역을 커버하는 경우에 필요하다. 특히, 패닝은 테이프아웃이 "평평하게 된(flattened)" 경우, 즉 계급제도의 메모리 세이빙 구조가 적어도 부분적으로 포기된 경우에 필요한데, 회로 레이아웃의 소정의 예가 (여러 번 참조되는 한 개의 예에서 발생하는 것보다는) 테이프아웃에서 여러 번 표시된다. 좀더 단순한 시나리오에서는, 타겟 패턴을 패닝할 필요가 없어 스텝 390 및 400은 효율적으로 무시되어 바로 스텝 410로 진행된다.
그러한 얼라인먼트(즉, 페어링(pairing))이 패닝에 의해 가능하면, 스텝 400으로부터 플로우가 변수 i가 제로로 리셋되는 단계 340으로 되돌아간다. 새로운 제1의 포인트 쌍이 스텝 350에서 서로 얼라인되고, 스텝 360, 370, 380의 반복적인 매칭 처리가 계속된다. 그렇지만, 새로운 쌍의 콘택이 가능하지 않으면, 스텝 400에서는 플로우는 변수 T가 1씩 증가하는 단계 410으로 진행된다. 스텝 420에서는 T가 현재 Tmax(즉, 골든 패턴 데이터베이스 내의 타겟 패턴의 총수)을 넘는지 여부를 테스트한다. T가 Tmax를 넘으면, 스텝 430에서는 스캐너(240)가 어떤 매칭 타겟 패턴도 발견되지 않았다는 것을 나타내는 패턴 매칭 리포트(250)를 발생한다. 스텝 440에서는, 더 많은 테스트 패턴이 스캔되어야 하는 경우, 플로우가 스텝 310으로 되돌아가서 다음 추출된 테스트 패턴을 입력한다. 다른 한편으로, 모든 테스트 패턴이 스캔된 경우에는 플로우가 스텝 450에서 종료한다.
스텝 380으로 되돌아가서, i가 imax를 넘으면, 플로우는 스텝 460으로 진행해서 스캐너(240)가 매칭 타겟 패턴이 발견되었다는 것을 나타내는 패턴 매칭 리포트(250)를 발생한다. 스텝 465에서는 T가 1씩 증가되고 스텝 470에서는 T가 Tmax(즉, 골든 패턴 데이터베이스 내의 타겟 패턴의 총수)를 넘는지 여부를 테스트한다. 그 다음, 스텝 480에서는, 더 많은 테스트 패턴이 스캔되어야 하는지를 체크한다. 스캔할 더 많은 테스트 패턴이 있으면, 플로우는 스텝 310으로 되돌아가서 다음 추출된 테스트 패턴을 입력한다. 다른 한편으로, 모든 테스트 패턴이 스캔되었으면, 플로우는 스텝 450에서 종료한다. 스텝 470에서는 T가 Tmax를 넘지 않는다고 확인하면, 플로우는 스캐닝이 계속되는지, 즉 이 추출된 테스트 패턴이 이들 타겟 패턴 중의 하나와 매치하기 위해서 이미 발견되었음에도 불구하고, 데이터베이스 내의 다른 타겟 패턴에 대해서 계속해서 테스트되어야 하는지를 판정하는 스텝 490을 통해서 진행한다. 스캐닝을 계속해야 하는 경우, 플로우는 스텝 330으로 진행된다. 스캐닝을 계속하지 않아도 되는 경우에는, 플로우가 스텝 310으로 돌아가서 새로운 추출된 테스트 패턴이 스캐닝을 위해서 입력된다.
도 5는 상술한 기술을 구현하기 위해서 사용되는 타입의 범용 컴퓨터(500)와, 특히 도 2의 특성 패턴 파일 생성기(110) 및 도 3의 패턴 비교기(210)를 개략적으로 나타낸 것이다. 범용 컴퓨터(500)는 공통 버스(522)를 통해서 모두 접속된, 중앙처리장치(502), 랜덤 액세스 메모리(504), 판독 전용 메모리(506), 네트워크 인터페이스 카드(508), 하드 디스크 드라이브(510), 디스플레이 드라이버(512) 및 모니터(514), 및 키보드(518)와 마우스(520)를 가진 유저 입출력 회로(516)를 포함한다. 동작시, 중앙처리장치(502)는 랜덤 액세스 메모리(504), 판독 전용 메모리(506) 및 하드 디스크 드라이브(510) 중 하나 또는 그 이상에 기억되는 컴퓨터 프로그램 명령들을 실행하거나 네트워크 인터페이스 카드(508)를 통해서 동적으로 다운로드될 것이다. 행해진 처리의 결과는 디스플레이 드라이버(512) 및 모니터(514)를 통해서 유저에게 표시된다. 범용 컴퓨터(500)의 동작을 제어하기 위한 유저 입력은 키보드(518) 또는 마우스(520)로부터 유저 입출력 회로(516)를 통해서 수신된다. 컴퓨터 프로그램은 다양한 서로 다른 컴퓨터 언어로 기록될 수 있다는 것을 인식할 것이다. 컴퓨터 프로그램은 기록매체 상에 기억 및 분포되거나 범용 컴퓨터(500)에 동적으로 다운로드된다. 범용 컴퓨터(500)가, 적절한 컴퓨터 프로그램의 제어 하에 동작하는 경우, 상술한 기술을 수행할 수 있고, 또 상술한 기술을 수행하기 위한 장치를 형성하는 것으로 생각될 수 있다. 특히, 범용 컴퓨터(500)는 도 2의 특성 패턴 파일 생성기(110)와 도 3의 패턴 비교기(210) 양쪽의 태스크를 수행할 수 있다. 범용 컴퓨터(500)의 구조는 상당히 가변적일 수 있고, 도 5는 단지 하나의 예이다.
택일적으로, 상술한 기술은 보다 중요한 분산 방식으로 구현되어도 되는데, 도 5에 나타낸 범용 컴퓨터(500)는 개개의 물리적 디바이스에 대해서 실현된 구성소자들을 포함하는 인프라에 의해 확장 및/도는 교체되어도 되고, 이 개개의 물리적 디바이스는 이들 기술을 실행하기 위해 필요한 처리를 공유한다. 그러한 개개의 물리적 디바이스는 서로 물리적으로 인접하거나 심지어 완전히 서로 다른 물리적 위치에 위치되어도 된다. 어떤 구성에서는 그러한 인프라는 '클라우드 컴퓨팅(cloud computing)' 배열이라고도 칭한다.
따라서, 요약하면, 본 발명의 기술에 의하면, 독점 회로 레이아웃의 사용을 식별하는 방법, 장치 및 프로그램이 제공된다. 회로의 레이아웃의 표시가 입력되고, 이 회로의 소정의 물리적 특징의 한 세트의 위치가 식별된다. 이 세트의 위치는 이전에 생성된 특성 패턴 파일과 비교되고, 이 특성 패턴 파일은 독점 회로 레이아웃 내의 소정의 물리적 특징의 한 세트의 상대적 위치의 표시를 포함한다. 이 세트의 위치가 특성 패턴 파일의 상대적 위치와 매치하면, 독점 회로의 사용이 발견되었다는 것을 나타내는 출력을 발생한다.
따라서, 추가적인 태깅 또는 워터마킹 정보를 참조할 필요없이 단지 회로의 물리적 특징을 참조하는 것만으로 독점 회로 레이아웃의 사용을 판정할 수 있다.
여기에서 특정 실시 예에 대해서 기술했지만, 본 발명은 이것에 한정되는 것이 아니라 본 발명의 청구범위 내에서 다양한 변형 및 추가가 가능하다는 것을 알 수 있을 것이다. 예를 들면, 이하의 종속 청구항들의 특징들과 본 발명의 청구범위로부터 벗어나지 않고 독립 청구항들의 특징들과의 다양한 조합이 가능하다.

Claims (46)

  1. 제조되고 있는 회로 내의 독점 회로 레이아웃의 존재를 식별하기 위해서 제조되고 있는 상기 회로의 미리 결정된 물리적 특징의 한 세트의 위치(locations)의 한 세트 - 상기 위치의 세트는 한 세트의 포인트이다 - 와의 추후 비교를 위한, 상기 독점 회로 레이아웃의 특성인 특성 패턴 파일을 생성하는 방법으로서,
    상기 독점 회로 레이아웃의 표시를 포함하는 레이아웃 데이터베이스 파일을 입력하는 단계와,
    상기 레이아웃 데이터베이스 파일로부터 상기 독점 회로 레이아웃의 미리 결정된 물리적 특징의 한 특성 세트의 상대적 위치를 추출하는 단계와,
    상기 독점 회로 레이아웃의 상기 미리 결정된 물리적 특징의 특성 세트의 상기 상대적 위치를 나타내는 한 세트의 포인트를 포함하는 상기 특성 패턴 파일을 생성하는 단계를 포함하고,
    제1 타입의 미리 결정된 물리적 특징의 카운트가 추출 룰에 의해 정의된 미리 결정된 하한보다 적은 경우, 적어도 제2 타입의 미리 결정된 물리적 특징이 상기 미리 결정된 물리적 특징의 특성 세트에 포함되는 것을 특징으로 하는 생성방법.
  2. 제 1 항에 있어서,
    상기 추출 단계는,
    상기 미리 결정된 물리적 특징의 특성 세트를 나타내는 소자들을 식별하기 위해서 상기 레이아웃 데이터베이스 파일을 파싱하는 것과,
    상기 미리 결정된 물리적 특징의 특성 세트의 상기 상대적 위치를 상기 소자들로부터 결정하는 것을 포함하는 것을 특징으로 하는 생성방법.
  3. 제 2 항에 있어서,
    상기 소자들은 상기 미리 결정된 물리적 특징을 나타내는 기하학적인 형상을 포함하는 것을 특징으로 하는 생성방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 레이아웃 데이터베이스 파일은 복수의 독점 회로 레이아웃들의 레이아웃들의 표시를 포함하는 것을 특징으로 하는 생성방법.
  6. 제 5 항에 있어서,
    상기 추출 단계는 추출 룰에 의존해서 상기 복수의 독점 회로 레이아웃 중에서 상기 독점 회로 레이아웃을 선택하는 것을 포함하는 것을 특징으로 하는 생성방법.
  7. 제 6 항에 있어서,
    상기 추출 룰은 상기 독점 회로 레이아웃에서 상기 미리 결정된 물리적 특징의 카운트에 대한 제한을 포함하는 것을 특징으로 하는 생성방법.
  8. 제 2 항에 있어서,
    상기 파싱 단계는 추가 정보를 참조해서 행해지고, 상기 추가 정보는 제품 정보, 제조공장 정보, 프로세스 정보, 및 층 정보 중 적어도 하나를 포함하는 것을 특징으로 하는 생성방법.
  9. 제 8 항에 있어서,
    상기 추가 정보는 테이프아웃 정보 내에 포함되는 것을 특징으로 하는 생성방법.
  10. 제 1 항에 있어서,
    상기 미리 결정된 물리적 특징의 특성 세트는 상기 독점 회로 레이아웃의 미리 결정된 층 내에 위치되는 것을 특징으로 하는 생성방법.
  11. 제 1 항에 있어서,
    상기 추출 단계는 추출 룰의 미리 결정된 한 세트를 참조해서 행해지는 것을 특징으로 하는 생성방법.
  12. 제 1 항에 있어서,
    상기 추출 단계는 상기 미리 결정된 물리적 특징의 특성 세트로서 상기 미리 결정된 물리적 특징의 서브세트를 선택하는 것을 포함하는 것을 특징으로 하는 생성방법.
  13. 제 1 항에 있어서,
    상기 레이아웃 데이터베이스 파일은 적어도 한 개의 GDS-II 파일을 포함하는 것을 특징으로 하는 생성방법.
  14. 제 1 항에 있어서,
    상기 레이아웃 데이터베이스 파일은 OASIS 파일, GERBER 파일, 및 DXF 파일 중 적어도 하나를 포함하는 것을 특징으로 하는 생성방법.
  15. 제 1 항에 있어서,
    상기 미리 결정된 물리적 특징의 특성 세트는 상기 독점 회로 레이아웃의 한 세트의 콘택을 포함하는 것을 특징으로 하는 생성방법.
  16. 제 15 항에 있어서,
    상기 콘택은 메탈 폴리 콘택인 것을 특징으로 하는 생성방법.
  17. 제 1 항에 있어서,
    상기 제1 타입의 미리 결정된 물리적 특징은 메탈 폴리 콘택을 포함하고, 상기 제2 타입의 미리 결정된 물리적 특징은 디퓨전 콘택을 포함하는 것을 특징으로 하는 생성방법.
  18. 제 1 항에 있어서,
    상기 미리 결정된 물리적 특징의 특성 세트는 디퓨전층의 특징을 포함하는 것을 특징으로 하는 생성방법.
  19. 제 1 항에 있어서,
    상기 독점 회로 레이아웃의 상기 미리 결정된 물리적 특징의 특성 세트의 상기 상대적 위치는 상기 미리 결정된 물리적 특징의 세트의 상대적 기점(origins)에 의해 정의되는 것을 특징으로 하는 생성방법.
  20. 제 1 항에 있어서,
    상기 미리 결정된 물리적 특징의 특성 세트는 상기 독점 회로 레이아웃의 회로 구성소자들을 포함하는 것을 특징으로 하는 생성방법.
  21. 제조되고 있는 회로 내의 독점 회로 레이아웃의 존재를 식별하는 방법으로서,
    제조되고 있는 상기 회로의 레이아웃의 표시를 입력하는 단계와,
    상기 표시로부터 제조되고 있는 상기 회로의 미리 결정된 물리적 특징의 한 테스트 세트의 위치(locations)의 한 세트 - 상기 위치의 세트는 한 세트의 포인트이다 - 를 식별하는 단계와,
    제조되고 있는 상기 회로 내의 상기 독점 회로 레이아웃의 존재를 식별하기 위해서 상기 위치의 세트와 이전에 생성된 특성 패턴 파일 - 상기 특성 패턴 파일은 상기 독점 회로 레이아웃 내의 미리 결정된 물리적 특징의 한 특성 세트의 상대적 위치를 나타내는 한 세트의 포인트를 포함한다 - 을 비교하는 단계와,
    상기 비교 단계의 결과를 나타내는 출력을 발생하는 단계를 포함하고,
    제1 타입의 미리 결정된 물리적 특징의 카운트가 추출 룰에 의해 정의된 미리 결정된 하한보다 적은 경우, 적어도 제2 타입의 미리 결정된 물리적 특징이 상기 미리 결정된 물리적 특징의 특성 세트에 포함되는 것을 특징으로 하는 식별방법.
  22. 제 21 항에 있어서,
    상기 식별 단계는,
    상기 미리 결정된 물리적 특징의 테스트 세트를 나타내는 소자들을 식별하기 위해서 상기 표시를 파싱하는 것과,
    상기 소자들로부터 상기 미리 결정된 물리적 특징의 테스트 세트의 상기 위치의 세트를 결정하는 것을 포함하는 것을 특징으로 하는 식별방법.
  23. 제 22 항에 있어서,
    상기 소자들은 상기 미리 결정된 물리적 특징의 테스트 세트를 나타내는 기하학적인 형상을 포함하는 것을 특징으로 하는 식별방법.
  24. 제 21 항에 있어서,
    상기 비교 단계는 상기 미리 결정된 물리적 특징의 특성 세트의 상기 상대적 위치를 나타내는 상기 세트의 포인트와의 매치를 찾기 위해서 상기 미리 결정된 물리적 특징의 테스트 세트의 상기 위치의 세트를 가로질러 패닝하는 것을 포함하는 것을 특징으로 하는 식별방법.
  25. 제 22 항에 있어서,
    상기 파싱 단계는 상기 표시에 포함된 추가 정보를 참조해서 행해지고, 상기 추가 정보는 제품 정보, 제조공장 정보, 프로세스 정보, 및 층 정보 중 적어도 하나를 포함하는 것을 특징으로 하는 식별방법.
  26. 제 25 항에 있어서,
    상기 미리 결정된 물리적 특징의 테스트 세트는 제조되고 있는 상기 회로의 미리 결정된 층 내에 배치되는 것을 특징으로 하는 식별방법.
  27. 제 21 항에 있어서,
    제조되고 있는 상기 회로의 상기 레이아웃의 상기 표시는 GDSII 테이프아웃을 포함하는 것을 특징으로 하는 식별방법.
  28. 제 21 항에 있어서,
    제조되고 있는 상기 회로의 상기 레이아웃의 상기 표시는 OASIS 파일, GERBER 파일, 및 DXF 파일 중 적어도 하나를 포함하는 것을 특징으로 하는 식별방법.
  29. 제 21 항에 있어서,
    상기 미리 결정된 물리적 특징의 테스트 세트는 제조되고 있는 상기 회로의 한 세트의 콘택을 포함하는 것을 특징으로 하는 식별방법.
  30. 제 29 항에 있어서,
    상기 콘택은 메탈 폴리 콘택인 것을 특징으로 하는 식별방법.
  31. 제 21 항에 있어서,
    상기 미리 결정된 물리적 특징의 테스트 세트는, 디퓨전층의 특징을 포함하는 것을 특징으로 하는 식별방법.
  32. 제 21 항에 있어서,
    제조되고 있는 상기 회로의 상기 미리 결정된 물리적 특징의 테스트 세트의 상기 위치의 세트는 상기 미리 결정된 물리적 특징의 세트의 상대적 기점에 의해 정의되는 것을 특징으로 하는 식별방법.
  33. 제 21 항에 있어서,
    상기 미리 결정된 물리적 특징의 테스트 세트는 제조되고 있는 상기 회로의 회로 구성소자들을 포함하는 것을 특징으로 하는 식별방법.
  34. 제조되고 있는 회로 내의 독점 회로 레이아웃의 존재를 식별하기 위해서 제조되고 있는 상기 회로의 미리 결정된 물리적 특징의 한 세트의 위치(locations)의 한 세트 - 상기 위치의 세트는 한 세트의 포인트이다 - 와의 추후 비교를 위한, 상기 독점 회로 레이아웃의 특성인 특성 패턴 파일을 생성하는 데이터 처리장치로서,
    상기 독점 회로 레이아웃의 표시를 포함하는 레이아웃 데이터베이스 파일을 입력하도록 구성된 입력 회로와,
    상기 레이아웃 데이터베이스 파일로부터 상기 독점 회로 레이아웃의 미리 결정된 물리적인 특징의 한 특성 세트의 상대적 위치를 추출하도록 구성된 추출 회로와,
    상기 독점 회로 레이아웃의 상기 미리 결정된 물리적 특징의 특성 세트의 상기 상대적 위치를 나타내는 한 세트의 포인트를 포함하는 상기 특성 패턴 파일을 생성하도록 구성된 생성 회로를 포함하고,
    제1 타입의 미리 결정된 물리적 특징의 카운트가 추출 룰에 의해 정의된 미리 결정된 하한보다 적은 경우, 적어도 제2 타입의 미리 결정된 물리적 특징이 상기 미리 결정된 물리적 특징의 특성 세트에 포함되는 것을 특징으로 하는 데이터 처리장치.
  35. 제조되고 있는 회로 내의 독점 회로 레이아웃의 존재를 식별하기 위해서 제조되고 있는 상기 회로의 미리 결정된 물리적 특징의 한 세트의 위치(locations)의 한 세트 - 상기 위치의 세트는 한 세트의 포인트이다 - 와의 추후 비교를 위한, 상기 독점 회로 레이아웃의 특성인 특성 패턴 파일을 생성하는 데이터 처리장치로서,
    상기 독점 회로 레이아웃의 표시를 포함하는 레이아웃 데이터베이스 파일을 입력하는 입력 수단과,
    상기 레이아웃 데이터베이스 파일로부터 상기 독점 회로 레이아웃의 미리 결정된 물리적인 특징의 한 특성 세트의 상대적 위치를 추출하는 추출 수단과,
    상기 독점 회로 레이아웃의 상기 미리 결정된 물리적 특징의 특성 세트의 상기 상대적 위치를 나타내는 한 세트의 포인트를 포함하는 상기 특성 패턴 파일을 생성하는 생성 수단을 포함하고,
    제1 타입의 미리 결정된 물리적 특징의 카운트가 추출 룰에 의해 정의된 미리 결정된 하한보다 적은 경우, 적어도 제2 타입의 미리 결정된 물리적 특징이 상기 미리 결정된 물리적 특징의 특성 세트에 포함되는 것을 특징으로 하는 데이터 처리장치.
  36. 작동시 청구항 1의 방법을 컴퓨터에게 실행시키는 컴퓨터 프로그램을 기억하는 컴퓨터 판독가능한 기억매체.
  37. 제조되고 있는 회로 내의 독점 회로 레이아웃의 존재를 식별하는 데이터 처리장치로서,
    제조되고 있는 상기 회로의 레이아웃의 표시를 입력하도록 구성된 입력 회로와,
    상기 표시로부터 제조되고 있는 상기 회로의 미리 결정된 물리적 특징의 한 테스트 세트의 위치(locations)의 한 세트 - 상기 위치의 세트는 한 세트의 포인트이다 - 를 식별하도록 구성된 식별 회로와,
    제조되고 있는 상기 회로 내의 상기 독점 회로 레이아웃의 존재를 식별하기 위해서 상기 위치의 세트와 이전에 생성된 특성 패턴 파일 - 상기 특성 패턴 파일은 상기 독점 회로 레이아웃 내의 미리 결정된 물리적 특징의 한 특성 세트의 상대적 위치를 나타내는 한 세트의 포인트를 포함한다 - 을 비교하도록 구성된 비교 회로와,
    상기 비교 회로의 결과를 나타내는 출력을 발생하도록 구성된 발생 회로를 구비하고,
    제1 타입의 미리 결정된 물리적 특징의 카운트가 추출 룰에 의해 정의된 미리 결정된 하한보다 적은 경우, 적어도 제2 타입의 미리 결정된 물리적 특징이 상기 미리 결정된 물리적 특징의 특성 세트에 포함되는 것을 특징으로 하는 데이터 처리장치.
  38. 제조되고 있는 회로 내의 독점 회로 레이아웃의 존재를 식별하는 데이터 처리장치로서,
    제조되고 있는 상기 회로의 레이아웃의 표시를 입력하는 입력 수단과,
    상기 표시로부터 제조되고 있는 상기 회로의 미리 결정된 물리적 특징의 한 테스트 세트의 위치(locations)의 한 세트 - 상기 위치의 세트는 한 세트의 포인트이다 - 를 식별하는 식별 수단과,
    제조되고 있는 상기 회로 내의 상기 독점 회로 레이아웃의 존재를 식별하기 위해서 상기 위치의 세트와 이전에 생성된 특성 패턴 파일 - 상기 특성 패턴 파일은 상기 독점 회로 레이아웃 내의 미리 결정된 물리적 특징의 한 특성 세트의 상대적 위치를 나타내는 한 세트의 포인트를 포함한다 - 을 비교하는 비교 수단과,
    상기 비교 수단의 결과를 나타내는 출력을 발생하는 발생 수단을 구비하고,
    제1 타입의 미리 결정된 물리적 특징의 카운트가 추출 룰에 의해 정의된 미리 결정된 하한보다 적은 경우, 적어도 제2 타입의 미리 결정된 물리적 특징이 상기 미리 결정된 물리적 특징의 특성 세트에 포함되는 것을 특징으로 하는 데이터 처리장치.
  39. 작동시 청구항 21의 방법을 컴퓨터에게 실행시키는 컴퓨터 프로그램을 기억하는 컴퓨터 판독가능한 기억매체.
  40. 제조되고 있는 회로 내의 독점 회로 레이아웃의 존재를 식별하는 방법으로서,
    상기 독점 회로 레이아웃의 표시를 포함하는 레이아웃 데이터베이스 파일을 입력하는 단계와,
    상기 레이아웃 데이터베이스 파일로부터 상기 독점 회로 레이아웃의 미리 결정된 물리적 특징의 한 특성 세트의 상대적 위치를 추출하는 단계와,
    상기 독점 회로 레이아웃의 상기 미리 결정된 물리적 특징의 특성 세트의 상기 상대적 위치를 나타내는 한 세트의 포인트를 포함하는 특성 패턴 파일을 생성하는 단계로서, 제1 타입의 미리 결정된 물리적 특징의 카운트가 추출 룰에 의해 정의된 미리 결정된 하한보다 적은 경우, 적어도 제2 타입의 미리 결정된 물리적 특징이 상기 미리 결정된 물리적 특징의 특성 세트에 포함되는, 생성단계와,
    제조되고 있는 상기 회로의 레이아웃의 표시를 입력하는 단계와,
    상기 표시로부터 제조되고 있는 상기 회로의 미리 결정된 물리적 특징의 한 테스트 세트의 위치(locations)의 한 세트 - 상기 위치의 세트는 한 세트의 포인트이다 - 를 식별하는 단계와,
    제조되고 있는 상기 회로 내의 상기 독점 회로 레이아웃의 존재를 식별하기 위해서 상기 위치의 세트와 상기 특성 패턴 파일을 비교하는 단계와,
    상기 비교 단계의 결과를 나타내는 출력을 발생하는 단계를 포함하는 것을 특징으로 하는 식별방법.
  41. 제 1 항에 있어서,
    상기 미리 결정된 물리적 특징의 특성 세트는 메탈층의 특징을 포함하는 것을 특징으로 하는 생성방법.
  42. 제 1 항에 있어서,
    상기 미리 결정된 물리적 특징의 특성 세트는 바이어스를 포함하는 것을 특징으로 하는 생성방법.
  43. 제 1 항에 있어서,
    상기 미리 결정된 물리적 특징의 특성 세트는 트랜지스터 위치 및 사이즈를 포함하는 것을 특징으로 하는 생성방법.
  44. 제 21 항에 있어서,
    상기 미리 결정된 물리적 특징의 테스트 세트는 메탈층의 특징을 포함하는 것을 특징으로 하는 식별방법.
  45. 제 21 항에 있어서,
    상기 미리 결정된 물리적 특징의 테스트 세트는 바이어스를 포함하는 것을 특징으로 하는 식별방법.
  46. 제 21 항에 있어서,
    상기 미리 결정된 물리적 특징의 테스트 세트는 트랜지스터 위치 및 사이즈를 포함하는 것을 특징으로 하는 식별방법.
KR1020117025453A 2009-04-17 2009-12-09 독점 회로 레이아웃 식별 KR101649852B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/385,765 2009-04-17
US12/385,765 US8397193B2 (en) 2009-04-17 2009-04-17 Proprietary circuit layout identification
PCT/GB2009/002851 WO2010119234A1 (en) 2009-04-17 2009-12-09 Proprietary circuit layout identification

Publications (2)

Publication Number Publication Date
KR20120012803A KR20120012803A (ko) 2012-02-10
KR101649852B1 true KR101649852B1 (ko) 2016-08-22

Family

ID=42077797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117025453A KR101649852B1 (ko) 2009-04-17 2009-12-09 독점 회로 레이아웃 식별

Country Status (6)

Country Link
US (2) US8397193B2 (ko)
JP (1) JP5404910B2 (ko)
KR (1) KR101649852B1 (ko)
CN (1) CN102395971B (ko)
SG (1) SG175063A1 (ko)
WO (1) WO2010119234A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140258156A1 (en) * 2013-03-05 2014-09-11 Achilleas Tziazas System and method to authenticate integrated circuits
US10095825B2 (en) 2014-09-18 2018-10-09 Samsung Electronics Co., Ltd. Computer based system for verifying layout of semiconductor device and layout verify method thereof
US10026661B2 (en) 2014-09-18 2018-07-17 Samsung Electronics Co., Ltd. Semiconductor device for testing large number of devices and composing method and test method thereof
US9811626B2 (en) 2014-09-18 2017-11-07 Samsung Electronics Co., Ltd. Method of designing layout of semiconductor device
US9767248B2 (en) 2014-09-18 2017-09-19 Samsung Electronics, Co., Ltd. Semiconductor having cross coupled structure and layout verification method thereof
US9704862B2 (en) 2014-09-18 2017-07-11 Samsung Electronics Co., Ltd. Semiconductor devices and methods for manufacturing the same
US10267853B2 (en) * 2015-12-18 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. System and method to diagnose integrated circuit
US10909302B1 (en) * 2019-09-12 2021-02-02 Cadence Design Systems, Inc. Method, system, and computer program product for characterizing electronic designs with electronic design simplification techniques

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060045325A1 (en) * 2004-08-31 2006-03-02 Semiconductor Insights Inc. Method of design analysis of existing integrated circuits
US20070198958A1 (en) 2006-02-17 2007-08-23 Zong Wu Tang Method and apparatus for using a database to quickly identify and correct a manufacturing problem area in a layout
US20080059927A1 (en) 2006-08-01 2008-03-06 Burkhard Ludwig Method and Device and Their Use for Checking the Layout of an Electronic Circuit

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086477A (en) * 1990-08-07 1992-02-04 Northwest Technology Corp. Automated system for extracting design and layout information from an integrated circuit
JPH04178772A (ja) 1990-11-13 1992-06-25 Toshiba Corp 回路設計支援システムおよび回路設計支援方法
US5875112A (en) * 1996-03-20 1999-02-23 Altera Corporation Methods for implementing circuit designs in physical circuits
JPH1091788A (ja) * 1996-09-19 1998-04-10 Dainippon Screen Mfg Co Ltd パターン位置合わせ装置およびパターン位置合わせ方法
JP4178772B2 (ja) 2001-08-10 2008-11-12 日本ゼオン株式会社 ロッド保持用緩衝部材およびロッド輸送用コンテナ
US7028276B2 (en) * 2003-09-10 2006-04-11 Lsi Logic Corporation First time silicon and proto test cell notification
US7523429B2 (en) * 2004-02-20 2009-04-21 Takumi Technology Corporation System for designing integrated circuits with enhanced manufacturability
US7418693B1 (en) * 2004-08-18 2008-08-26 Cadence Design Systems, Inc. System and method for analysis and transformation of layouts using situations
WO2006138410A2 (en) * 2005-06-14 2006-12-28 Cadence Design Systems, Inc. Method and system for using pattern matching to process an integrated circuit design
US7644383B2 (en) * 2005-06-30 2010-01-05 Texas Instruments Incorporated Method and system for correcting signal integrity crosstalk violations
JP2007128383A (ja) 2005-11-07 2007-05-24 Toyota Motor Corp 類似回路検索装置およびその方法
US7703067B2 (en) * 2006-03-31 2010-04-20 Synopsys, Inc. Range pattern definition of susceptibility of layout regions to fabrication issues
US8516418B2 (en) * 2006-06-30 2013-08-20 Oracle America, Inc. Application of a relational database in integrated circuit design
JP4997849B2 (ja) * 2006-07-04 2012-08-08 富士通セミコンダクター株式会社 半導体装置の検証システム
US20080109773A1 (en) * 2006-11-02 2008-05-08 Daniel Douriet Analyzing Impedance Discontinuities In A Printed Circuit Board
US7788612B2 (en) * 2007-03-30 2010-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. System, method, and computer program product for matching cell layout of an integrated circuit design
JP2008269242A (ja) * 2007-04-19 2008-11-06 Nec Electronics Corp レイアウトデータのデータ構造及びレイアウト検証プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060045325A1 (en) * 2004-08-31 2006-03-02 Semiconductor Insights Inc. Method of design analysis of existing integrated circuits
US20070198958A1 (en) 2006-02-17 2007-08-23 Zong Wu Tang Method and apparatus for using a database to quickly identify and correct a manufacturing problem area in a layout
US20080059927A1 (en) 2006-08-01 2008-03-06 Burkhard Ludwig Method and Device and Their Use for Checking the Layout of an Electronic Circuit

Also Published As

Publication number Publication date
US20130246984A1 (en) 2013-09-19
SG175063A1 (en) 2011-11-28
US20100269073A1 (en) 2010-10-21
US8397193B2 (en) 2013-03-12
CN102395971A (zh) 2012-03-28
KR20120012803A (ko) 2012-02-10
JP2012524315A (ja) 2012-10-11
JP5404910B2 (ja) 2014-02-05
WO2010119234A1 (en) 2010-10-21
CN102395971B (zh) 2014-02-19
US8881078B2 (en) 2014-11-04

Similar Documents

Publication Publication Date Title
KR101649852B1 (ko) 독점 회로 레이아웃 식별
Pol et al. Unstable taxa in cladistic analysis: identification and the assessment of relevant characters
JP2007200014A (ja) 情報処理装置、情報処理方法、情報処理プログラム及び記録媒体
CN108304328B (zh) 一种众包测试报告的文本描述生成方法、系统及装置
US11385866B2 (en) System and method for automatic software application creation
KR20070009338A (ko) 이미지 상호간의 유사도를 고려한 이미지 검색 방법 및장치
US20110307488A1 (en) Information processing apparatus, information processing method, and program
CN112328499A (zh) 一种测试数据生成方法、装置、设备及介质
CN108664471A (zh) 文字识别纠错方法、装置、设备及计算机可读存储介质
CN111190880B (zh) 一种数据库检测方法、装置和计算机可读存储介质
JP2006065882A (ja) 情報処理装置、情報処理方法、およびプログラム
JP2009026020A (ja) 負荷試験システムおよび負荷試験データ作成方法、ならびにそのプログラム
Ghan et al. Clustering and pattern matching for an automatic hotspot classification and detection system
CN116682130A (zh) 图签信息的提取方法、装置、设备及可读存储介质
US10042638B2 (en) Evaluating documentation coverage
Karresand Separating Trojan horses, viruses, and worms-a proposed taxonomy of software weapons
US20230237019A1 (en) Terminal and method for storing and parsing log data
CN111368128A (zh) 目标图片的识别方法、装置和计算机可读存储介质
US11716350B2 (en) Systems and methods of detecting anomalous websites
CN101882159A (zh) 数据库的检测方法及装置
Alam et al. DRDebug: Automated Design Rule Debugging
US20230297620A1 (en) Information search apparatus, information search method, and computer-readable recording medium
JP2010044662A (ja) プログラム及び情報処理装置
Shay et al. Measuring whitespace patterns as an indication of plagiarism
CN117113302A (zh) 文本水印生成方法和文本验证方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190718

Year of fee payment: 4