CN113868997A - 基于与缺陷相关联的计算机辅助设计标识符来分割缺陷 - Google Patents
基于与缺陷相关联的计算机辅助设计标识符来分割缺陷 Download PDFInfo
- Publication number
- CN113868997A CN113868997A CN202110736631.XA CN202110736631A CN113868997A CN 113868997 A CN113868997 A CN 113868997A CN 202110736631 A CN202110736631 A CN 202110736631A CN 113868997 A CN113868997 A CN 113868997A
- Authority
- CN
- China
- Prior art keywords
- defect
- defects
- identifiers
- cad
- polygons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Medical Informatics (AREA)
- Software Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本公开的各实施例涉及基于与缺陷相关联的计算机辅助设计(CAD)标识符来分割缺陷。针对缺陷集合中的每个缺陷,可以将缺陷与从计算机辅助设计(CAD)标识符的集合构造的缺陷属性相关联,CAD标识符与集成电路(IC)设计中的与缺陷的缺陷区域重叠的多边形相关联。接下来,可以基于相关联的缺陷属性将缺陷集合分割成缺陷组。缺陷组可以用于对缺陷集合执行附加处理。
Description
相关申请的交叉引用
本申请要求于2020年6月30日提交的美国临时专利申请号63/046,425的优先权,上述申请通过整体引用并入本文。
技术领域
本公开涉及集成电路(IC)设计、制造和测试。更具体地,本公开涉及基于与缺陷相关联的计算机辅助设计(CAD)标识符来分割缺陷。
背景技术
由于集成密度的急剧增加,由晶圆检查工具报告的缺陷的数目急剧增加。审查大量缺陷可能是不切实际的。
发明内容
本文描述的实施例的特征在于用于基于与缺陷相关联的CAD标识符来分割(segregation)缺陷的技术和系统。针对缺陷的集合中的每个缺陷,可以将缺陷与从CAD标识符的集合构造的缺陷属性进行关联,CAD标识符与IC设计中的多边形相关联,该多边形与缺陷的缺陷区域重叠。接下来,可以基于相关联的缺陷属性将缺陷的集合分割成缺陷组。缺陷组可以用于对缺陷的集合执行附加处理。
在一些实施例中,CAD标识符集合包括小区标识符的集合,小区标识符包括与缺陷区域重叠的多边形。在一些实施例中,CAD标识符的集合包括一个或多个小区标识符以及一个或多个区域标识符,该一个或多个小区标识符以及一个或多个区域标识符包括与缺陷区域重叠的多边形。在一些实施例中,CAD标识符集合包括网标识符的集合,网标识符包括与缺陷区域重叠的多边形。在一些实施例中,CAD标识符的集合包括一个或多个网标识符以及一个或多个区域标识符,该一个或多个网标识符以及一个或多个区域标识符包括与缺陷区域重叠的多边形。
在一些实施例中,基于相关联的缺陷属性将缺陷的集合分割成缺陷组包括使用机器学习(ML)聚类技术。
在一些实施例中,使用缺陷组对缺陷的集合执行附加处理包括:基于缺陷组来采样缺陷以进一步审查。
在一些实施例中,使用缺陷组对缺陷的集合执行附加处理包括:分析给定缺陷组中的缺陷,以标识给定缺陷组中的缺陷的根本原因。
在一些实施例中,使用缺陷组对缺陷的集合执行附加处理包括:标识与缺陷组相关联的热点图案。在一些实施例中,热点图案可以用于标识IC设计中的附加热点位置。在一些实施例中,热点图案可以用于过滤缺陷。
附图说明
可以基于以下给出的详细描述和附图来理解本公开。附图用于说明目的,并不限制本公开的范围。此外,附图不一定按比例绘制。
图1示出了根据本文描述的一些实施例的将缺陷与基于一个或多个小区标识符的属性相关联。
图2示出了根据本文描述的一些实施例的将缺陷与基于一个或多个小区标识符和一个或多个区域标识符的属性相关联。
图3示出了根据本文描述的一些实施例的将缺陷与基于一个或多个网标识符的属性相关联。
图4示出了根据本文描述的一些实施例的将缺陷与基于一个或多个网标识符和一个或多个布局小区区域标识符的属性相关联。
图5示出了根据本文描述的一些实施例的将缺陷与基于一个或多个网标识符和一个或多个网区域标识符的属性相关联。
图6A示出了根据本文描述的一些实施例的用于创建针对缺陷的属性的过程。
图6B示出了根据本文描述的一些实施例的基于与缺陷相关联的CAD标识符来分割缺陷的过程。
图7示出了根据本文描述的一些实施例的用于将缺陷分割成缺陷组并且使用缺陷组来执行进一步处理的流程。
图8示出了在诸如集成电路的制品的设计、验证和制造期间使用以转换和验证表示集成电路的设计数据和指令的过程的示例集合。
图9示出了计算机系统的示例机器,在该计算机系统中可以执行指令集合以使机器执行本文讨论的方法中的任何一个或多个方法。
具体实施方式
在半导体制造期间,晶圆可能会经历多个处理阶段。一个或多个处理阶段之后的结果可以使用晶圆检查工具来检查。晶圆检查工具可以捕获晶圆的图像,然后使用图像处理技术来检测缺陷。在本公开中,术语“缺陷”可以表示晶圆上的印刷图案与设计意图之间的(大于公差量的)偏差,并且该偏差由晶圆检查工具检测。例如,如果设计意图中的两个布局形状之间应该存在空间,并且晶圆检查工具检测到对应的印刷形状之间不存在空间,则晶圆检查工具可以指示在其中预期有空间的位置处存在缺陷。
由晶圆检查工具报告的缺陷可以被分类为真实缺陷或误报。真实缺陷是导致IC发生故障或不满足所期望的性能目标的被报告的缺陷,而误报是可以忽略的被报告的缺陷,因为该缺陷不会以任何有意义的方式影响IC的功能或性能。
在小技术节点处,由晶圆检查工具报告的大量缺陷可能是误报。通常,检查步骤之后是审查步骤,该审查步骤使用诸如扫描电子显微镜(SEM)的工具来验证被报告的缺陷是否为真实缺陷,并且帮助发现真实缺陷的可能原因。由于时间和资源限制,只有一小部分被报告的缺陷可以发送给SEM审查(SEM设备非常昂贵,并且SEM审查是耗时的步骤)。如果大多数被报告的缺陷是误报,则标识真实缺陷和发现真实缺陷的根本原因的过程会变得困难和缓慢。
使用多边形图案匹配的方法对于分档数百万个传入缺陷来说可能太慢且低效。此外,为了获得足够的信息来执行缺陷到布局的相关,可能需要审查大量的样本。这可能会导致审查过程的低吞吐量或在缺乏全面审查的情况下的低产出。
本文描述的实施例提供了用于在线缺陷分割和采样的有效和高效过程的系统和技术,从而可以考虑对所标识的缺陷进行审查。本文描述的实施例的优点包括但不限于:(1)解决检查缺陷的高误报率和难以发现真实缺陷的根本原因的问题,(2)减少用于确定缺陷的根本原因的资源量,以及(3)提高制造产量。
光学检查工具可以将设计数据中的物理布局结构与硅图像叠加。该信息可以帮助人们了解正在审查的缺陷是否与物理布局中的关键结构重叠。如果是这样,则该工具可以标记关键结构以供审查。具体而言,在半导体制造中的检查步骤之后,通常使用检查工具报告缺陷。通常以缺陷在晶圆上的位置和尺寸来报告缺陷。晶圆的坐标通常会转换为CAD坐标系中的对应坐标。
IC的物理布局可以由布局小区(cell,也可称为“单元”)的分层集合表示。每个布局小区可以包括多边形和/或一个或多个子小区。半导体制造中的缺陷可能是由多边形的特定几何定位引起的。多边形的特定几何定位又可以归因于布局小区的相对实例化。如果缺陷集合与布局小区的同一集合重叠,则可以为缺陷集合分配相同的属性标识符。然后可以使用属性标识符对相似的缺陷进行分组。
图1示出了根据本文描述的一些实施例的将缺陷与基于一个或多个小区标识符的属性相关联。
IC设计100可以包括布局小区102、104和106。每个布局小区可以包括多个多边形,例如多边形108。每个多边形可以表示IC芯片中的一种物理结构,并且两个多边形交界处的正方形可以表示两个多边形之间的接触部或通孔。每个缺陷可以与缺陷区域相关联。例如,缺陷D1、D2和D3可以分别与缺陷区域110、112和114相关联,这些缺陷区域在图1中示出为虚线椭圆。
在本文描述的一些实施例中,可以在与缺陷相关联的缺陷区域和属于一个或多个小区的多边形之间检测重叠。接下来,缺陷可以与基于包含重叠多边形的小区的集合的标识符构造的属性相关联。例如,缺陷D2与和多边形108重叠的缺陷区域112相关联。多边形108在布局小区106中。因此,缺陷D2可以与基于布局小区106的标识符的属性相关联。缺陷D3与缺陷区域114相关联,该缺陷区域114与属于小区104和106的多边形重叠。因此,缺陷D3可以与基于布局小区104和106的标识符的属性相关联。最后,缺陷D1不与任何多边形重叠。因此,缺陷D1可以与空标识符相关联并且被忽略,因为缺陷D1不会在IC芯片中引起任何制造问题。
布局小区区域可以显著大于典型缺陷区域。例如,如果小区分层结构合并为一个父小区,则与缺陷区域相比,父小区可以具有大的尺寸。如果属性基于小区标识符被构造,如参考图1所述,则当布局小区比典型缺陷区域大得多时,多个不相关的缺陷可能会与同一属性相关联。
本文描述的一些实施例可以将大的小区划分成多个区域并且为每个区域分配唯一标识符。接下来,对于给定的缺陷,可以在缺陷区域与一个或多个小区的一个或多个多边形之间检测重叠。然后,可以标识具有包含重叠多边形的小区的区域。接下来,缺陷于是可以与基于小区标识符和包含重叠多边形的区域标识符的属性相关联。
在本文描述的一些实施例中,布局小区尺寸阈值可以用于确定是否将小区划分为区域。具体地,如果布局小区的面积大于布局小区尺寸阈值,则可以将该布局小区划分为多个区域,使得每个区域小于或等于布局小区尺寸阈值。在本文描述的一些实施例中,布局小区中多边形的阈值数目可以用于确定是否对布局小区进行划分。具体地,如果布局小区的多边形数目大于多边形阈值数目,则可以将布局小区划分为多个区域。否则,如果布局小区中的多边形数目小于或等于多边形阈值数目,则布局小区可以不被划分为多个区域。一旦小区已经被划分为多个区域,每个区域都可以被分配唯一的标识符。接下来,可以使用布局小区标识符和区域标识符的组合来唯一地引用特定布局小区内的特定区域。例如,可以通过连接布局小区标识符和区域标识符(之间具有可选的分隔符)来形成小区内的区域的唯一标识符。
图2示出了根据本文所描述的一些实施例的基于一个或多个小区标识符以及一个或多个区域标识符来将缺陷与属性相关联。
布局小区200可以被划分为区域202、204、206以及208中。具有缺陷区域210的缺陷与在布局小区200的区域202和204中的多边形重叠。该缺陷可以与基于针对布局小区200的小区标识符以及针对区域202和204的区域标识符的属性相关联。同样的,具有缺陷区域212的缺陷与在布局小区200的区域206中的多边形重叠。该缺陷可以与基于针对布局小区200的小区标识符以及针对区域206的区域标识符的属性相关联。
提取的基于CAD的属性可以不限于从物理布局导出的属性。在一些实施例中,还可以使用定义与缺陷相关联的高等级电路设计构造的属性。例如,也可以使用与缺陷相关联的网表属性。
具体而言,在一些实施例中,内部布局网可以被用于将布局小区划分为逻辑地可识别的组。内部布局网也可以被用于表示在布局小区内多边形的相对定位。在IC设计布局中,来自多个层的多边形可以通过通孔彼此重叠,以形成电连接。电连接的多边形集合可以被称为网。内部布局网可以表示在布局小区内的电连接的多边形集合。当在IC芯片的不同区域中实例化布局小区时,这些内部布局网可以以相同的方式打印。因此,可以使用与缺陷区域重叠的内部布局网集合来构造缺陷属性。
可以使用多种技术来标识内部布局网。在一种技术中,如果布局与原理图(LVS)映射可用,则可以直接从LVS映射中使用布局网的标签。在另一种技术中,如果LVS映射不可用,则可以通过使用层连接性信息来跟踪网,这有时被称为在线跟踪。接下来,可以例如基于相对于布局小区范围的跟踪的左下角的位置,来分配由在线跟踪形成的内部布局网,然后使用网的多边形的实际坐标来处理与具有相同左下角的其他布局网的碰撞。
图3示出了根据本文所描述的一些实施例的基于一个或多个网标识符来将缺陷与属性相关联。
布局小区300可以包括网302、304和306。如图3所示,每个网可以包括多个电连接的多边形。具有缺陷区域308的缺陷与布局小区300的网302和304中的多边形重叠。该缺陷可以与基于针对网302和304的网标识符的属性相关联。同样,具有缺陷区域310的缺陷与布局小区300的网306中的多边形重叠。该缺陷可以与基于针对网306的网标识符的属性相关联。
图4示出了根据本文所描述的基于一个或多个网标识符以及一个或多个布局小区来将缺陷与属性相关联。
如果内部布局网大于缺陷区域,则一些实施例可以使用布局小区区域标识符以及网标识符来构建针对缺陷的属性。例如,布局小区400可以包括网402、404和406。此外,布局小区400可以被划分为区域412、414、416和418,并且每个区域可以被分配独特标识符。具有缺陷区域408的缺陷与布局小区400的区域412中的网402中的多边形重叠。因此,该缺陷可以与基于针对网402的网标识符以及针对区域412的区域标识符的属性相关联。另一方面,具有缺陷区域410的缺陷与布局小区400的区域418中的网402中的多边形重叠。因此,该缺陷可以与基于针对网402的网标识符和针对区域418的区域标识符的属性相关联。
在本文所描述的一些实施例中,针对网的边界框可以被划分为多个区域,并且每个区域可以被分配唯一的标识符。接下来,网标识符与区域标识符的组合可以被使用以构建针对缺陷的属性。
图5示出了根据本文所描述的一些实施例的基于一个或多个网标识符以及一个或多个网区域标识符来将缺陷与属性相关联。
网500周围的边界框可以被划分为网区域502、504、506和508。接下来,一些实施例可以使用网区域标识符和网标识符来构造针对缺陷的属性。例如,具有缺陷区域510的缺陷与网区域502和504中的网500中的多边形重叠。因此,该缺陷可以与基于针对网500的网标识符和针对区域502和504的区域标识符的属性相关联。另一方面,具有缺陷区域512的缺陷与区域508中的网500中的多边形重叠。因此,该缺陷可以与基于针对网500的网标识符和针对区域508的区域标识符的属性相关联。
本文所描述的实施例可以大体上提取对应于半导体制造缺陷的任何CAD标识符。从共同根本原因所引起的缺陷针对一个或多个提取的CAD标识符可以具有匹配或相似的值。CAD标识符可以从以下项获得:小区信息、实例层级信息、布局多边形连接性、网表信息以及多边形的矩(moment)。CAD标识符的示例包括但不限于:小区标识符(例如,CELL_A)、网标识符(例如,NET_A)、区域标识符(例如,REG_1)。在一些实施例中,通过使用基于机器学习(ML)的聚类技术,针对缺陷的CAD标识符可以被用于构件缺陷属性,并且缺陷属性可以被用于将缺陷划分为组。缺陷属性的示例包括但不限于小区标识符的集合、网标识符的集合、区域标识符的集合或其组合(例如,“{CELL_A,CELL_B,CELL_C}”“{CELL_A(REG_1),CELL_B(REG_1,REG_2)”)。本文所描述的一些实施例可以维护缺陷属性的数据库。如果针对传入的缺陷的数据库条目不存在,则针对该缺陷的新属性可以被创建并且被存储在数据库中。
图6A示出了根据本文所描述的一些实施例的用于创建针对缺陷的属性的过程。
可以检测在IC设计中与同缺陷相关联的缺陷区域重叠的一组多边形(在602处)。接下来,基于重叠多边形可以从IC设计提取一组CAD标识符(在604处)。基于CAD标识符的集合可以构造缺陷属性(在606处)。接下来,可以在缺陷属性数据库中搜索缺陷属性(在608处)。如果在数据库中发现缺陷属性,则可以返回与缺陷属性相对应的数据库记录标识符(在610处)。另一方面,如果在数据库中没有找到缺陷属性,则可以针对该缺陷属性创建新的数据库记录,并且可以返回与新的数据库记录相对应的数据库记录标识符(在612处)。
在一些实施例中,数据库搜索可以执行精确匹配。在一些实施例中,数据库搜索可以匹配标识符的阈值百分比。基于百分比的匹配可以有助于捕捉具有故障多边形构造的多个缺陷的公共关键区域。具体地,匹配标识符的百分比可以允许忽略剩余的非关键多边形构造,并且通过匹配布局小区的关键子集来匹配多边形的关键循环组织。例如,假设配置中的匹配百分比设置为80%。此外,在此示例中,在数据库中可以存在以下缺陷属性:
Attr#1={CELL_A,CELL_B,CELL_C,CELL_D,CELL_E}
Attr#2={CELL_A,CELL_B,CELL_E,CELL_F,CELL_G}
接下来,可以利用标识符{CELL_A,CELL_C,CELL_D,CELL_E}来接收缺陷。在这种情况下,一些实施例可以将缺陷与属性“Attr#1”匹配,这是因为标识符中的80%匹配(即,五个标识符中的四个标识符匹配)。该近似可以帮助实施例忽略不与根本原因对应的多边形结构。在一些实施例中,用于匹配缺陷属性的百分比阈值可以由用户设置。
图6B示出了根据本文所描述的一些实施例的基于与缺陷相关联的CAD标识符来分割缺陷的过程。
针对缺陷集合中的每个缺陷,该缺陷可与由CAD标识符集合构成的缺陷属性相关联,该CAD标识符与IC设计中与缺陷的缺陷区域重叠的多边形相关联(在652处)。例如,图1至图6A所示的实施例可以被用于构造缺陷属性和维护缺陷属性数据库。具体地,CAD标识符集合可以包括小区标识符集合,小区标识符集合包括与缺陷区域重叠的多边形。在一些实施例中,CAD标识符集合可以包括一个或多个小区标识符以及一个或多个区域标识符,该区域标识符包括与缺陷区域重叠的多边形。在一些实施例中,CAD标识符集合可以包括网标识符集合,该网标识符包括与缺陷区域重叠的多边形。在一些实施例中,CAD标识符集合可以包括一个或多个网标识符以及一个或多个区域标识符,该区域标识符包括与缺陷区域重叠的多边形。
接下来,基于相关联的缺陷属性可以将缺陷集合划分为缺陷组(在654处)。在一些实施例中,ML聚类技术可以被用于将检查缺陷的集合划分为多个缺陷组。
然后可使用缺陷组对缺陷集合执行附加处理(在656处)。对缺陷集合进行附加处理的示例可以包括但不限于:(1)基于与检查缺陷相关联的缺陷组对缺陷进行采样以便进一步审查,(2)分析在给定缺陷组中的缺陷,以标识针对给定缺陷组中的缺陷的根本原因,(3)标识与缺陷组相关联的热点图案,(4)使用热点图案来标识IC芯片中的附加热点位置,以及(5)使用热点图案过滤缺陷。
图7示出了根据本文描述的一些实施例的用于将缺陷分割成缺陷组并且使用缺陷组来执行进一步处理的流程。可以在晶片上识别缺陷的集合(702)。CAD设计704可用于计算缺陷的CAD标识符(706)。在一些实施例中,ML聚类(708)可用于将缺陷分组成不同的组。接下来,这些组可以用于各种应用,包括但不限于采样以供进一步审查(710)、根本原因分析(712)以及用于识别热点(714)。
每个缺陷可以表示为多维空间中的点,其中与缺陷相关联的每种类型的CAD标识符可以对应于不同的维度。ML聚类技术可以确定彼此接近并且远离其他点的点的聚类。下面示出了一些ML聚类技术:
热点标识714可以用于标识整个IC芯片(716)中的热点,并且还可以用于过滤缺陷。例如,缺陷滤波能力718可以被用于获得实质上较小缺陷集合720。
一些实施例可以被用于找到类似缺陷,这可以有助于对缺陷进行取样以用于有效地审查。具体来说,具有较大数目的缺陷的缺陷组可以以较高优先级被取样,因为这些缺陷可能更系统性。在对具有高缺陷群体的给定缺陷组进行取样并且发现具有大于阈值的真实/错误警报缺陷比率之后,可以不从给定缺陷组对更多的缺陷进行取样,因为缺陷组中识别的任何额外真实缺陷将不太可能提供针对确定真实缺陷的根本原因的任何新信息。可以将取样优先级指派给缺陷组,并且从给定缺陷组取样的缺陷的数目可以基于缺陷组。具体来说,可以从较高优先级的缺陷组取样更多缺陷。可以针对具有下一较高缺陷计数的缺陷组增加取样优先级,直到达到真实缺陷阈值或假警报阈值为止。以此方式,本文中所描述的实施例可以使审查过程更有效并且可以改进芯片制造的整体产量。
本文中所描述的一些实施例可以被用于基于传入检查缺陷的相关联CAD识别符来过滤传入检查缺陷。具体来说,对应于真实缺陷的缺陷属性可以被称作关键缺陷属性。关键缺陷属性可以被用于在IC芯片区域中搜索可能包括真实缺陷的位置。这些区域可以被称作热点,并且可以被用于预测未来传入检验缺陷的分类。
本文中所描述的一些实施例可以被用于辅助不覆盖新缺陷根本原因。关键缺陷属性可以被用于在故障分析期间推断缺陷的底层根本原因。
本文中所描述的一些实施例实现有效SEM审查。在同一组下并且具有相同或相似的CAD标识符的缺陷将表现出相似的根本原因。因此,如果缺陷组内的足够数目的缺陷(例如,超出可定制阈值)变为真实或滋扰缺陷,那么其余缺陷可以分别被预测为真实或滋扰缺陷。这有助于决定选择样本以供审查的选择。来自不同缺陷组的、与CAD标识符值的集合相关的缺陷可以用于发现潜在的根本原因,从而导致更有效的审查周期并提高制造过程的总体产量。
一些实施例可以帮助发现缺陷的“系统性”,并且帮助确定缺陷的根本原因。与系统缺陷相关的CAD标识符值具有关于缺陷后的可能根本原因的有价值的见解。例如,考虑与金属线的接近度相关联的标识符。如果发现某些缺陷组始终失效,并且大多数缺陷对于“金属线的接近度”识别符具有类似值,那么可以推断出缺陷可以归因于金属线的接近度而引起,并且此是根本原因可以通过进一步调查来确认。
一些实施例可以帮助搜索可能的热点并且过滤传入的检查缺陷。如果来自给定组的缺陷变成主要是真实缺陷或是主要有害缺陷(具有可定制阈值),那么可以搜索整个芯片以寻找对应于所述组的识别符值的存在。匹配特定标识符值的这些芯片区域可以被称为热点。
一些实施例可以帮助搜索芯片布局中的针对特定CAD标识符值的匹配区域。在缺陷审查之后,缺陷可以分类为真实缺陷或假警报。如果发现特定标识符值跨真实缺陷再发生,则可以搜索整个芯片以寻找具有这些CAD标识符值的区域的存在。这些区域可以称为热点,并且可以被用于快速过滤或分类未检验的缺陷。
图8示出了在诸如集成电路的制品的设计、验证和制造期间使用的、用于变换和验证表示集成电路的设计数据和指令的过程800的示例集合。这些过程中的每个过程可以被构造和启用为多个模块或操作。术语“EDA”表示术语“电子设计自动化”。EDA可以使用一个或多个CAD工具。这些过程从创建具有由设计者提供的信息的产品创意810开始,该信息被转换以创建使用一组EDA过程812的制品。当设计完成时,设计被流片834,这是当集成电路的原图(例如,几何图案)被发送到制造设施以制造掩模集时发生的,然后掩模集被用于制造集成电路。在流片之后,制造半导体管芯836,并且执行封装和组装工艺838以产生完成的集成电路840。
电路或电子结构的规范的范围可以从低级晶体管材料布局到高级描述语言。高级表示可以用于使用硬件描述语言(‘HDL’)(诸如VHDL、Verilog、SystemVerilog、SystemC、MyHDL或OpenVera)来设计电路和系统。HDL描述可以被变换为逻辑级寄存器传输级(‘RTL’)描述、门级描述、布局级描述或掩模级描述。作为更具体的描述的每个较低的表示级别将更有用的细节添加到设计描述中,例如,针对包括描述的模块的更多细节。作为更具体描述的较低级别的表示可以由计算机生成、从设计库导出、或者由另一设计自动化过程创建。用于指定更详细描述的表示语言的较低级别的规范语言的示例是SPICE,其用于具有许多模拟组件的电路的详细描述。在每个表示级别的描述被使得能够由该层的对应工具(例如,正式核实工具)使用。设计过程可以使用图8中描绘的序列。通过EDA产品(或工具)实现所描述的工艺。
在系统设计814期间,要制造的集成电路的功能被指定。可以针对期望的特性(诸如功耗、性能、面积(代码的物理和/或线)以及成本的降低等)来优化设计。将设计划分成不同类型的模块或部件可以在该阶段发生。
在逻辑设计和功能验证816期间,以一种或多种描述语言指定电路中的模块或组件,并且检查规范的功能准确性。例如,可以验证电路的部件以生成与所设计的电路或系统的规范的要求相匹配的输出。功能验证可以使用仿真器和其他程序,诸如测试台生成器、静态HDL检验器和正式检验器。在一些实施例中,称为“模拟器”或“原型系统”的部件的特殊系统用于加速功能验证。
在测试818的合成和设计期间,HDL代码被转换为网表。在一些实施例中,网表可以是图形结构,其中图形结构的边缘表示电路的组件,并且其中图形结构的节点表示组件如何互连。HDL代码和网表都是可以由EDA产品使用以验证集成电路在制造时根据指定设计执行的制造的分层制品。可以针对目标半导体制造技术优化网表。另外,可以测试完成的集成电路以验证集成电路满足说明书的要求。
在网表验证820期间,检查网表是否符合时序约束并符合HDL代码。在设计规划822期间,针对定时和顶层路由构建和分析集成电路的整体平面图。
在布局或物理实现824期间,发生物理放置(诸如晶体管或电容器的电路组件的定位)和布线(通过多个导体连接电路组件),并且可以执行从库中选择小区以实现特定逻辑功能。如本文中所使用,术语“小区”可以指定提供布尔逻辑功能(例如,AND、OR、NOT、XOR)或存储功能(例如,触发器或锁存器)的一组晶体管、其它组件和互连。如本文中所使用,电路“块”可以指两个或更多小区。小区和电路块两者都可以被称为模块或部件,并且被实现为物理结构和仿真两者。针对所选择的小区(基于‘标准小区’)指定参数(例如大小),并且使其能够在数据库中访问以供EDA产品使用。
在分析和提取826期间,在布局层级处验证电路功能,这允许布局设计的改进。在物理验证828期间,检查布局设计以确保制造约束是正确的,诸如DRC约束、电约束、光刻约束,并且电路装置的功能匹配HDL设计规范。在分辨率增强830期间,转换布局的几何形状以改进如何制造电路设计。
在流片期间,创建要用于(如果适当的话,在应用光刻增强之后)光刻掩模的生产的数据。在掩模数据准备832期间,“流片”数据用于产生光刻掩模,这些光刻掩模用于产生完成的集成电路。
计算机系统(诸如图9的计算机系统900)的存储子系统可以用于存储由本文描述的EDA产品中的一些或全部EDA产品使用的程序和数据结构,以及用于库的小区的开发以及用于使用库的物理和逻辑设计的产品。
图9示出了计算机系统900的示例机器,在该示例机器中可以执行用于使机器执行本文所讨论的方法中的任何一个或多个方法的指令集。在备选实施方式中,机器可以连接(例如,联网)到LAN、内联网、外联网和/或因特网中的其他机器,机器可以在客户端-服务器网络环境中的服务器或客户端机器的容量下操作,作为对等(或分布式)网络环境中的对等机器,或者作为云计算基础设施或环境中的服务器或客户端机器操作。
机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、web设备、服务器、网络路由器、交换机或网桥、或者能够执行指定要由该机器采取的动作的一组指令(顺序地或以其他方式)的任何机器。此外,虽然示出了单个机器,但是术语“机器”还应当被认为包括单独地或联合地执行一组(或多组)指令以执行本文所讨论的任何一种或多种方法的机器的任何集合。
示例计算机系统900包括处理设备902、主存储器904(例如,只读存储器(ROM)、闪存、诸如同步DRAM(SDRAM)的动态随机存取存储器(DRAM)、静态存储器906(例如,闪存、静态随机存取存储器(SRAM)等))以及经由总线930彼此通信的数据存储设备918。
处理设备902表示一个或多个处理器,诸如微处理器、中央处理小区等。更具体地,处理设备可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、或实现其他指令集的处理器、或实现指令集的组合的处理器。处理设备902还可以是一个或多个专用处理设备,诸如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理设备902可以被配置为执行用于执行本文描述的操作和步骤的指令926。
计算机系统900还可以包括网络接口设备908以通过网络920进行通信。计算机系统900还可以包括视频显示小区910(例如,液晶显示器(LCD)或阴极射线管(CRT))、字母数字输入设备912(例如,键盘)、光标控制设备914(例如,鼠标)、图形处理小区922、信号生成设备916(例如,扬声器)、图形处理小区922、视频处理小区928以及音频处理小区932。
数据存储设备918可以包括机器可读存储介质924(也称为非暂态计算机可读介质),其上存储有体现本文所描述的方法或功能中的任何一个或多个的一个或多个指令集926或软件。指令926还可以在其由计算机系统900执行期间完全或至少部分地驻留在主存储器904内和/或处理设备902内,主存储器904和处理设备902也构成机器可读存储介质。
在一些实施方式中,指令926包括用于实现与本公开相对应的功能的指令。虽然机器可读存储介质924在示例实现中被示为单个介质,但是术语“机器可读存储介质”应当被认为包括存储一个或多个指令集的单个介质或多个介质(例如,集中式或分布式数据库和/或相关联的高速缓存和服务器)。术语“机器可读存储介质”还应当被认为包括能够存储或编码指令集的任何介质,所述指令集用于由机器执行并且使得机器和处理设备902执行本公开的任何一种或多种方法。因此,术语“机器可读存储介质”应当被认为包括但不限于固态存储器、光学介质和磁性介质。
已经根据对计算机存储器内的数据位的操作的算法和符号表示呈现了前述详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用来最有效地将他们工作的实质传达给本领域的其他技术人员的方式。算法可以是导致期望结果的操作的序列。操作是需要对物理量进行物理操纵的操作。这样的量可以采取能够被存储、组合、比较和以其他方式操纵的电信号或磁信号的形式。这样的信号可以被称为位、值、元素、符号、字符、项、数字等。
然而,应当牢记,所有这些和类似的术语将与适当的物理量相关联,并且仅仅是应用于这些量的方便标签。除非特别声明,否则如从本公开显而易见的,应当理解,在整个说明书中,某些术语指的是计算机系统或类似电子计算设备的动作和过程,其将计算机系统的寄存器和存储器内表示为物理(电子)量的数据操纵和变换成计算机系统存储器或寄存器或其他这样的信息存储设备内类似地表示为物理量的其他数据。
本公开还涉及用于执行本文中的操作的装置。该装置可以被专门构造用于预期目的,或者其可以包括由存储在计算机中的计算机程序选择性地激活或重新配置的计算机。这样的计算机程序可以存储在计算机可读存储介质中,诸如但不限于任何类型的磁盘,包括软盘、光盘、CD-ROM和磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡、或适于存储电子指令的任何类型的介质,每个都耦合到计算机系统总线。
本文呈现的算法和显示并不固有地与任何特定计算机或其他装置相关。各种其他系统可以与根据本文的教导的程序一起使用,或者可以证明对于构造更专用的装置来执行该方法是方便的。另外,不参考任何特定编程语言来描述本公开。应当理解,可以使用各种编程语言来实现如本文所述的本公开的教导。
本公开可以被提供为计算机程序产品或软件,其可以包括其上存储有指令的机器可读介质,所述指令可以用于对计算机系统(或其他电子设备)进行编程以执行根据本公开的过程。机器可读介质包括用于以机器(例如,计算机)可读的形式存储信息的任何机制。例如,机器可读(例如,计算机可读)介质包括机器(例如,计算机)可读存储介质,诸如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光存储介质、闪存设备等。
在前述公开内容中,已经参考本公开内容的特定示例实现方式描述了本公开内容的实现方式。将明显的是,在不脱离所附权利要求中阐述的本公开的实施方式的更广泛的精神和范围的情况下,可以对其进行各种修改。在本公开涉及单数形式的一些元件的情况下,在附图中可以描绘多于一个的元件,并且相同的元件用相同的附图标记而被标记。因此,本公开和附图应被视为说明性意义而非限制性意义。
Claims (20)
1.一种方法,包括:
针对缺陷的集合中的每个缺陷,将所述缺陷与从计算机辅助设计CAD标识符的集合构造的缺陷属性进行关联,所述CAD标识符与集成电路IC设计中的多边形相关联,所述多边形与所述缺陷的缺陷区域重叠;
由处理器基于相关联的所述缺陷属性将所述缺陷的集合分割成缺陷组;以及
使用所述缺陷组对所述缺陷的集合执行附加处理,其中所述附加处理包括:分析给定缺陷组中的缺陷,以标识所述给定缺陷组中的缺陷的根本原因。
2.根据权利要求1所述的方法,其中所述CAD标识符的集合包括小区标识符的集合,所述小区标识符包括与所述缺陷区域重叠的多边形。
3.根据权利要求1所述的方法,其中所述CAD标识符的集合包括一个或多个小区标识符以及一个或多个区域标识符,所述一个或多个小区标识符以及所述一个或多个区域标识符包括与所述缺陷区域重叠的多边形。
4.根据权利要求1所述的方法,其中所述CAD标识符的集合包括网标识符的集合,所述网标识符包括与所述缺陷区域重叠的多边形。
5.根据权利要求1所述的方法,其中所述CAD标识符的集合包括一个或多个网标识符以及一个或多个区域标识符,所述一个或多个网标识符以及所述一个或多个区域标识符包括与所述缺陷区域重叠的多边形。
6.根据权利要求1所述的方法,其中基于相关联的所述缺陷属性将所述缺陷的集合分割成缺陷组包括:使用机器学习ML聚类技术。
7.根据权利要求1所述的方法,其中使用所述缺陷组对所述缺陷的集合执行附加处理包括:基于缺陷组来采样缺陷以进一步审查。
8.根据权利要求1所述的方法,其中使用所述缺陷组对所述缺陷的集合执行附加处理包括:标识与缺陷组相关联的热点图案。
9.根据权利要求8所述的方法,还包括使用所述热点图案来标识所述IC设计中的附加热点位置。
10.根据权利要求8所述的方法,还包括使用所述热点图案来过滤缺陷。
11.一种非暂态计算机可读存储介质,包括被存储的指令,所述指令在由处理器执行时使所述处理器执行以下操作:
针对缺陷的集合中的每个缺陷,将所述缺陷与从计算机辅助设计CAD标识符的集合构造的缺陷属性进行关联,所述CAD标识符与集成电路IC设计中的多边形相关联,所述多边形与所述缺陷的缺陷区域重叠;
基于相关联的所述缺陷属性将所述缺陷的集合分割成缺陷组;以及
使用所述缺陷组对所述缺陷的集合执行附加处理。
12.根据权利要求11所述的非暂态计算机可读存储介质,其中所述CAD标识符的集合包括小区标识符的集合,所述小区标识符包括与所述缺陷区域重叠的多边形。
13.根据权利要求11所述的非暂态计算机可读存储介质,其中所述CAD标识符的集合包括一个或多个小区标识符以及一个或多个区域标识符,所述一个或多个小区标识符以及所述一个或多个区域标识符包括与所述缺陷区域重叠的多边形。
14.根据权利要求11所述的非暂态计算机可读存储介质,其中所述CAD标识符的集合包括网标识符的集合,所述网标识符包括与所述缺陷区域重叠的多边形。
15.根据权利要求11所述的非暂态计算机可读存储介质,其中所述CAD标识符的集合包括一个或多个网标识符以及一个或多个区域标识符,所述一个或多个网标识符以及所述一个或多个区域标识符包括与所述缺陷区域重叠的多边形。
16.根据权利要求11所述的非暂态计算机可读存储介质,其中基于相关联的所述缺陷属性将所述缺陷的集合分割成缺陷组包括:使用机器学习ML聚类技术。
17.根据权利要求11所述的非暂态计算机可读存储介质,其中使用所述缺陷组对所述缺陷的集合执行附加处理包括:基于缺陷组来采样缺陷以进一步审查。
18.根据权利要求11所述的非暂态计算机可读存储介质,其中使用所述缺陷组对所述缺陷的集合执行附加处理包括:分析给定缺陷组中的缺陷,以标识所述给定缺陷组中的缺陷的根本原因。
19.根据权利要求11所述的非暂态计算机可读存储介质,其中使用所述缺陷组对所述缺陷的集合执行附加处理包括:标识与缺陷组相关联的热点图案。
20.一种系统,包括:
存储器,存储指令;以及
处理器,与所述存储器耦合并且执行所述指令,所述指令在被执行时使所述处理器执行以下操作:
针对缺陷的集合中的每个缺陷,
检测集成电路IC设计中与所述缺陷的缺陷区域重叠的多边形,
提取与所述多边形相关联的计算机辅助设计CAD标识符的集合,
基于所述CAD标识符构造缺陷属性,以及
将所述缺陷与所述缺陷属性相关联;
基于相关联的所述缺陷属性将所述缺陷的集合分割成缺陷组;以及
使用所述缺陷组对所述缺陷的集合执行附加处理。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063046425P | 2020-06-30 | 2020-06-30 | |
US63/046,425 | 2020-06-30 | ||
US17/362,085 US11861286B2 (en) | 2020-06-30 | 2021-06-29 | Segregating defects based on computer-aided design (CAD) identifiers associated with the defects |
US17/362,085 | 2021-06-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113868997A true CN113868997A (zh) | 2021-12-31 |
Family
ID=78990000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110736631.XA Pending CN113868997A (zh) | 2020-06-30 | 2021-06-30 | 基于与缺陷相关联的计算机辅助设计标识符来分割缺陷 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11861286B2 (zh) |
CN (1) | CN113868997A (zh) |
TW (1) | TW202205122A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11836423B2 (en) * | 2022-03-10 | 2023-12-05 | Siemens Industry Software Inc. | Machine learning-based clustering for curvilinear layout designs |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7283659B1 (en) * | 2002-01-09 | 2007-10-16 | Kla-Tencor Technologies Corporation | Apparatus and methods for searching through and analyzing defect images and wafer maps |
US7570796B2 (en) * | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US8595666B2 (en) * | 2009-07-09 | 2013-11-26 | Hitachi High-Technologies Corporation | Semiconductor defect classifying method, semiconductor defect classifying apparatus, and semiconductor defect classifying program |
US8315453B2 (en) * | 2010-07-27 | 2012-11-20 | Applied Materials Israel, Ltd. | Defect classification with optimized purity |
US9053259B1 (en) * | 2011-11-28 | 2015-06-09 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing pattern-based design enabled manufacturing of electronic circuit designs |
US9858658B2 (en) * | 2012-04-19 | 2018-01-02 | Applied Materials Israel Ltd | Defect classification using CAD-based context attributes |
US9595091B2 (en) * | 2012-04-19 | 2017-03-14 | Applied Materials Israel, Ltd. | Defect classification using topographical attributes |
KR102019534B1 (ko) * | 2013-02-01 | 2019-09-09 | 케이엘에이 코포레이션 | 결함 특유의, 다중 채널 정보를 이용한 웨이퍼 상의 결함 검출 |
US9865512B2 (en) * | 2013-04-08 | 2018-01-09 | Kla-Tencor Corp. | Dynamic design attributes for wafer inspection |
US10650508B2 (en) * | 2014-12-03 | 2020-05-12 | Kla-Tencor Corporation | Automatic defect classification without sampling and feature selection |
US10209628B2 (en) * | 2016-05-26 | 2019-02-19 | Kla-Tencor Corporation | System and method for defect classification based on electrical design intent |
US10204290B2 (en) * | 2016-10-14 | 2019-02-12 | Kla-Tencor Corporation | Defect review sampling and normalization based on defect and design attributes |
US10191112B2 (en) * | 2016-11-18 | 2019-01-29 | Globalfoundries Inc. | Early development of a database of fail signatures for systematic defects in integrated circuit (IC) chips |
US11238579B2 (en) * | 2017-01-18 | 2022-02-01 | Asml Netherlands B.V. | Defect pattern grouping method and system |
CN111542855A (zh) * | 2017-12-31 | 2020-08-14 | Asml荷兰有限公司 | 用于缺陷检查和复验的方法和系统 |
US10605745B2 (en) * | 2018-06-28 | 2020-03-31 | Applied Materials Israel Ltd. | Guided inspection of a semiconductor wafer based on systematic defects |
JP7053417B2 (ja) * | 2018-09-13 | 2022-04-12 | キオクシア株式会社 | 欠陥検査装置および欠陥検査方法 |
US10706205B2 (en) * | 2018-10-22 | 2020-07-07 | International Business Machines Corporation | Detecting hotspots in physical design layout patterns utilizing hotspot detection model with data augmentation |
US11263737B2 (en) * | 2019-01-10 | 2022-03-01 | Lam Research Corporation | Defect classification and source analysis for semiconductor equipment |
CN110414538B (zh) * | 2019-07-24 | 2022-05-27 | 京东方科技集团股份有限公司 | 缺陷分类方法、缺陷分类训练方法及其装置 |
US20210343001A1 (en) * | 2020-04-30 | 2021-11-04 | Kla Corporation | Training a machine learning model to generate higher resolution images from inspection images |
-
2021
- 2021-06-29 US US17/362,085 patent/US11861286B2/en active Active
- 2021-06-30 TW TW110124068A patent/TW202205122A/zh unknown
- 2021-06-30 CN CN202110736631.XA patent/CN113868997A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US11861286B2 (en) | 2024-01-02 |
TW202205122A (zh) | 2022-02-01 |
US20210406441A1 (en) | 2021-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7937678B2 (en) | System and method for integrated circuit planar netlist interpretation | |
US20070157140A1 (en) | Method and computer program product for trimming the analysis of physical layout versus schematic design comparison | |
US11922106B2 (en) | Memory efficient scalable distributed static timing analysis using structure based self-aligned parallel partitioning | |
US11379649B2 (en) | Advanced cell-aware fault model for yield analysis and physical failure analysis | |
US20220075920A1 (en) | Automated Debug of Falsified Power-Aware Formal Properties using Static Checker Results | |
US11853680B2 (en) | Incremental routing based pin assignment | |
US11861286B2 (en) | Segregating defects based on computer-aided design (CAD) identifiers associated with the defects | |
US11763059B2 (en) | Net-based wafer inspection | |
US11734489B2 (en) | Circuit layout verification | |
US11334698B2 (en) | Cell-aware defect characterization by considering inter-cell timing | |
US20210390244A1 (en) | System and Method for Synchronizing Net Text Across Hierarchical Levels | |
CN113204932A (zh) | 用于良率分析和物理故障分析的先进单元感知故障模型 | |
US11120184B2 (en) | Satisfiability sweeping for synthesis | |
US11573873B1 (en) | Adaptive cell-aware test model for circuit diagnosis | |
US20220382955A1 (en) | Constraint file-based novel framework for net-based checking technique | |
US11416661B2 (en) | Automatic derivation of integrated circuit cell mapping rules in an engineering change order flow | |
US12014127B2 (en) | Transforming a logical netlist into a hierarchical parasitic netlist | |
US11144700B1 (en) | Grouping nets to facilitate repeater insertion | |
US20220350950A1 (en) | Layout versus schematic (lvs) device extraction using pattern matching | |
US11972191B2 (en) | System and method for providing enhanced net pruning | |
US20230017872A1 (en) | Optimization of alternating büchi automata for formal verification of a circuit design | |
US11341310B1 (en) | Layout-versus-schematic (LVS) debugging and error diagnosis via type of graph matching | |
US20240070367A1 (en) | Selection and placement of safety mechanisms | |
US11561256B2 (en) | Correlation between emission spots utilizing CAD data in combination with emission microscope images | |
US20230083003A1 (en) | Optical path tracing in an optical circuit design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |