CN112416709B - 芯片动态功耗估计方法、装置、处理器芯片及服务器 - Google Patents

芯片动态功耗估计方法、装置、处理器芯片及服务器 Download PDF

Info

Publication number
CN112416709B
CN112416709B CN202011307004.6A CN202011307004A CN112416709B CN 112416709 B CN112416709 B CN 112416709B CN 202011307004 A CN202011307004 A CN 202011307004A CN 112416709 B CN112416709 B CN 112416709B
Authority
CN
China
Prior art keywords
signal set
signals
chip
module
power consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011307004.6A
Other languages
English (en)
Other versions
CN112416709A (zh
Inventor
潘杰
朱晓强
陈佰儒
李桥
郭津榜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202011307004.6A priority Critical patent/CN112416709B/zh
Publication of CN112416709A publication Critical patent/CN112416709A/zh
Application granted granted Critical
Publication of CN112416709B publication Critical patent/CN112416709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明实施例公开了一种芯片动态功耗估计方法、装置、处理器芯片及服务器，种芯片动态功耗估计方法，包括：获取芯片的测试用例；根据所述测试用例得到仿真波形；获取第一信号集；确定所述第一信号集中的各信号在所述仿真波形中的跳变情况；根据所述跳变情况从所述第一信号集中剔除部分信号，得到第二信号集；根据所述第二信号集中信号之间的相似性剔除所述第二信号集中部分相似的信号，得到第三信号集；剔除所述第三信号集中的噪声信号，得到目标信号集；基于所述目标信号集中的信号对所述芯片的各模块的动态功耗进行估计，该方法可提高芯片动态功耗估计的精度。

Description

芯片动态功耗估计方法、装置、处理器芯片及服务器
技术领域
本发明涉及计算机技术领域，尤其涉及一种芯片动态功耗估计方法、装置、处理器芯片及服务器。
背景技术
降低系统功耗、提高系统能耗效率有多种方法，DPM(动态功耗管理，Dynamicpower management)技术就是其中一种比较关键的技术。该技术是根据设备负载实时变化，动态调整设备供电的一种手段，这样可以使系统功耗最小化，同时动态的将功耗分配给系统中对功耗需求较大的部分，以达到最有效利用系统整体功耗的目的。
动态功耗管理的根基是获取芯工作中片各模块实时的功耗变化，然后管理模块根据各个部分的功耗与系统额定功耗进行比较，实时调整各部分功耗的分配，确保芯片能效最优，并保证整体功耗不超标，确保芯片能够稳定正常的工作。
对芯片各个部分功耗估计目前的主流技术一般分为两种，一种是设计专用的模拟电路模块来测量各个部分的功耗，这种方式电路面积较大且要适配不同规格功耗要求。另一种方式是利用芯片中一些特征信号(也可以称为特征事件，后文统一为特征信号)在一段时间内跳变次数来预估一段时间的平均功耗。在这种方式中，首先需挑选一个完备的信号集，该信号集中的信号数量需要足够少，这样才可提高计算效率，同时又需确保该信号集中的信号反应芯片的功耗变化。故，对于在对芯片的动态功耗进行估计时如何挑选特征信号是目前亟待解决的问题。
发明内容
有鉴于此，本发明一个或多个实施例提供一种芯片动态功耗估计方法、装置、处理器芯片及服务器，能够提高芯片动态功耗估计的精度。
本发明一个或多个实施例提供了一种芯片动态功耗估计方法，包括：获取芯片的测试用例；根据所述测试用例得到仿真波形；获取第一信号集，其中，第一信号集中包括所述芯片的各模块的输入信号或输出信号；确定所述第一信号集中的各信号在所述仿真波形中的跳变情况；根据所述跳变情况从所述第一信号集中剔除部分信号，得到第二信号集；根据所述第二信号集中信号之间的相似性剔除所述第二信号集中部分相似的信号，得到第三信号集；剔除所述第三信号集中的噪声信号，得到目标信号集；基于所述目标信号集中的信号对所述芯片的各模块的动态功耗进行估计。
可选的，获取第一信号集，包括：提取所述芯片的模块中的寄存器、锁存器以及硬核的输入信号或输出信号，得到所述第一信号集。
可选的，获取芯片的测试用例，包括：获取所述芯片在多个应用场景下的多个仿真片段；将所述多个仿真片段转换为多组测试向量，得到多个测试用例。
可选的，对应于所述多个测试用例具有多个仿真波形，根据所述第二信号集中信号之间的相似性剔除所述第二信号集中部分相似的信号，得到第三信号集，包括：根据信号在各仿真波形中的跳变的次数以及在所述多个仿真波形中的总跳变次数的平均值确定所述第二信号集中的信号之间的相关系数；根据所述第二信号集中的信号之间的相关系数对所述第二信号集中的信号进行聚类，得到多个类；从每个类中选择至少一个信号构成所述第三信号集。
可选的，根据所述跳变情况从所述第一信号集中剔除部分信号，得到第二信号集，包括：从所述第一信号集中剔除在对应于所述多个测试用例的多个仿真波形中跳变次数均不大于第一阈值的信号。
可选的，剔除所述第三信号集中的噪声信号，得到目标信号集，包括：获取对应于每个所述测试用例的所述芯片的中的模块对应的动态功耗；对于所述第三信号集中的各信号，基于所述模块的动态功耗与该模块的输入输出信号的跳变次数之间的线性关系建立方程组，得到对应于多个测试用例的一组线性方程组；利用正则化算法，基于所述线性方程组剔除所述第三信号集中对模块的功耗影响小的信号，得到所述目标信号集。
本发明一个或多个实施例还提供了一种芯片动态功耗估计装置，包括：第一获取模块，被配置为获取芯片的测试用例；仿真模块，被配置为根据所述测试用例得到仿真波形；第二获取模块，被配置为获取第一信号集，其中，第一信号集中包括所述芯片的各模块的输入信号或输出信号；确定模块，被配置为确定所述第一信号集中的各信号在所述仿真波形中的跳变情况；第一剔除模块，被配置为根据所述跳变情况从所述第一信号集中剔除部分信号，得到第二信号集；第二剔除模块，被配置为根据所述第二信号集中信号之间的相似性剔除所述第二信号集中部分相似的信号，得到第三信号集；第三剔除模块，被配置为剔除所述第三信号集中的噪声信号，得到目标信号集；估计模块，被配置为基于所述目标信号集中的信号对所述芯片的各模块的动态功耗进行估计。
可选的，所述第二获取模块具体被配置为：提取所述芯片的模块中的寄存器、锁存器以及硬核的输入信号或输出信号，得到所述第一信号集。
可选的，所述第一获取模块具备被配置为：获取所述芯片在多个应用场景下的多个仿真片段；将所述多个仿真片段转换为多组测试向量，得到多个测试用例。
可选的，对应于所述多个测试用例具有多个仿真波形，所述第二剔除模块具体被配置为：根据信号在各仿真波形中的跳变的次数以及在所述多个仿真波形中的总跳变次数的平均值确定所述第二信号集中的信号之间的相关系数；根据所述第二信号集中的信号之间的相关系数对所述第二信号集中的信号进行聚类，得到多个类；从每个类中选择至少一个信号构成所述第三信号集。
可选的，所述第一剔除模块具体被配置为：从所述第一信号集中剔除在对应于所述多个测试用例的多个仿真波形中跳变次数均不大于第一阈值的信号。
可选的，所述第三剔除模块具体被配置为：获取对应于每个所述测试用例的所述芯片的中的模块对应的动态功耗；对于所述第三信号集中的各信号，基于所述模块的动态功耗与该模块的输入输出信号的跳变次数之间的线性关系建立方程组，得到对应于多个测试用例的一组线性方程组；利用正则化算法，基于所述线性方程组剔除所述第三信号集中对模块的功耗影响小的信号，得到所述目标信号集。
本发明一个或多个实施例还提供了一种处理器芯片，包括：至少一个处理器核心、缓存；所述处理器核心，用于执行上述任意一种芯片动态功耗估计方法。
本发明一个或多个实施例还提供了一种服务器，包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为所述服务器的各个电路或器件供电；存储器用于存储可执行程序代码；所述处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行上述任意一种芯片动态功耗估计方法。
本发明一个或多个实施例提供的芯片动态功耗估计方法，基于芯片的测试用例得到仿真波形，根据芯片各模块的输入或输出信号在仿真波形中的跳变情况，剔除由芯片的各模块的输入信号或输出信号构成的第一信号集中的部分信号，得到第二信号集，再剔除该第二信号集中部分相似的信号以及噪声信号，最终得到目标信号集，该目标信号集中的信号数量较少，且信号都是对芯片的功耗影响较大的信号，故该方法可挑选出规模可控且最具代表性的信号集，该信号集可帮助提高动态功耗估计模块更加精准的估计动态功耗，可提高芯片动态功耗估计的精度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是根据本发明一个或多个实施例示出的一种芯片动态功耗估计方法的流程图；
图2是根据本发明一个或多个实施例示出的一种芯片动态功耗估计方法的流程图；
图3是根据本发明一个或多个实施例示出的一种芯片动态功耗估计装置的结构示意图；
图4是根据本发明一个或多个实施例示出的一种处理芯片的结构示意图；
图5是根据本发明一个或多个实施例示出的一种服务器的结构示意图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
图1是根据本发明一个或多个实施例示出的一种芯片动态功耗估计方法的流程图，如图1所示，该方法包括：
步骤101：获取芯片的测试用例；
例如，可以获取在芯片的结构设计阶段，芯片的测试数据中芯片在一些主流应用场景下对应的仿真片段，将该仿真片段转换为仿真用的测试向量，即得到测试用例，测试用例可以包括对应于多种不同应用场景下的多个测试用例。仿真片段例如可以是由仿真文件拆分得到。
步骤102：根据所述测试用例得到仿真波形；
例如，可基于上述多种应用场景中的各应用场景对应的测试用例产生多种仿真波形；
步骤103：获取第一信号集；
该第一信号集中例如可包括对芯片中的各模块的功耗具有影响的信号。该第一信号集例如可以是预先构建好的，或者，还可以是从芯片的各模块的输入信号以及输出信号中提取得到的。
需要说明的是，在本发明一个或多个实施例中，芯片中的模块例如可以指芯片中需进行功耗评估的功能模块，该模块中可包括寄存器、锁存器以及硬核(hard macro)中的至少一种，还可包括一些组合逻辑功能器件。这些模块涉及输入信号、输出信号，以及模块内部各器件之间传递的众多组合信号，但模块的最起始状态或者最终结果都取决于模块的输入信号或输出信号，其它信号仅能决定中间状态，而这些状态都可以被输入信号或输出信号表示出来，因此在选择信号时，可以将模块的中间组合信号排除，而只选择模块中的寄存器、锁存器以及硬核的输入信号或输出信号构成上述第一信号集。
步骤104：确定所述第一信号集中的各信号在所述仿真波形中的跳变情况；
例如可以确定出第一信号集中的各信号在上述多个测试用例所产生的仿真波形中的跳变次数，例如，可以是在一段时间内的跳变次数。以芯片中的一个模块为例，信号跳变例如是该模块的输入信号由高电平跳变为低电平，或由低电平跳变为高电平。
步骤105：根据所述跳变情况从所述第一信号集中剔除部分信号，得到第二信号集；
由于信号发生跳变会使芯片产生功耗，故可以确定在仿真波形中发生跳变次数多的信号对功耗的影响较大，在仿真波形中发生跳变次数少的信号对功耗的影响较小，基于此，可从第一信号集中剔除在仿真波形中发生跳变次数较少甚至未发生跳变的信号，剩余的信号构成第二信号集。
步骤106：根据所述第二信号集中信号之间的相似性剔除所述第二信号集中部分相似的信号，得到第三信号集；
例如，可以对第二信号集中的信号进行聚类，在每类中剔除部分相似的信号，剩余的信号构成第三信号集。
步骤107：剔除所述第三信号集中的噪声信号，得到目标信号集；
为了提高挑选的信号的质量，可进一步去除第三信号集中的噪声信号，其中，对芯片功耗影响较小的信号被认为是噪声信号，基于上述分析可知，信号一段时间内的跳变次数与模块的功耗呈线性关系，故，可基于已有的动态功耗分析工具，先确定出芯片的各模块在上述各测试用例下的功耗，再结合信号在上述多个仿真波形中的跳变次数，可得出对应于各信号的一组线性方程组，基于此，可以利用正则化算法对线性方程组的变量进行降维的方式剔除第三信号集中的噪声信号，剩余的信号即构成目标信号集。
步骤108：基于所述目标信号集中的信号对所述芯片的各模块的动态功耗进行估计。
例如，可基于DPM(Dynamic Power Management，动态功耗管理)方式对芯片的各模块进行动态功耗估计。
本发明一个或多个实施例提供的芯片动态功耗估计方法，基于芯片的测试用例得到仿真波形，根据芯片各模块的输入或输出信号在仿真波形中的跳变情况，剔除由芯片的各模块的输入信号或输出信号构成的第一信号集中的部分信号，得到第二信号集，再剔除该第二信号集中部分相似的信号以及噪声信号，最终得到目标信号集，该目标信号集中的信号数量较少，且信号都是对芯片的功耗影响较大的信号，故基于这些信号对芯片各模块进行动态功耗估计，可提估计的精度。
在本发明的一个或多个实施例中，获取第一信号集，可包括：提取所述芯片的模块中的寄存器、锁存器以及硬核的输入信号或输出信号，得到所述第一信号集。本发明一个或多个实施例中的芯片的模块中可能具有寄存器、锁存器或硬核中的至少一种，例如，芯片中的某一模块A仅具有寄存器、锁存器以及硬核中的寄存器，则获取模块A中的寄存器的输入信号或输出信号，将获取到的信号作为第一信号集中的信号，又例如，芯片中的另一个模块B仅具有寄存器、锁存器以及硬核中的寄存器以及锁存器，则获取模块B中的寄存器的输入信号或输出信号，以及获取模块B中的锁存器的输入信号或输出信号，将获取到的信号作为第一信号集中的信号。
在本发明的一个或多个实施例中，为了使得到的目标信号集中的信号更具代表性，芯片的测试用例可包括芯片在不同应用场景下的多种测试用例，基于此，获取芯片的测试用例，可包括：获取所述芯片在多个应用场景下的多个仿真片段；将所述多个仿真片段转换为多组测试向量，得到多个测试用例。其中，芯片在某一应用场景下的仿真片段，例如可以是从该芯片在某一应用场景下的整个仿真文件中提取出的具有代表性的一个仿真片段。
在本发明的一个或多个实施例中，对应于所述多个测试用例具有多个仿真波形，根据所述第二信号集中信号之间的相似性剔除所述第二信号集中部分相似的信号，得到第三信号集，可包括：根据信号在各仿真波形中的跳变的次数以及在所述多个仿真波形中的总跳变次数的平均值确定所述第二信号集中的信号之间的相关系数；根据所述第二信号集中的信号之间的相关系数对所述第二信号集中的信号进行聚类，得到多个类；从每个类中选择至少一个信号构成所述第三信号集。
举例说明，可根据如下公式，对第二信号集中的信号两两进行相关系数计算：
Figure BDA0002787444120000081
其中，sxi表示信号x在第i个仿真波形中的跳变次数，
Figure BDA0002787444120000082
表示信号x在所有仿真波形中跳变次数的平均值，同理，syi表示信号y在第i个仿真波形中的跳变次数，
Figure BDA0002787444120000083
表示信号y在所有仿真波形中跳变次数的平均值，ρ表示信号x和信号y之间的相关系数。例如，可以设定一个相关系数的阈值，将相关系数不小于该阈值的信号进行聚类，得到多个聚类，然后从每个聚类中挑选出一个信号代表这个聚类，被挑选出的这些信号构成第三信号集，此时整个信号集的规模进一步缩减。
在本发明的一个或多个实施例中，根据所述跳变情况从所述第一信号集中剔除部分信号，得到第二信号集，可包括：
从所述第一信号集中剔除在对应于所述多个测试用例的多个仿真波形中跳变次数均不大于第一阈值的信号。例如，假设有n个信号，有m个波形，将每个仿真波形看成一次实验，将每个信号看成是一个随机变量，每个信号可以表示为：
S0：{T0[0]，T0[1]，...，T0[m]}；
S1：{T1[0]，T1[1]，...，T1[m]}；
…
Sn：{Tn[0]，Tn[1]，...，Tn[m]}；
其中，Tx[y]表示在第y个波形中信号Sx的跳变次数。
某种信号在不同应用场景对应的测试用例的仿真波形中的跳变次数均不大于第一阈值，表明这种信号在各种应用场景下对芯片的动态功耗的影响均较小，故，这种信号对芯片整体功耗贡献较低，该信号不参与芯片的动态功耗估计对估计结果的影响可以忽略不计，但剔除这种信号会缩减信号集中信号的数量，可使得最终得到的目标信号集更加精简。
在本发明的一个或多个实施例中，剔除所述第三信号集中的噪声信号，得到目标信号集，可包括：
获取对应于每个所述测试用例的所述芯片的中的模块对应的动态功耗；例如，在基于芯片的测试用例产生波形后，可利用PTPX(PTPX是基于prime time环境，对全芯片进行功耗静态和动态功耗分析的工具)或者其他功耗分析工具获取每种应用场景中，芯片的各模块对应的动态功耗。例如，对于芯片中某一个模块，在供电恒定的前提下，其功耗与其输入或者输出信号的跳变次数基本成线性相关。基于此，对于所述第三信号集中的各信号，基于所述模块的动态功耗与该模块的输入或输出信号的跳变次数之间的线性关系建立方程组，得到对应于多个测试用例的一组线性方程组。考虑到整个芯片的动态功耗，由于信号之间的关联性，在通过DPM对芯片的动态功耗进行估计时可为特征信号(参与芯片功耗估计的信号被称为特征信号)赋予一定权重值，如下式中的wi，芯片的功耗估计值如下式所示：
芯片动态功耗估计值＝缩放因子*Cac；
Cac＝∑wisi；
其中，si表示特征信号i的跳变次数，wi表示为特征信号赋予的权重信息。
基于上述分析可知，对于所有信号，最终都会需要一个线性函数进行求和，因此可以将挑选信号的过程转换为一个线性方程降维的问题。基于此，在得到对应于多个测试用例的一组线性方程组之后，为了避免线性方程过拟合，可利用正则化算法，基于所述线性方程组剔除所述第三信号集中对芯片的动态功耗影响较小的信号，得到所述目标信号集。例如，可以利用线性回归正则化算法，剔除第三信号集中对芯片动态功耗影响较小的信号，其中，正则化算法例如可以使用Lasso(Least Absolute Shrinkage and SelectionOperator，最小绝对收缩和选择算子)算法对应的L1范式，Lasso回归损失函数如下：
Figure BDA0002787444120000101
上式中，f(s(i)表示通过芯片动态功耗估计值，P表示实际测量的芯片动态功耗值，w表示对应各信号的权重，m表示波形的个数，n表示信号的个数，λ表示正则化参数。计算中得到wj为0时，对应信号可以剔除，以降低维度。
图2是根据本发明一个或多个实施例示出的一种芯片动态估计方法的流程图，如图2所示，该方法包括如下处理：
步骤201：将对应于多个应用场景的仿真片段转换为测试向量；
步骤202：基于测试向量得到多个仿真波形；
步骤203：抽取芯片的模块中的寄存器、锁存器以及硬核的输入信号或输出信号，得到原始信号集(为上述第一信号集的一个示例)；
其中，步骤203可以在步骤201之前执行，还可以在步骤201之后执行，其具体执行顺序不限。
步骤204：获取芯片中各模块的动态功耗；
步骤205：确定原始信号集中的信号在各仿真波形中的跳变的次数；
步骤206：删除原始信号集中在各仿真波形中跳变次数均较少的信号；
步骤207：计算信号之间的相关系数，将相关系数大于阈值的信号进行聚类；
步骤208：从每个聚类中挑选出一个信号，代表该聚类；
步骤209：将步骤208中挑选出的信号按照信号跳变次数与功耗之间的线性关系建立线性方程组；
步骤210：通过正则化算法剔除挑选出的信号中对功耗影响较小的信号，得到目标信号集；
步骤211：基于所述目标信号集中的信号对所述芯片的各模块的动态功耗进行估计。
图3是根据本发明一个或多个实施例示出的一种芯片动态功耗估计装置的结构示意图，如图3所示，该装置30包括：
第一获取模块31，被配置为获取芯片的测试用例；
仿真模块32，被配置为根据所述测试用例得到仿真波形；
第二获取模块33，被配置为获取第一信号集，其中，第一信号集中包括所述芯片的各模块的输入信号或输出信号；
确定模块34，被配置为确定所述第一信号集中的各信号在所述仿真波形中的跳变情况；
第一剔除模块35，被配置为根据所述跳变情况从所述第一信号集中剔除部分信号，得到第二信号集；
第二剔除模块36，被配置为根据所述第二信号集中信号之间的相似性剔除所述第二信号集中部分相似的信号，得到第三信号集；
第三剔除模块37，被配置为剔除所述第三信号集中的噪声信号，得到目标信号集；
估计模块38，被配置为基于所述目标信号集中的信号对所述芯片的各模块的动态功耗进行估计。
在本发明的一个或多个实施例中，所述第二获取模块具体可被配置为：提取所述芯片的模块中的寄存器、锁存器以及硬核的输入信号或输出信号，得到所述第一信号集。
在本发明的一个或多个实施例中，所述第一获取模块具备可被配置为：获取所述芯片在多个应用场景下的多个仿真片段；将所述多个仿真片段转换为多组测试向量，得到多个测试用例。
在本发明的一个或多个实施例中，对应于所述多个测试用例具有多个仿真波形，所述第二剔除模块具体可被配置为：根据信号在各仿真波形中的跳变的次数以及在所述多个仿真波形中的总跳变次数的平均值确定所述第二信号集中的信号之间的相关系数；根据所述第二信号集中的信号之间的相关系数对所述第二信号集中的信号进行聚类，得到多个类；从每个类中选择至少一个信号构成所述第三信号集。
在本发明的一个或多个实施例中，所述第一剔除模块具体可被配置为：从所述第一信号集中剔除在对应于所述多个测试用例的多个仿真波形中跳变次数均不大于第一阈值的信号。
在本发明的一个或多个实施例中，所述第三剔除模块具体可被配置为：获取对应于每个所述测试用例的所述芯片的中的模块对应的动态功耗；对于所述第三信号集中的各信号，基于所述模块的动态功耗与该模块的输入输出信号的跳变次数之间的线性关系建立方程组，得到对应于多个测试用例的一组线性方程组；利用正则化算法，基于所述线性方程组剔除所述第三信号集中对模块的功耗影响小的信号，得到所述目标信号集。
图4是根据本发明一个或多个实施例示出的一种处理芯片的结构示意图，如图4所示，该处理芯片40包括：至少一个处理器核心41以及缓存42；所述处理器核心41，用于执行上述任意一种芯片动态功耗估计方法。
本发明一个或多个实施例还提供了一种服务器，包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为所述服务器的各个电路或器件供电；存储器用于存储可执行程序代码；所述处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行上述任意一种芯片动态功耗估计方法。
相应的，如图5所示，本发明的实施例提供的服务器，可以包括：壳体51、处理器52、存储器53、电路板54和电源电路55，其中，电路板54安置在壳体51围成的空间内部，处理器52和存储器53设置在电路板54上；电源电路55，用于为所述服务器的各个电路或器件供电；存储器53用于存储可执行程序代码；处理器52通过读取存储器53中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述实施例提供的任一种芯片动态功耗估计方法。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (12)

1.一种芯片动态功耗估计方法，其特征在于，包括：
获取芯片的测试用例；
根据所述测试用例得到仿真波形；
获取第一信号集，其中，第一信号集中包括所述芯片的各模块的输入信号或输出信号；
确定所述第一信号集中的各信号在所述仿真波形中的跳变情况；
根据所述跳变情况从所述第一信号集中剔除部分信号，得到第二信号集；
根据所述第二信号集中信号之间的相似性剔除所述第二信号集中部分相似的信号，得到第三信号集；
剔除所述第三信号集中的噪声信号，得到目标信号集；其中，所述噪声信号为对芯片功耗影响小的信号；
基于所述目标信号集中的信号对所述芯片的各模块的动态功耗进行估计；
其中，根据所述跳变情况从所述第一信号集中剔除部分信号，得到第二信号集，包括：
从所述第一信号集中剔除在对应于所述多个测试用例的多个仿真波形中跳变次数均不大于第一阈值的信号。
2.根据权利要求1所述的方法，其特征在于，获取第一信号集，包括：
提取所述芯片的模块中的寄存器、锁存器以及硬核的输入信号或输出信号，得到所述第一信号集。
3.根据权利要求1所述的方法，其特征在于，获取芯片的测试用例，包括：
获取所述芯片在多个应用场景下的多个仿真片段；
将所述多个仿真片段转换为多组测试向量，得到多个测试用例。
4.根据权利要求3所述的方法，其特征在于，对应于所述多个测试用例具有多个仿真波形，根据所述第二信号集中信号之间的相似性剔除所述第二信号集中部分相似的信号，得到第三信号集，包括：
根据信号在各仿真波形中的跳变的次数以及在所述多个仿真波形中的总跳变次数的平均值确定所述第二信号集中的信号之间的相关系数；
根据所述第二信号集中的信号之间的相关系数对所述第二信号集中的信号进行聚类，得到多个类；
从每个类中选择至少一个信号构成所述第三信号集。
5.根据权利要求4所述的方法，其特征在于，剔除所述第三信号集中的噪声信号，得到目标信号集，包括：
获取对应于每个所述测试用例的所述芯片的中的模块对应的动态功耗；
对于所述第三信号集中的各信号，基于所述模块的动态功耗与该模块的输入输出信号的跳变次数之间的线性关系建立方程组，得到对应于多个测试用例的一组线性方程组；
利用正则化算法，基于所述线性方程组剔除所述第三信号集中对模块的功耗影响小的信号，得到所述目标信号集。
6.一种芯片动态功耗估计装置，其特征在于，包括：
第一获取模块，被配置为获取芯片的测试用例；
仿真模块，被配置为根据所述测试用例得到仿真波形；
第二获取模块，被配置为获取第一信号集，其中，第一信号集中包括所述芯片的各模块的输入信号或输出信号；
确定模块，被配置为确定所述第一信号集中的各信号在所述仿真波形中的跳变情况；
第一剔除模块，被配置为根据所述跳变情况从所述第一信号集中剔除部分信号，得到第二信号集；
第二剔除模块，被配置为根据所述第二信号集中信号之间的相似性剔除所述第二信号集中部分相似的信号，得到第三信号集；
第三剔除模块，被配置为剔除所述第三信号集中的噪声信号，得到目标信号集；其中，所述噪声信号为对芯片功耗影响小的信号；
估计模块，被配置为基于所述目标信号集中的信号对所述芯片的各模块的动态功耗进行估计；
所述第一剔除模块具体被配置为：
从所述第一信号集中剔除在对应于所述多个测试用例的多个仿真波形中跳变次数均不大于第一阈值的信号。
7.根据权利要求6所述的装置，其特征在于，所述第二获取模块具体被配置为：
提取所述芯片的模块中的寄存器、锁存器以及硬核的输入信号或输出信号，得到所述第一信号集。
8.根据权利要求6所述的装置，其特征在于，所述第一获取模块具备被配置为：
获取所述芯片在多个应用场景下的多个仿真片段；
将所述多个仿真片段转换为多组测试向量，得到多个测试用例。
9.根据权利要求8所述的装置，其特征在于，对应于所述多个测试用例具有多个仿真波形，所述第二剔除模块具体被配置为：
根据信号在各仿真波形中的跳变的次数以及在所述多个仿真波形中的总跳变次数的平均值确定所述第二信号集中的信号之间的相关系数；
根据所述第二信号集中的信号之间的相关系数对所述第二信号集中的信号进行聚类，得到多个类；
从每个类中选择至少一个信号构成所述第三信号集。
10.根据权利要求9所述的装置，其特征在于，所述第三剔除模块具体被配置为：
获取对应于每个所述测试用例的所述芯片的中的模块对应的动态功耗；
对于所述第三信号集中的各信号，基于所述模块的动态功耗与该模块的输入输出信号的跳变次数之间的线性关系建立方程组，得到对应于多个测试用例的一组线性方程组；
利用正则化算法，基于所述线性方程组剔除所述第三信号集中对模块的功耗影响小的信号，得到所述目标信号集。
11.一种处理器芯片，其特征在于，包括：至少一个处理器核心、缓存；
所述处理器核心，用于执行上述1至5中任一项所述的芯片动态功耗估计方法。
12.一种服务器，其特征在于，包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为所述服务器的各个电路或器件供电；存储器用于存储可执行程序代码；所述处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述权利要求1-5中任一项所述的芯片动态功耗估计方法。
CN202011307004.6A 2020-11-19 2020-11-19 芯片动态功耗估计方法、装置、处理器芯片及服务器 Active CN112416709B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011307004.6A CN112416709B (zh) 2020-11-19 2020-11-19 芯片动态功耗估计方法、装置、处理器芯片及服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011307004.6A CN112416709B (zh) 2020-11-19 2020-11-19 芯片动态功耗估计方法、装置、处理器芯片及服务器

Publications (2)

Publication Number Publication Date
CN112416709A CN112416709A (zh) 2021-02-26
CN112416709B true CN112416709B (zh) 2023-03-21

Family

ID=74774648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011307004.6A Active CN112416709B (zh) 2020-11-19 2020-11-19 芯片动态功耗估计方法、装置、处理器芯片及服务器

Country Status (1)

Country Link
CN (1) CN112416709B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113778216B (zh) * 2021-09-17 2022-07-05 东科半导体(安徽)股份有限公司 一种降低芯片功耗的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102147822A (zh) * 2010-12-23 2011-08-10 上海高性能集成电路设计中心 一种基于功耗库的大规模数字集成电路功耗动态评估装置
CN104376322A (zh) * 2014-12-01 2015-02-25 上海海事大学 一种集装箱箱号预处理质量的智能评测方法
CN110245366A (zh) * 2018-03-08 2019-09-17 华为技术有限公司 动态功耗估计方法、装置及系统
CN111694714A (zh) * 2020-06-15 2020-09-22 中国人民解放军国防科技大学 一种众核芯片功耗估算方法、装置、设备及可读存储介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8527794B2 (en) * 2010-05-27 2013-09-03 Advanced Micro Devices, Inc. Realtime power management of integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102147822A (zh) * 2010-12-23 2011-08-10 上海高性能集成电路设计中心 一种基于功耗库的大规模数字集成电路功耗动态评估装置
CN104376322A (zh) * 2014-12-01 2015-02-25 上海海事大学 一种集装箱箱号预处理质量的智能评测方法
CN110245366A (zh) * 2018-03-08 2019-09-17 华为技术有限公司 动态功耗估计方法、装置及系统
CN111694714A (zh) * 2020-06-15 2020-09-22 中国人民解放军国防科技大学 一种众核芯片功耗估算方法、装置、设备及可读存储介质

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
一种改进的高层功耗估计方法;杨军等;《电路与系统学报》;20011230(第04期);全文 *
北斗卫星动态组网的反隐身技术及特殊区域局部屏蔽应用;卢桂琳等;《中国科技信息》;20180316(第06期);全文 *
基于并行机制的边界扫描技术;邓中亮等;《电子器件》;20081015(第05期);全文 *
基于时钟树功耗预提取的SoC功耗估计方法;常晓涛等;《计算机工程》;20060105(第01期);全文 *
基于概率分布的硬件木马检测特征选择方法;徐璐等;《火力与指挥控制》;20170915(第09期);全文 *
片上实时功耗监控与估测的分析设计;段玮等;《计算机辅助设计与图形学学报》;20101115(第11期);全文 *
龙芯1号处理器结构级功耗评估有效性分析;冯子军等;《计算机辅助设计与图形学学报》;20070915(第09期);全文 *

Also Published As

Publication number Publication date
CN112416709A (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
KR101852527B1 (ko) 기계학습 기반의 동적 시뮬레이션 파라미터 교정 방법
CN112633316A (zh) 一种基于边界估值理论的负荷预测方法和装置
CN108459965B (zh) 一种结合用户反馈和代码依赖的软件可追踪生成方法
CN114417733A (zh) 构建功耗预测模型的方法、装置、电子设备及存储介质
CN112416709B (zh) 芯片动态功耗估计方法、装置、处理器芯片及服务器
CN115441457A (zh) 新能源电力系统的快速可靠性评估方法、设备及存储介质
CN114492742A (zh) 神经网络结构搜索、模型发布方法、电子设备和存储介质
CN111385601B (zh) 一种视频审核的方法、系统及设备
CN109255368B (zh) 随机选取特征的方法、装置、电子设备及存储介质
CN112148942A (zh) 基于数据聚类的业务指标数据分类方法及装置
CN114168318A (zh) 存储释放模型的训练方法、存储释放方法及设备
CN113836005A (zh) 一种虚拟用户的生成方法、装置、电子设备和存储介质
CN112329715A (zh) 一种人脸识别方法、装置、设备及存储介质
CN112463378A (zh) 一种服务器资产扫描方法、系统、电子设备及存储介质
CN112819079A (zh) 模型的采样算法匹配方法、装置和电子设备
CN111898666A (zh) 一种随机森林算法结合模群种群的数据变量选择方法
CN111340349A (zh) 产品可靠性评估方法、装置、计算机设备和存储介质
CN114925491A (zh) 一种单元内不确定背景的系统可靠预计方法、设备、介质
CN112685324B (zh) 一种生成测试方案的方法及系统
CN116757388B (zh) 一种基于冗余约束筛选的电力市场出清方法及装置
US20240005160A1 (en) Methods and systems for optimizing a peak memory usage of an artificial neural network graph
CN117194275B (zh) 基于智能算法的软件自动化测试计划自动生成方法及系统
CN114167223B (zh) 供电异常的检测方法、装置及计算机可读存储介质
Choi et al. Accelerating On-Device DNN Training Workloads via Runtime Convergence Monitor
CN115134247B (zh) 节点识别方法、装置、电子设备及计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant