CN102147822A - 一种基于功耗库的大规模数字集成电路功耗动态评估装置 - Google Patents
一种基于功耗库的大规模数字集成电路功耗动态评估装置 Download PDFInfo
- Publication number
- CN102147822A CN102147822A CN 201010610289 CN201010610289A CN102147822A CN 102147822 A CN102147822 A CN 102147822A CN 201010610289 CN201010610289 CN 201010610289 CN 201010610289 A CN201010610289 A CN 201010610289A CN 102147822 A CN102147822 A CN 102147822A
- Authority
- CN
- China
- Prior art keywords
- power consumption
- circuit
- basic element
- storehouse
- element circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种基于功耗库的大规模数字集成电路功耗动态评估装置。该装置解决了对大规模数字集成电路功耗进行动态评估时存在的评估速度过慢，耗费时间过长的问题。该装置由功耗库构建模块和功耗评估模块组成。功耗库构建模块能为待功耗评估电路中使用的各种基本单元电路自动创建功耗模型并进行HSPICE仿真，从而为形成基本单元电路功耗库提供给功耗评估模块。功耗评估模块则通过分析电路设计过程中产生的电路门级网表、门级功能仿真波形文件、电路寄生参数提取文件，检索它所获取的基本单元电路功耗库，对电路的功耗进行动态评估。本发明的功耗动态评估装置在电路功耗动态评估过程中既保证了高的计算精度，又兼具高的计算速度。
Description
技术领域
本发明涉及一种大规模数字集成电路的功耗评估技术。
背景技术
随着半导体工艺的进步，半导体器件的尺寸不断缩小，相同面积的芯片上能够集成越来越多的晶体管，因而数字集成电路的规模也越做越大，其工作频率也越来越高，这使得功耗成为制约数字集成电路设计的关键问题之一。而要设计低功耗的数字集成电路，首先需要对数字集成电路的功耗进行评估。
目前对数字集成电路的功耗进行评估的技术分为静态评估和动态评估两种。静态评估是根据电路的逻辑功能和输入信号的概率统计特性对电路中各节点的状态转换概率进行估计，从而计算出电路的平均功耗。静态评估的速度很快，但是精度不高。动态评估是通过给电路的功耗模型提供输入向量激励进行模拟仿真来计算电路在此输入激励下的功耗。动态评估的计算速度依赖于被仿真电路的规模大小，以及所采用电路模型的精细程度。当前在工业界得到广泛认可并使用的高精度电路模拟器HSPICE在模拟电路时，由于使用十分精细的电路模型，因此仿真精度非常高。但是由于使用的模型非常精细，导致对于稍大规模的电路，它的仿真速度非常慢，因此难以应用于大规模数字集成电路的功耗仿真。而其他的可用于动态评估电路功耗的晶体管级模拟器如hsim，Powermill等，由于使用了更为精简的电路模型，虽可用于大规模数字集成电路的功耗仿真，但由于每个时钟周期依然需要更短时间步长的多次仿真计算迭代，因此计算速度依然相当的慢。而对于Vstorm等可以使用静态评估技术评估电路功耗的EDA工具虽然评估速度快，但其评估功耗的精度不高。
发明内容
本发明要解决的技术问题是在大规模集成电路的设计过程中，提供一种功耗动态评估装置对电路的功耗进行精准快速的评估。
为解决上述技术问题，本发明的基于功耗库的大规模数字集成电路功耗的动态评估装置是采用如下技术方案实现的：
所述装置由功耗库构建模块(01)和功耗评估模块(02)组成，所述装置首先将大规模数字集成电路看成是由许多种基本单元电路的若干个实例以及这些实例之间的互连线组成的，这样整个电路的功耗就是由所有基本单元电路实例的功耗之和再加上所有基本单元电路实例之间互连线信号翻转消耗的功耗之总和。
为得到每一个基本单元电路实例的功耗，所述装置首先需要得到每一种基本单元电路在各种输入激励下的功耗，这项功能通过所述装置的功耗库构建模块(01)来实现。所述装置的功耗库构建模块(01)又由电路分析模块(15)，功耗模型构建模块(16)，激励生成模块(19)，功耗仿真模块(17)，仿真结果分析模块(18)等5个子模块构成。所述装置的功耗库构建模块(01)中的电路分析子模块(15)通过分析电路的门级网表(03)，得到电路所使用的各种基本单元电路的列表(04)，然后所述功耗库构建模块(01)中的功耗模型构建子模块(16)在电路的设计库中检索该列表中每一种基本单元电路，获取该基本单元电路的端口和存储节点信息(05)，并分别自动构建每个基本电路单元的功耗模型(06)，该功耗模型构建子模块(16)能够自动对数字电路中所有已知的下述类型的基本单元电路，包括，各种静态组合逻辑单元，动态多米诺逻辑单元，动态预充单元，静态时序单元，动态时序单元，动态存储单元，静态存储单元，门控时钟单元，CAM单元，带敏感放大器的SRAM阵列单元等进行功耗模型构建。所述功耗库构建模块(01)中的激励生成子模块(19)则根据该基本单元电路的端口和存储节点信息(05)为该基本单元电路功耗模型(06)自动产生输入向量及存储节点初始化信息(07)，然后所述功耗库构建模块(01)中的功耗仿真模块(17)通过HSPICE对该基本单元电路功耗模型(06)在各种输入向量和存储节点初始状态情况下的功耗进行精确地仿真分析，仿真过程还需要配置基本单元电路的工作电压、工作频率和环境温度。由于每一个基本单元电路的规模很小，其端口数与存储节点数也很少，虽然自动创建的基本单元电路模型非常精细，因此也能在很短的时间内用HSPICE仿真得到此基本单元电路在各种输入和存储节点翻转情况下功耗的精确值，通过所述功耗库构建模块(01)中的仿真结果分析子模块(18)对仿真结果进行分析提取，就能够得到包含了电路中各种基本单元电路在各种输入激励及存储节点初始状态下的功耗精确值，并将其写入基本单元电路功耗库(09)，并提供给所述装置中的功耗评估模块(02)。
在得到电路的基本单元电路功耗库(09)之后，所述装置的功耗评估模块(02)即可对电路的功耗进行动态评估。所述装置的功耗评估模块(02)由互连线寄生电容反标模块(20)，波形与网表分析模块(21)，互连线功耗计算模块(22)，功耗库检索模块(23)，功耗统计模块(24)等5个子模块组成。所述装置的功耗评估模块(02)中的波形与网表分析子模块(21)首先对电路门级网表文件(03)进行分析，将电路解析成一个个基本单元电路的实例以及它们之间互连线的集合，然后对电路门级功能仿真波形文件(11)进行分析，得到和所有互连线信号翻转信息(13)，并分别提供给和互连线功耗计算子模块(22)。
所述装置的功耗评估模块(2)中的功耗库检索子模块(23)在得到所有基本单元电路实例端口和存储节点的翻转信息(12)后就可以根据此信息检索基本单元电路功耗库(09)，得到每个基本单元电路实例在任一时钟节拍内的功耗。由于这只是一个查表操作，因此能很快得到电路中任一时钟节拍内任一基本单元电路的功耗。
所述装置的功耗评估模块(2)中的互连线功耗计算子模块(22)在得到所有互连线信号翻转信息(13)以后就可以根据公式：
来计算所有基本单元电路实例之间互连线的功耗，其中Vdd为工作电压，f为电路的工作频率，C为某个互连线信号的寄生电容的值，它是由所述装置的功耗评估模块(2)中的互连线寄生电容反标子模块(20)通过分析电路寄生参数提取文件(10)和电路门级网表文件(03)，将电路中每根基本单元电路实例之间的互连线的寄生电容进行反标得到的。由于电路寄生参数提取文件是通过工业界广泛采用的电路寄生参数提取EDA工具通过提取电路版图设计得到的，这确保了所获得的互连线信号的寄生电容的精确性，从而确保了计算出的互连线信号翻转功耗值的高精度。
通过累计任一时钟节拍内上述功耗库检索子模块(23)和互连线功耗子模块(22)检索或计算得到的所有基本单元电路实例的功耗以及实例间互连线的功耗，所述装置的功耗评估模块(02)中的功耗统计子模块(24)就可以得到整个电路在任一时钟节拍内的功耗，并最终得到整个电路运行此门级仿真波形时的平均功耗和峰值功耗，形成电路功耗报告文件(12)。
由上述描述可知，本发明所述装置在计算每个时钟周期电路的总功耗时，对于每一个基本单元电路实例只需要进行一次检索基本单元电路功耗库的操作，得到每个基本单元电路实例在此时钟周期下的功耗，并将所有基本单元电路实例的功耗相加，同时再加上这些实例之间互连线的信号翻转功耗，这样，在一个时钟周期内只需要进行一次计算迭代，这与通常晶体管级模拟器(如Hsim等)需要采用比一个仿真时钟周期小得多的时钟步长进行多次计算循环迭代才能计算出电路在一个仿真时钟周期的功耗相比，计算速度可提升3到4个数量级。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明基于功耗库的大规模数字集成电路功耗动态评估装置的总体结构及其实施方式的运行示意图。
图2是本发明基于功耗库的大规模数字集成电路功耗动态评估装置中功耗库构建模块的结构及其实施方式的运行示意图。
图3是本发明基于功耗库的大规模数字集成电路功耗动态评估装置中功耗评估模块的结构及其实施方式的运行示意图。
具体实施方式
如图1所示，本发明的基于功耗库的大规模数字集成电路功耗动态评估装置对电路的功耗进行动态评估时，首先需要通过所述装置的功耗库构建模块(01)为电路构建基本单元电路功耗库(09)，然后才能通过所述装置的功耗评估模块(02)。图1和图2分别描述了所述装置的功耗库构建模块(01)和功耗评估模块(02)运行时的具体实施方式。
如图2所示，本发明装置所述的功耗库构建模块(01)的运行分为如下4个步骤：
1)通过分析电路的门级网表文件(03)，装置得到电路中究竟包含了哪几种基本单元电路的信息，从而形成电路的基本单元电路列表(04)。
2)对基本单元电路列表(04)中的每一种基本单元电路，装置的功耗模型构建子模块(16)根据它的名称检索基本单元电路设计库，从而自动为它构建功耗模型(06)，并提取它的端口与存储节点的信息(05)。而装置的激励生成子模块(19)通过自动遍历它的输入端口和存储节点的各种翻转情况为HSPICE进行功耗仿真产生所需要的输入向量与存储节点初始化信息。例如对于单输入缓冲器BUF这种组合逻辑单元电路，假设BUF的输入端口为A，输出端口为Y，本装置的功耗库构建模块(01)将根据此基本单元电路的端口信息，分析出该基本单元电路输入有四种翻转情况，从而遍历这4种翻转情况，分别产生输入向量激励，并对产生的向量进行编码如下：
a)输入激励为A＝0，不发生翻转，编码为s0
b)输入激励为A＝1，不发生翻转，编码为s1
c)输入激励为A从0翻转为1，编码为s0t1
d)输入激励为A从1翻转为0，编码为s1t0
3)装置的功耗仿真子模块通过HSPICE对每一种基本单元电路在各种输入端口和存储节点翻转情况下的功耗进行仿真。装置首先对基本单元电路的输入端口翻转的各种情况分别产生输入激励向量，并对其每个输入激励向量进行编码，然后在每种编码对应的输入向量下分别进行HSPICE功耗仿真，并将仿真结果写入仿真结果文件(08)中，该仿真过程所需要的电路的工作电压、工作频率和环境温度可根据电路工作的实际情况进行配置。
4)装置的仿真结果处理模块(18)对仿真结果文件(08)进行处理，最终将每个基本单元电路在各种输入翻转情况以及存储节点状态下的功耗写入基本单元电路功耗库(09)，从而完成该电路的基本单元电路功耗库(09)构建。基本单元电路功耗库(09)的格式如下：
Leaf DFFQNX0P5A12TR{ //leafcell的名称
TYPE DFF //leafcell的类型为DFF类(时序类单元)
C_input CK 4.032000e-16 //输入端口CK的电容
C_input D 5.184000e-16 //输入端口D的电容
P s0a1 -6.668000e-08 //输入为CK＝0，D＝0且无翻转，存储节点状态为1时的功耗
P s2a1 -8.618000e-08 //输入为CK＝0，D＝1且无翻转，存储节点状态为1时的功耗
P s2a0 -5.537000e-08 //输入为CK＝0，D＝1且无翻转，存储节点状态为0时的功耗
P s0a0 -1.015000e-07
P s1a1t0 -3.592000e-06
P s0a1t2 -2.551000e-06
P s2a1t0 -3.926000e-06
P s0a1t1 -3.616000e-06
P s1a1t3 -4.636000e-07
P s3a1t1 -1.561000e-06
P s3a1t2 -5.735000e-06
P s2a1t3 -6.824000e-06
P s3a0t1 -1.570000e-06
P s1a0t3 -5.437000e-07
P s3a0t2 -3.752000e-06
P s2a0t0 -3.762000e-06
P s0a0t2 -2.476000e-06
P s2a0t3 -3.458000e-06
P s1a0t0 -6.294000e-06
P s0a0t1 -7.150000e-06
}
……
Leaf NAND2X0P7A12TL{ //leafcell的名称
TYPE COM //类型
C_input A 9.604980e-16 //输入端A的电容
C_input B 9.604980e-16 //输入端B的电容
P s0 -1.450000e-08 //A＝0，B＝0，无翻转时的功耗
P s1 -8.155000e-08 //A＝1，B＝0，无翻转时的功耗
P s2 -1.175000e-07 //A＝0，B＝1，无翻转时的功耗
P s3 -9.198000e-08
P s0t1 2.238000e-07 //A初始为0翻转为1，B＝0无翻转时的功耗
P s1t0 -8.888000e-07
P s0t2 5.563000e-07
P s2t0 -8.221000e-07
P s0t3 -4.877000e-07 //输入A从0到1翻转，输入B从0到1翻转时的功耗
P s3t1 -3.551000e-06
P s1t2 -8.490000e-07
P s2t1 -2.133000e-06
P s1t3 -1.063000e-06
P s3t2 -2.653000e-06
P s2t3 -1.105000e-06
P s3t0 -3.242000e-06
}
……
从基本单元电路功耗库(9)的格式可以看出，基本单元电路功耗库(9)保存了电路中每一种基本单元电路的所有输入端口电容、名称、类型、以及以编码来标识的各种输入翻转以及存储节点情况下的功耗的信息。这样，如果已知某个基本单元电路的名称，以及在某个时刻它输入端的翻转情况和存储节点的状态，就可以根据它的名称以及翻转情况的编码检索基本单元电路功耗库(09)获得该基本单元电路在该时刻输入翻转情况下消耗的功耗。
如图3所示，本发明中所述装置的电路功耗评估模块的运行实施方式描述如下：
所述装置的输入是电路的门级网表文件(03)、电路寄生参数提取文件(10)、电路经门级功能仿真获得的波形文件(11)，以及所述装置的功耗库构建模块(01)所产生的基本单元电路功耗库(09)。
电路的门级网表文件(03)给出了电路中所有基本单元电路的种类、例化名称、输入输出端口、内部存储节点以及这些基本单元电路实例之间互连线的信号名称等信息。
电路经门级功能仿真获得的波形文件(11)则记录了电路中所有基本单元电路的例化名称以及各基本单元电路实例的输入输出端口、存储节点以及实例之间互连信号在任一时刻的翻转情况的信息。
通过装置中的波形与网表分析子模块(21)对这两个文件进行分析，就能够得到电路中所有基本单元电路的种类以及端口和内部存储节点的翻转信息(12)，所有基本单元电路实例之间互连信号的翻转信息(13)。
这样在任一时钟周期，装置就可以得到电路中任一基本单元电路实例的名称、输入端口和存储节点的翻转情况，通过对输入端口和存储节点在此时刻的翻转情况进行编码，再利用此编码和leafcell的名称检索基本单元电路功耗库(09)，就能得到电路中任一基本单元电路实例在此一时钟周期的功耗。
电路寄生参数提取文件(10)包含了电路中所有互连线的寄生电容。由于该文件是装置通过使用工业界的主流电路寄生参数提取工具抽取得到的，因此其中互连线的电容值具有很高的精度。装置的寄生电容反标子模块(20)对电路门级网表文件(03)以及电路寄生参数提取文件(10)进行分析，就可以将所有基本单元电路之间互连线信号的寄生电容信息(14)精确地反标出来。这样，对于所有基本单元电路之间的互连线在某一时钟周期的功耗，若此互连线在该时刻未发生翻转，则认为该互连线的功耗为0，若此时该互连线发生了信号翻转，则依据公式
来进行计算此互连线信号翻转的功耗，这里C为此互连线信号的寄生电容，V为电路的工作电压，f为电路的工作频率。
这样，在任一时钟周期，装置通过累计电路中所有基本单元电路实例的功耗以及基本单元电路实例之间所有互连线的功耗，就能得到任一时钟周期内，电路的总功耗。通过统计仿真波形覆盖的所有仿真时钟周期电路的总功耗，就能够得到电路在此波形文件(11)的输入激励下电路的平均功耗、峰值功耗以及达到峰值功耗的时间点。
Claims (4)
1.一种基于功耗库的大规模数字集成电路功耗动态评估装置，其特征在于，由功耗库构建模块(01)和功耗评估模块(02)组成，所述装置的功耗库构建模块(01)通过分析数字集成电路的门级网表文件(03)，从中提取出该电路使用的所有基本单元电路种类的列表(04)；然后所述装置的功耗库构建模块(1)通过检索基本单元电路设计库(25)自动为这些基本单元电路分别创建功耗模型(06)并为功耗模型产生输入向量和初始化电路存储节点，进行指定环境温度、工作频率和工作电压条件下HSPICE仿真，从而为待功耗评估电路形成基本单元电路功耗库(9)，并提供给所述装置的功耗评估模块(02)；然后，功耗评估模块(02)通过分析电路设计过程中产生的电路门级网表文件(03)，电路门级功能仿真波形文件(11)，电路寄生参数提取文件(10)，检索它所获取的基本单元电路功耗库(9)，对电路在指定工作温度、工作频率和工作电压下的功耗进行动态评估。
2.如权利要求1所述的基于功耗库的大规模数字集成电路功耗动态评估装置，其特征在于，所述装置中的功耗库构建模块(01)有一个功耗模型构建子模块(16)，能够为数字电路中所有已知的下列类型的基本单元电路，包括，各种静态组合逻辑单元，各种动态多米诺逻辑单元，各种动态预充单元，各种静态时序单元，各种动态时序单元，各种动态存储单元，各种静态存储单元，各种门控时钟单元，各种CAM单元，各种带敏感放大器的SRAM阵列单元等自动构建功耗模型(06)；所述装置的功耗库构建模块(01)通过分析数字集成电路的门级网表文件(03)，从中提取出该电路使用的所有基本单元电路种类的列表(04)并提供给功耗模型构建子模块(16)；对于此列表(04)中的每一种基本单元电路，功耗模型构建子模块(16)通过检索基本单元电路设计库自动为其构建功耗模型(06)，并提取该基本单元电路的端口和存储节点的信息(05)，然后根据其端口与存储节点信息(05)自动遍历输入和存储节点翻转的各种情况产生输入向量和存储节点初始化的信息(07)提供给此基本单元电路的功耗模型(06)，用于此基本单元电路的HSPICE功耗仿真，通过提取HSPICE功耗仿真后形成的仿真结果(08)并进行处理，所述装置的功耗库构建模块(01)就为待功耗评估电路自动产生了基本单元电路功耗库(09)；由于每个基本单元电路的规模很小，采用高精度的HSPICE电路模拟器进行功耗仿真的速度很快，因此所述装置的功耗库构建模块(01)能快速提供高精度的基本单元电路功耗库(09)，而且一旦产生了基本单元电路功耗库(09)，则以后进行功耗评估时，只要电路的工作电压和工作频率以及环境温度不变，就可以直接使用此功耗库，无需再重新构建基本单元电路功耗库。
3.如权利要求1所述的基于功耗库的大规模数字集成电路功耗动态评估装置，其特征在于，所述装置的功耗评估模块(2)一旦获得了如权利要求2所述装置的功耗库构建模块(1)为待功耗评估电路自动构建的基本单元电路功耗库(09)，所述装置的功耗评估模块(2)就可以通过分析电路经门级功能仿真获得的波形文件(11)，以及电路的门级网表文件(03)，得到待功耗评估电路使用的所有基本单元电路实例的端口和存储节点在任意一个仿真时钟周期的状态翻转信息(12)和互连线信号翻转信息(13)，然后，所述装置的功耗评估模块(2)的功耗库检索子模块(23)利用此信息(12)来检索电路的基本单元电路功耗库(9)，从而计算出此基本单元电路实例在此仿真时钟周期内消耗的功耗，而对于基本单元电路实例之间的互连信号，所述装置的功耗评估模块(2)中的互连线寄生电容反标子模块(20)通过分析电路寄生参数提取文件(10)，将这些互连线的寄生电容反标给电路的门级网表(03)，所述装置的功耗评估模块(2)中的互连线功耗计算子模块(22)再根据互连信号的翻转信息(13)，计算出基本单元电路实例之间互连信号线翻转所消耗的功耗，所述装置的功耗评估模块(2)再通过累计所有基本单元电路实例的功耗以及各它们之间的互连信号线翻转消耗的功耗就可以计算出电路在此仿真时钟周期的总功耗。
4.如权利要求1所述的基于功耗库的大规模数字集成电路功耗动态评估装置，其特征在于：在电路的每一个仿真时钟周期，所述装置的功耗评估模块(02)检索所述装置的功耗库构建模块(01)为电路自动构建的基本单元电路功耗库，得到电路中每个基本单元电路实例在该周期的功耗，并进行累加，同时累加上基本单元电路实例之间所有互连信号翻转消耗的功耗，这个过程只需要进行一次计算迭代就可得出电路在此一仿真时钟周期的功耗，这与通常的晶体管级模拟器需要采用比一个仿真时钟周期小得多的时间步长进行多次计算循环迭代才能计算出电路在一个仿真时钟周期的功耗相比，在评估精度差异不大的情况下，评估速度提升达三到四个数量级。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010610289 CN102147822A (zh) | 2010-12-23 | 2010-12-23 | 一种基于功耗库的大规模数字集成电路功耗动态评估装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010610289 CN102147822A (zh) | 2010-12-23 | 2010-12-23 | 一种基于功耗库的大规模数字集成电路功耗动态评估装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102147822A true CN102147822A (zh) | 2011-08-10 |
Family
ID=44422085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010610289 Pending CN102147822A (zh) | 2010-12-23 | 2010-12-23 | 一种基于功耗库的大规模数字集成电路功耗动态评估装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102147822A (zh) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102866291A (zh) * | 2012-08-27 | 2013-01-09 | 中国科学院微电子研究所 | 基于硬件平台的门级功耗分析装置及方法 |
| CN106650138A (zh) * | 2016-12-29 | 2017-05-10 | 北京华大九天软件有限公司 | 一种自动实现静态和动态时序分析对比的方法 |
| CN106844890A (zh) * | 2016-12-29 | 2017-06-13 | 哈尔滨工业大学（威海） | 一种基于集成电路功耗分析的故障诊断建库方法 |
| CN107870841A (zh) * | 2016-09-26 | 2018-04-03 | 展讯通信（上海）有限公司 | 移动终端功耗分析方法及系统 |
| CN112100910A (zh) * | 2020-09-07 | 2020-12-18 | 海光信息技术有限公司 | 一种处理器的功耗模型训练方法、功耗测试方法及装置 |
| CN112287626A (zh) * | 2020-10-26 | 2021-01-29 | 浙江大学 | 基于静态时序信息的开关电流模型拟合芯片逻辑门功耗变化波形的方法 |
| CN112416709A (zh) * | 2020-11-19 | 2021-02-26 | 海光信息技术股份有限公司 | 芯片动态功耗估计方法、装置、处理器芯片及服务器 |
| CN113515909A (zh) * | 2021-04-08 | 2021-10-19 | 国微集团(深圳)有限公司 | 门级网表的处理方法、计算机存储介质 |
| CN113515908A (zh) * | 2021-04-08 | 2021-10-19 | 国微集团(深圳)有限公司 | 驱动矩阵及其生成方法、门电路信息的表示方法、图 |
| CN113901748A (zh) * | 2021-12-10 | 2022-01-07 | 飞腾信息技术有限公司 | 一种功耗评估方法、装置、存储介质及电子设备 |
| CN114943156A (zh) * | 2022-06-22 | 2022-08-26 | 中国农业银行股份有限公司 | 一种功耗评估方法、装置、设备、介质及产品 |
| CN116306010A (zh) * | 2023-04-07 | 2023-06-23 | 江苏大学 | 一种用于放大器的功耗数据特性分析方法及系统 |
| CN116502596A (zh) * | 2023-06-28 | 2023-07-28 | 杭州行芯科技有限公司 | 芯片功耗评估方法、功耗模型的生成方法和计算机设备 |
| CN118468766A (zh) * | 2024-05-23 | 2024-08-09 | 南京集成电路设计服务产业创新中心有限公司 | 一种电磁侧信道安全评估方法 |
| CN113515908B (zh) * | 2021-04-08 | 2024-11-19 | 国微集团(深圳)有限公司 | 驱动矩阵及其生成方法、门电路信息的表示方法、图 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040186703A1 (en) * | 2003-03-20 | 2004-09-23 | Rajakrishnan Radjassamy | System and method for estimating power consumption for at least a portion of an integrated circuit |
| CN1924596A (zh) * | 2006-09-21 | 2007-03-07 | 北京中星微电子有限公司 | 一种集成电路芯片产品寿命的评估方法 |
| CN101650408A (zh) * | 2008-08-12 | 2010-02-17 | 华为技术有限公司 | 一种检测集成电路负载在线功耗的方法、装置和设备 |
| US7681153B2 (en) * | 2007-01-23 | 2010-03-16 | International Business Machines Corporation | Estimating static power consumption of integrated circuits using logic gate templates |
| US20100286974A1 (en) * | 2009-05-05 | 2010-11-11 | Sun Microsystems, Inc. | Technique using power macromodeling for register transfer level power estimation |
-
2010
- 2010-12-23 CN CN 201010610289 patent/CN102147822A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040186703A1 (en) * | 2003-03-20 | 2004-09-23 | Rajakrishnan Radjassamy | System and method for estimating power consumption for at least a portion of an integrated circuit |
| CN1924596A (zh) * | 2006-09-21 | 2007-03-07 | 北京中星微电子有限公司 | 一种集成电路芯片产品寿命的评估方法 |
| US7681153B2 (en) * | 2007-01-23 | 2010-03-16 | International Business Machines Corporation | Estimating static power consumption of integrated circuits using logic gate templates |
| CN101650408A (zh) * | 2008-08-12 | 2010-02-17 | 华为技术有限公司 | 一种检测集成电路负载在线功耗的方法、装置和设备 |
| US20100286974A1 (en) * | 2009-05-05 | 2010-11-11 | Sun Microsystems, Inc. | Technique using power macromodeling for register transfer level power estimation |
Non-Patent Citations (1)
| Title |
|---|
| 《万方－学位论文》 20050701 陈洵 可配置的微体系结构级功耗评估器设计 1-4 , * |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102866291B (zh) * | 2012-08-27 | 2014-11-05 | 中国科学院微电子研究所 | 基于硬件平台的门级功耗分析装置及方法 |
| CN102866291A (zh) * | 2012-08-27 | 2013-01-09 | 中国科学院微电子研究所 | 基于硬件平台的门级功耗分析装置及方法 |
| CN107870841A (zh) * | 2016-09-26 | 2018-04-03 | 展讯通信（上海）有限公司 | 移动终端功耗分析方法及系统 |
| CN106650138A (zh) * | 2016-12-29 | 2017-05-10 | 北京华大九天软件有限公司 | 一种自动实现静态和动态时序分析对比的方法 |
| CN106844890A (zh) * | 2016-12-29 | 2017-06-13 | 哈尔滨工业大学（威海） | 一种基于集成电路功耗分析的故障诊断建库方法 |
| CN106650138B (zh) * | 2016-12-29 | 2019-11-19 | 北京华大九天软件有限公司 | 一种自动实现静态和动态时序分析对比的方法 |
| CN112100910A (zh) * | 2020-09-07 | 2020-12-18 | 海光信息技术有限公司 | 一种处理器的功耗模型训练方法、功耗测试方法及装置 |
| CN112100910B (zh) * | 2020-09-07 | 2024-06-28 | 成都海光微电子技术有限公司 | 一种处理器的功耗模型训练方法、功耗测试方法及装置 |
| CN112287626B (zh) * | 2020-10-26 | 2022-05-06 | 浙江大学 | 基于静态时序信息的开关电流模型拟合功耗变化波形方法 |
| CN112287626A (zh) * | 2020-10-26 | 2021-01-29 | 浙江大学 | 基于静态时序信息的开关电流模型拟合芯片逻辑门功耗变化波形的方法 |
| CN112416709B (zh) * | 2020-11-19 | 2023-03-21 | 海光信息技术股份有限公司 | 芯片动态功耗估计方法、装置、处理器芯片及服务器 |
| CN112416709A (zh) * | 2020-11-19 | 2021-02-26 | 海光信息技术股份有限公司 | 芯片动态功耗估计方法、装置、处理器芯片及服务器 |
| CN113515908A (zh) * | 2021-04-08 | 2021-10-19 | 国微集团(深圳)有限公司 | 驱动矩阵及其生成方法、门电路信息的表示方法、图 |
| CN113515909A (zh) * | 2021-04-08 | 2021-10-19 | 国微集团(深圳)有限公司 | 门级网表的处理方法、计算机存储介质 |
| CN113515908B (zh) * | 2021-04-08 | 2024-11-19 | 国微集团(深圳)有限公司 | 驱动矩阵及其生成方法、门电路信息的表示方法、图 |
| CN113901748A (zh) * | 2021-12-10 | 2022-01-07 | 飞腾信息技术有限公司 | 一种功耗评估方法、装置、存储介质及电子设备 |
| CN113901748B (zh) * | 2021-12-10 | 2022-03-01 | 飞腾信息技术有限公司 | 一种功耗评估方法、装置、存储介质及电子设备 |
| CN114943156A (zh) * | 2022-06-22 | 2022-08-26 | 中国农业银行股份有限公司 | 一种功耗评估方法、装置、设备、介质及产品 |
| CN116306010A (zh) * | 2023-04-07 | 2023-06-23 | 江苏大学 | 一种用于放大器的功耗数据特性分析方法及系统 |
| CN116306010B (zh) * | 2023-04-07 | 2023-08-18 | 江苏大学 | 一种用于放大器的功耗数据特性分析方法及系统 |
| CN116502596A (zh) * | 2023-06-28 | 2023-07-28 | 杭州行芯科技有限公司 | 芯片功耗评估方法、功耗模型的生成方法和计算机设备 |
| CN116502596B (zh) * | 2023-06-28 | 2023-10-31 | 杭州行芯科技有限公司 | 芯片功耗评估方法、功耗模型的生成方法和计算机设备 |
| CN118468766A (zh) * | 2024-05-23 | 2024-08-09 | 南京集成电路设计服务产业创新中心有限公司 | 一种电磁侧信道安全评估方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102147822A (zh) | 一种基于功耗库的大规模数字集成电路功耗动态评估装置 | |
| Ham et al. | A^ 3: Accelerating attention mechanisms in neural networks with approximation | |
| Zhang et al. | GRANNITE: Graph neural network inference for transferable power estimation | |
| Chen et al. | High-throughput dynamic time warping accelerator for time-series classification with pipelined mixed-signal time-domain computing | |
| Yang et al. | Pre-routing path delay estimation based on transformer and residual framework | |
| Choi et al. | Domain-specific modeling for rapid system-wide energy estimation of reconfigurable architectures | |
| Cheon et al. | A 2941-TOPS/W charge-domain 10T SRAM compute-in-memory for ternary neural network | |
| CN103366033B (zh) | 统计电路仿真的方法和系统 | |
| van Santen et al. | Massively parallel circuit setup in gpu-spice | |
| Manikannan et al. | Low power high speed full adder cell with XOR/XNOR Logic Gates in 90nm Technology | |
| CN115510780B (zh) | 一种基于ppa预测的门级网表自动生成方法 | |
| Wang et al. | A graph neural network method for fast ECO leakage power optimization | |
| Zhong et al. | RTL-aware cycle-accurate functional power estimation | |
| Damaševičius et al. | Estimation of power consumption at behavioral modeling level using SystemC | |
| Li et al. | A methodology for power characterization of associative memories | |
| Khairudin et al. | Design and Analysis of High Performance and Low Power Matrix Filling for DNA Sequence Alignment Accelerator Using ASIC Design Flow | |
| Liu et al. | Dynamic river network simulation at large scale | |
| Elhamshary et al. | A New Second Order Nonlinear Formulation for Fast-SPICE Circuit Simulation | |
| Abrishami et al. | NN-PARS: A Parallelized Neural Network Based Circuit Simulation Framework | |
| Jin et al. | A fast cross-layer dynamic power estimation method by tracking cycle-accurate activity factors with spark streaming | |
| CN110837721A (zh) | 一种基于神经网络算法的隧穿双栅晶体管特性模拟方法 | |
| US8819086B2 (en) | Naming methodologies for a hierarchical system | |
| Ye et al. | Fast variational interconnect delay and slew computation using quadratic models | |
| Tai et al. | Dynamic time warping algorithm: A hardware realization in VHDL | |
| Lee et al. | SEMULATOR: Emulating the Dynamics of Crossbar Array-based Analog Neural System with Regression Neural Networks |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110810 |