CN102393400A - 一种印刷电路板品质监控方法 - Google Patents
一种印刷电路板品质监控方法 Download PDFInfo
- Publication number
- CN102393400A CN102393400A CN201110339958XA CN201110339958A CN102393400A CN 102393400 A CN102393400 A CN 102393400A CN 201110339958X A CN201110339958X A CN 201110339958XA CN 201110339958 A CN201110339958 A CN 201110339958A CN 102393400 A CN102393400 A CN 102393400A
- Authority
- CN
- China
- Prior art keywords
- pcb
- circuit board
- printed circuit
- layer
- palladium layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明实施例公开了一种印刷电路板品质监控方法，通过观察印刷电路板上钯层的结晶晶粒之间的结合状态，监控印刷电路板品质可靠性，从而提高打线质量，该方法包括：在依次镀有镍层、钯层、金层的印刷电路板PCB的表面加载化学药品，以使所述金层从所述PCB上褪除；将褪除金层后的PCB放置在电子扫描设备下面，并观察所述钯层的结晶状态，如果所述钯层结晶的晶粒之间结合无缝隙，则确定所述PCB的品质可靠；如果所述钯层结晶的晶粒之间结合有缝隙，则确定所述PCB的品质不可靠。
Description
技术领域
本发明涉及电子技术领域，具体涉及一种印刷电路板品质监控方法。
背景技术
基板是制造印刷电路板(PCB，printed circuit board)的基本材料，通俗地说就是一覆铜箔层压板。而单面或双面PCB的制造通过在基板的覆铜箔层压板上，有选择地进行孔加工、化学镀铜、电镀铜、蚀刻等加工，得到所需电路图形，使得其具有导电、绝缘和支撑等功能。
其中，导电是一般芯片与PCB之间的电气性能的导通，主要是通过打线的方式，将金属线第一焊点焊在芯片上，第二焊点焊在PCB上。而要在PCB上打线，还要在PCB的铜面上通过化学镀的方法依次镀上镍层、钯层和金层，其中，镍层是提供焊接用或防止铜扩散到金层，钯层是为了防止镍扩散到金层，金层可供打线用或保护钯层不被氧化。而本发明的发明人在实践中发现，如果钯层没有镀好，钯层结晶晶粒结合不紧密，将导致镍层的镍扩散到金层，形成氧化物，PCB品质不过关，从而造成后续打线不良。
发明内容
针对上述缺陷，本发明实施例提供了一种印刷电路板品质监控方法，通过观察印刷电路板上钯层的结晶晶粒之间的结合状态，监控印刷电路板品质的可靠性，从而提高打线质量。
一种印刷电路板品质监控方法，包括：
在依次镀有镍层、钯层、金层的印刷电路板PCB的表面加载化学药品，以使所述金层从所述PCB上褪除；
将褪除金层后的PCB放置在电子扫描设备下面，并观察所述钯层的结晶状态，如果所述钯层结晶的晶粒之间结合无缝隙，则确定所述PCB的品质可靠；如果所述钯层结晶的晶粒之间结合有缝隙，则确定所述PCB的品质不可靠。
本发明实施例提供了一种印刷电路板品质监控方法，该方法简单有效地监控印刷电路版品质可靠性，通过在依次镀有镍层、钯层、金层的印刷电路板的表面加载化学药品，该化学药品可以将金层从印刷电路板上褪除，后将褪除金层后的印刷电路板放在电子扫描设备下面观察钯层的结晶状态，主要是结晶晶粒之间的结合状态，如果晶粒之间结合无缝隙，那么说明该印刷电路板的品质可靠；如果晶粒之间有缝隙，那么说明印刷电路板的品质不可靠，会导致印刷电路板上的镍层扩散到金层从而形成氧化物，造成后续在金层上打线效果不良的情况。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种印刷电路板品质监控方法的实施例流程图；
图2为本发明实施例提供的一种印刷电路板品质监控方法中钯层有缝隙的A印刷电路板和钯层无缝隙的B印刷电路板打线拉力的测试对比图。
具体实施方式
下面将结合本发明实施例的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种印刷电路板品质监控方法，通过观察印刷电路板钯层的结晶晶粒之间的结合状态，监控印刷电路板品质的可靠性，从而提高打线质量。
请参阅图1，图1为本发明实施例提供的一种印刷电路板品质监控方法的实施例流程图。如图1所示，一种印刷电路板品质监控方法，包括：
110、在依次镀有镍层、钯层、金层的印刷电路板PCB的表面加载化学药品，以使所述金层从所述PCB上褪除；
其中，印刷电路板的另一重要工艺是通过化学镀的方法在印刷电路板上依次镀有镍层、钯层和金层，其中金层是用作打线使用的，打线质量影响芯片与印刷电路板之间电气性能的导通，所以要保证金层的质量。在镍钯金层中，如果钯层的质量不过关，钯层结晶晶粒之间有缝隙，导致镍层扩散到金层，形成氧化物后造成打线不良。通过抽检印刷电路板，监控其中钯层的结晶状态，从而了解化学镀时调设的各项参数是否保证钯层的质量。如果钯层结晶晶粒之间结合无缝隙，那么说明在此方法下生产的印刷电路板品质是可靠的，可以批量生产，如果不是，则要重新调设化学镀参数。要观察钯层的结晶状态，首先要褪除印刷电路板表面的金层，可以通过能有效褪除金层而不影响其他镍钯层的化学药品，在褪除金层后，用电子扫描设备观察钯层的结晶状态，从而可以有效简便地做到监控印刷电路板品质可靠性的目的。
120、将褪除金层后的PCB放置在电子扫描设备下面，并观察所述钯层的结晶状态，如果所述钯层结晶的晶粒之间结合无缝隙，则转向步骤130；如果所述钯层结晶的晶粒之间结合有缝隙，则转向步骤140；
其中，运用现有的电子扫描设备，观察钯层的结晶状态来监控印刷电路板品质的可靠性，在电子扫描设备下可以看到钯层结晶晶粒之间的结合状态：结晶晶粒之间无任何缝隙，可能有少许缝隙，也可能是有很明显的缝隙。
130、确定所述PCB的品质可靠；
其中，如果钯层结晶晶粒之间没有缝隙，钯层阻隔镍层往金层扩散，达到化学镀钯层的目的，印刷电路板在品质上也没有问题。
140、确定所述PCB的品质不可靠。
其中，如果钯层结晶晶粒之间有明显缝隙，那么镍层会经过钯层扩散到金层形成氧化物，造成打线不良，导致印刷电路板可使用率低。
本发明实施例提供的一种印刷电路板品质监控方法中，通过化学药品褪除印刷电路板上的金层后，在电子扫描设备下观察钯层的结晶晶粒之间的结合状态，以此监控印刷电路板的品质。由于褪除金层的同时不能影响镍钯层，所以该化学药品优选褪金水，能够快速有效的褪除金层，而不损坏钯层，镍层。而电子扫描设备可以优选扫描电子显微镜，将褪除金层后的印刷电路板放在扫描电子显微镜上进行扫描，可以通过连接在扫描电子显微镜的计算机等观察钯层上面的结晶晶粒之间的结合状态。
请参阅图2，图2为本发明实施例提供的一种印刷电路板品质监控方法中钯层有缝隙的A印刷电路板和钯层无缝隙的B印刷电路板打线拉力的测试对比图。其中，A印刷电路板和B印刷电路板是两块抽检的不同印刷电路板，用褪金水褪除金层后，分别在扫描电子显微镜下观察钯层的结晶晶粒之间的结合状态，其中A印刷电路板的钯层有许多缝隙，而B印刷电路板的钯层结晶晶粒之间结合紧密，没有看到任何缝隙，然后分别对该A印刷电路板和B印刷电路板进行打线拉力测试，图2中的A对应的是A印刷电路板打线拉力测试的情况，B对应的是B印刷电路板打线拉力测试的情况。从图2可以看出，A的打线拉力范围在4～5N/G之间，而B的打线拉力范围在7～9N/G之间。可以看出，A印刷电路板的钯层有缝隙，导致在金层打线后可以承受的拉力小，B印刷电路板的钯层没有缝隙，打线后其可承受的拉力较大。
本发明实施例提供了一种印刷电路板品质监控方法，通过在印刷电路板表面装载化学药品褪除金层，再将褪除金层的印刷电路板用电子扫描设备观察印刷电路板钯层的结晶晶粒之间的结合状态，如果结晶晶粒之间无缝隙，则说明该印刷电路板的品质可靠；如果结晶晶粒之间有缝隙，则说明印刷电路板的品质没有达到要求，可靠性差，容易造成镍层扩散到金层，形成氧化物，造成印刷电路板打线不良；该方法通过简单监控钯层的结晶晶粒之间的结合状态，监控印刷电路板的品质，进而提高打线质量。
以上对本发明所提供的一种印刷电路板品质监控方法进行了详细介绍，对于本领域的一般技术人员，依据本发明实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (3)
1.一种印刷电路板品质监控方法，其特征在于，包括：
在依次镀有镍层、钯层、金层的印刷电路板PCB的表面加载化学药品，以使所述金层从所述PCB上褪除；
将褪除金层后的PCB放置在电子扫描设备下面，并观察所述钯层的结晶状态，如果所述钯层结晶的晶粒之间结合无缝隙，则确定所述PCB的品质可靠；如果所述钯层结晶的晶粒之间结合有缝隙，则确定所述PCB的品质不可靠。
2.根据权利要求1所述的方法，其特征在于，所述化学药品为褪金水。
3.根据权利要求1或2所述的方法，其特征在于，所述电子扫描设备为扫描电子显微镜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110339958XA CN102393400A (zh) | 2011-11-01 | 2011-11-01 | 一种印刷电路板品质监控方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110339958XA CN102393400A (zh) | 2011-11-01 | 2011-11-01 | 一种印刷电路板品质监控方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102393400A true CN102393400A (zh) | 2012-03-28 |
Family
ID=45860759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110339958XA Pending CN102393400A (zh) | 2011-11-01 | 2011-11-01 | 一种印刷电路板品质监控方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102393400A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1461584A (zh) * | 2000-07-27 | 2003-12-10 | 阿托特希德国有限公司 | 聚合物材料对金属表面的改进粘合性 |
| WO2011029860A1 (en) * | 2009-09-11 | 2011-03-17 | Alchimer | Solution and process for activating the surface of a semiconductive substrate |
-
2011
- 2011-11-01 CN CN201110339958XA patent/CN102393400A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1461584A (zh) * | 2000-07-27 | 2003-12-10 | 阿托特希德国有限公司 | 聚合物材料对金属表面的改进粘合性 |
| WO2011029860A1 (en) * | 2009-09-11 | 2011-03-17 | Alchimer | Solution and process for activating the surface of a semiconductive substrate |
Non-Patent Citations (2)
| Title |
|---|
| 纪成光 等: "化学镍钯金表面处理工艺研究", 《电子工艺技术》 * |
| 钟非文 等: "原子吸收光谱法测定废弃印刷线路板中金钯铂", 《冶金分析》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070108619A1 (en) | Bonding pad with high bonding strength to solder ball and bump | |
| JP2012064911A (ja) | パッケージ基板ユニット及びパッケージ基板ユニットの製造方法 | |
| US20060223223A1 (en) | Method of production of circuit board utilizing electroplating | |
| US8901729B2 (en) | Semiconductor package, packaging substrate and fabrication method thereof | |
| US10624206B2 (en) | Circuit board and circuit device | |
| JP2007183164A (ja) | 半導体集積回路装置及びその試験方法 | |
| US20060209497A1 (en) | Pad structure of wiring board and wiring board | |
| US20090058425A1 (en) | Method and apparatus to test electrical continuity and reduce loading parasitics on high-speed signals | |
| TW200537998A (en) | Circuit board with quality-identified mark and method for identifying the quality of circuit board | |
| JP2009004454A (ja) | 電極構造体及びその形成方法と電子部品及び実装基板 | |
| JP3717660B2 (ja) | フィルムキャリア及びバーンイン方法 | |
| US11877397B2 (en) | Printed circuit board | |
| CN102393400A (zh) | 一种印刷电路板品质监控方法 | |
| CN111256578A (zh) | 一种背钻板深度检测的方法 | |
| JP2007165776A (ja) | 実装基板の製造方法 | |
| JP2017175085A (ja) | 両面配線フレキシブル基板 | |
| JP2006108464A (ja) | 鉛フリーはんだに対応した銅配線基板 | |
| CN103917044B (zh) | 一种柔性电路板及其制造方法 | |
| KR101034089B1 (ko) | 배선 기판 및 그 제조 방법 | |
| US8816213B2 (en) | Terminal structure, printed wiring board, module substrate, and electronic device | |
| JP2015088531A (ja) | プリント基板の製造方法、プリント基板、及び表示装置 | |
| CN219497793U (zh) | 多层结构的基板 | |
| JP2009267098A (ja) | 半導体装置及びその製造方法 | |
| TWI834270B (zh) | 探針卡結構及其製作方法 | |
| JP5057139B2 (ja) | 半導体装置用テープキャリアの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120328 |