CN102386856B - 用于低成本接收机电路的lna电路 - Google Patents

Abstract

描述了用于低成本接收机电路的LNA电路。其中，一种低噪声放大器(LNA)包括：用于接收输入信号的输入端子；用于提供与输入信号关联的输出信号的输出端子。LNA还包括第一晶体管，该第一晶体管具有：通过第一电容器耦合于输入端子的第一源极、被配置成接收第一直流(DC)偏置信号的第一栅极、以及耦合于输出端子的第一漏极。LNA还包括第二晶体管，该第二晶体管具有：通过第二电容器耦合于输入端子的第二源极、被配置成接收第二DC偏置信号的第二栅极、以及耦合于输出端子的第二漏极。

Description

用于低成本接收机电路的LNA电路

技术领域

本公开总地涉及放大器，更具体地涉及低噪声放大器(LNA)。

背景技术

支持多种数字电视标准的商用电视接收机和机顶盒需要能以低成本和小尺寸来处理模拟地面广播、数字地面广播和有线广播的调谐器电路。这种调谐器电路可配置成处理具有范围为54MHz至880MHz的宽带输入频率的信号，并因此需要具有足够高的线性度和充分低于3dB的低噪声系数的宽带LNA以获得高灵敏度。

诸如码分多址(CDMA)、全球移动通信系统(GSM)、短距无线接收机、地面数字多媒体广播(T-DMB)接收机之类的窄带接收机常见地被配置成调谐至最高频与最低频之比小于2的信道。与这些窄带接收机不同，在混合式电视调谐器中，LNA的二阶和三阶输入参照截点(IIP2和IIP3)是重要的。LNA的IIP2和IIP3是重要的，因为在接收频带(54MHz-880MHz)，存在频率等于所期望频率信道的一半或三分之一的干扰信道，该干扰信道能分别通过二阶或三阶失真而落在感兴趣频率上并败坏画质。这样的二阶或三阶失真产物分别被称为HD2(谐波失真2)和HD3(谐波失真3)。

此外，在有线TV环境中，可能存在分布于接收频带上的若干信道。这些信道可通过二阶非线性在它们之间形成互调并通过合成的二阶失真(CSO)来败坏所期望的画质。此外，在有线TV调谐器中存在三阶非线性时，TV信道可能互调以产生复合三次差拍(CTB)，这会进一步影响所期望的画质。因此，TV调谐器中的LNA具有高IIP2和IIP3是重要的。因此，由于具有单端输入和单端输出的LNA通常具有糟糕的IIP2性能，许多调谐器采用平衡-不平衡转换器(balun)连同全差分LNA或单端转差分放大器作为接收机电路的第一级。

尽管全差分LNA能在很宽范围的频率下提供可接受的IIP2性能，然而其一个主要的缺陷是一般需要无源变压器来将单端信号转换成差分信号。这类变压器可能很大；因此，这类变压器通常被实现在芯片外部。此外，低损耗、外部、无源变压器一般是昂贵的，增加了系统的总成本。此外，这些外部变压器的损耗直接影响到TV调谐器的噪声系数(NF)，噪声系数(NF)是TV调谐器的最重要性能度量中的一个，因为NF确定在天线输入上能接收多小的广播TV信号。

单端转差分放大器表现出一种良好的集成结构并能提供适中的IIP2性能。然而，传统单端转差分放大器一般具有相对高的NF。遗憾的是，高NF降低了调谐器电路的灵敏性，使其难以将LNA用在宽带调谐器中的第一级上。

附图简述

图1是具有平衡负载的传统单端输入、差分输出的低噪声放大器(LNA)的局部方框和局部示意图。

图2是具有平衡负载和平衡-不平衡转换器电路的传统差分输入、差分输出的LNA的局部方框图和局部示意图。

图3是可配置成用于调谐器电路的无平衡-不平衡转换器LNA电路的局部方框图和局部示意图。

图4是包括图3的LNA电路的设备的一个实施例的方框图。

图5是包含耦合于无源混频器的图3中的LNA电路的设备的另一实施例的图。

图6是包含通过阻性负载耦合于混频器的图3的LNA的设备的又一实施例的图。

在以下的描述中，在不同附图中使用相同的附图标记来表示相似或相同的部件。

具体实施方式

下面描述低噪声放大器(LNA)的一个实施例，该LNA被配置成获得大于50dBm(dB毫瓦)的二阶输入参照截点(IIP2)，同时省去了平衡-不平衡转换器且相比传统LNA将LNA的功耗降低3/4。

在下面的论述中，术语“耦合的”用来表示直接连接的或通过间接连接彼此结合或联接的组件。应当理解，所述实施例仅为示例目的，并且附图中示出的直接连接可能包括未示出的元件和/或居间组件。

图1是具有平衡负载的传统单输入、差分输出的低噪声放大器(LNA)电路100的局部方框图和局部示意图。LNA电路100包括LNA 102，LNA 102耦合于信号源104和负载电路106。负载电路106可以是调谐器、混频器的开关或其它电路。信号源104可以是天线或用来接收宽带信号的其它电路。信号源104将天线建模作为电压源108，电压源108将信号施加于电阻110(例如75欧姆电阻器)。电阻器110耦合于LNA 102的引脚112。

LNA 102包括引脚112和耦合于地面的第二引脚114。LNA 102还包括电阻器116和118，晶体管126和128以及电容器120和122。电阻器116具有耦合于引脚112的第一端子和耦合于晶体管126源极的第二端子，所述晶体管126是n沟道金属氧化物半导体场效应管(NMOSFET)。晶体管126包括通过电容器114而耦合于引脚114的栅极以及耦合于平衡的负载电路106的漏极。电阻器118包括耦合于引脚114的第一端子以及耦合于晶体管128源极的第二端子。晶体管128还包括通过电容器122而耦合于引脚112的栅极以及耦合于平衡的负载电路106的漏极。在本例中。晶体管126和128、电容器120和122以及电阻器116和118是基本匹配的，由此提供平衡的电路。

在操作中，信号源104向引脚112和耦合于地面的引脚114提供射频(RF)信号。引脚112侧的RF输入被施加于晶体管126和电阻器116，并被提供给晶体管128的栅极。小信号(高频)电流(i)从漏极至源极流经晶体管126。对于给定的电压信号源(Vs)，流过晶体管126和128两者的电流(i)是相同的。因此，从单端电压输入产生差分输出电流。本文中使用的术语“射频”指具有在大约3kHz至几百GHz的范围内的频率的信号。高频信号或小信号指信号的AC分量或RF分量。

分析指出最佳噪声系数是根据下面的等式得到的：

$50\mathrm{\Ω}\≈R+\frac{1}{\mathrm{gm}}---\left(1\right)$

在等式1中，变量(R)代表电阻器116、118中每一个的电阻，而变量(gm)代表晶体管126和128中每一个的跨导。在该实例下，LNA 102的优化噪声系数高达6dB。然而，6dB的噪声系数对于地面应用来说是不可接受的。此外，IIP2仅为40dBm(参照1毫瓦的功率比)，这对50dBm是常见阈值的有线应用来说是不够的。遗憾的是，由晶体管128代表的共源级对信号造成很大的噪声，这负面地影响到噪声系数(NF)以及系统的灵敏性，同时给予不充分的IIP2性能。

尽管单端输入避免了外部和大体积的无源变压器的使用，但由于相对高的噪声系数，由于结果灵敏性下降而难以将LNA 102设置在宽带调谐器中的第一级上。传统地，诸如外部变压器之类的平衡-不平衡转换器电路被用来通过电磁耦合而将单端输入转换成差分输入。下面参见图2描述了使用平衡-不平衡转换器电路的LNA电路的一个例子。

图2是传统双输入LNA电路200的局部方框图和局部示意图，该LNA电路200包括图1的LNA 102并包括平衡-不平衡转换器电路206。在该例中，用包括平衡-不平衡转换器电路206(图示为简单变压器)的信号源204代替了信号源104。此外，图1所示的电压信号源(Vs)108被分成输入源208、210，每个输入源大约为电压信号源(Vs)的一半，即Vs/2。信号源204包括电阻器212、214，每个电阻器大约为37.5Ω或图1中的电阻器110的电阻的一半。

在工作中，信号源204使用无源变压器206作为平衡-不平衡转换器来将平衡的、单端输入信号(可从天线或其它信号源接收到)分成不平衡的信号，并在引脚112、114将结果信号提供给LNA 102。小信号电压跨晶体管126和128地出现，这造成小信号电流(i)从漏极流至源极流经晶体管126并从源极流至漏极流经晶体管128，如图所示。

图200进一步包括示出LNA电路202的有效阻抗222的等效电路220。在该情形下，LNA 102的有效阻抗是通过将电阻器116、128的电阻加上晶体管126、128的跨导(gm)的倒数而确定的，其大约为25Ω。有效阻抗是通过下面的等式2定义的。

$25\mathrm{\Ω}\≈R+\frac{1}{\mathrm{gm}}---\left(2\right)$

对于给定的电压信号源(Vs)，流入两个网络中的小信号电流(i)是相同的。此外，跨有效25Ω电阻的电压与跨过跨导的电压大致相同。

在图2的图示实施例中，噪声系数主要受25Ω阻抗的影响。尽管图2所示的全差分LNA能在很宽的频带上提供极好的IIP2性能，但电路200的缺陷在于需要无源变压器206。这种无源变压器通常很大而无法集成在芯片上，并且其插入损耗使接收机的噪声系数及其灵敏性劣化。为了避免这种劣化，要使用低损耗和昂贵的外部变压器，这既增加了电路的大小又增加了电路的成本。如下面结合图3-8所述那样，可提供单输入、无平衡-不平衡转换器的LNA，该LNA获得足够用于地面应用的噪声系数、IIP2、IIP3、增益和灵敏性，并具有降低的功耗和降低的成本。

图3是包含可配置为用于调谐器电路的单输入、无平衡-不平衡转换器的LNA 302的实施例的局部方框图和局部示意图。电路300包括信号源，例如天线、宽带连接或其它信号源。在该实例下，信号源由电压信号源(Vs)112表示，电压信号源(Vs)112将RF信号提供给LNA 302。电压信号源(Vs)112分别通过电容器304、306而容性地耦合于输入112、114，电容器304、306工作以阻挡直流和低频信号。

相比图2的电路200，将交叉耦合的电容器120、122移去，并将跨导的一半折叠至p沟道金属氧化物半导体(PMOS)晶体管312、314。LNA 302包括直流(DC)电流源，被表示为耦合于经稳压的供电电压(V_稳压)的电感器308。电感器308耦合于引脚112以将DC电流(I_dc)注入引脚112。LNA 302还包括电阻器310，电阻器310包括耦合于引脚112的第一端子以及耦合于晶体管312的源极的第二端子，所述晶体管312包括耦合于偏置电路311的栅极以及耦合于晶体管314源极的漏极。晶体管314还包括耦合于偏置电路311的栅极以及耦合于输出节点321的漏极。晶体管312和314的栅极由偏置电路311适当地偏压以使DC电流(I_dc)流过晶体管312和314。从RF信号的角度看来，晶体管312、314的栅极可视为接地的。

LNA 302还包括NMOS晶体管316，该NMOS晶体管316包括耦合于输出节点321的漏极、耦合于偏置电路311的栅极以及耦合于NMOS晶体管318漏极的源极，NMOS晶体管318也包括耦合于偏置电路311的栅极以及通过电阻器320耦合于引脚114的源极。由电感器302表示的第二电流源将引脚114耦合于供电端子，所述供电端子可以是负极供电端子或可包括其它电路。电容器306阻挡流向电压信号源(Vs)108的DC电流，这迫使DC电流(I_dc)流入电感器302。

在所示实施例中，为简化起见将偏置电路311的细节省去。然而，包括运算放大器、控制电路、分压电路或其它合适电路的任何偏置电路可被用来使晶体管312、314、316和318充分偏压以允许电流流过这些晶体管。

在所示实施例中，输出节点321耦合于混频器。电感器322和可变电容器324构成可调谐带通LC滤波器(也被称为跟踪滤波器)。固定电容器328和可变电容器326构成容性衰减器网络，该容性衰减器网络被用来在存在强信号时在混频器之前降低增益。

尽管在图3所示的实施例中，由电阻器310、320和晶体管312、314、316和318构成的LNA跨导被图示为耦合于由电感器322和电容器324、326和328构成的跟踪滤波器和容性衰减器，然而其它实施例也是可行的。例如，LNA跨导可耦合于无源混频器的开关(如图5所示)或耦合于简单阻性负载(如图6所示)。

在工作中，PMOS晶体管312、314和NMOS晶体管316、318的栅极被偏置以允许DC电流(I_dc)流过。然而，晶体管312、314、316和318的栅极不接收小信号电流。由电压信号源(Vs)108产生的RF输入信号(i_输入)流过电阻器110并大致平均地分流流入引脚112、114。电感器302、308相对于小信号输入(i_输入/2)而言相当于开路，这迫使小信号输入(i_输入/2)流过PMOS晶体管312、314并流过NMOS晶体管316、318至输出节点321，输出节点321承载小信号输出电流(i_输出)。

在所示实施例中，NMOS晶体管316、318和PMOS晶体管312、314是并联的。因此，LNA 302的阻抗(Z_芯片)(如从引脚112、114中看进去所观察到的)是根据下面的等式确定的：

在等式3中，电阻(2R)是图1和图2中的电路100、200中的电阻器116、118的电阻(R)的两倍。变量(gm)代表晶体管312、316的跨导。等式3可如下面的等式4所示的被简化：

等效电路330绘出了输入电阻110和电压信号源(Vs)108并示出LNA 302的输入阻抗(Z_芯片)，输入阻抗(Z_芯片)由电阻器332表示。因此，简化电路302具有与图2中的差分电路200相同的等效电路。

在所示实施例中，噪声系数好于差分的情形。对于差分的情形(如图1所示)，跨导的NF根据下面的等式5可近似为：

对于等于大约25欧姆的阻抗(Z_芯片)，NF大约为0.7dB。然而，芯片外的平衡-不平衡转换器可具有大约1.3dB的损耗，进一步将总NF劣化了大约2dB。相比而言，图3的单端跨导具有可根据下面的等式6近似求得的NF：

对于25欧姆的同一阻抗(Z_芯片)，LNA 302的NF为1.25dB。由于不使用芯片外的平衡-不平衡转换器，因此总NF也是1.25dB，这优于带平衡-不平衡转换器的差分情形的2dB NF。此外，对于给定的电压信号源(Vs)108，流入LNA的小信号电流(i)保持与差分情形相同的值，因此增益也相同。

对于图3所示的单端CMOS跨导(其中NMOS器件和PMOS器件并联)，LNA 302类似于图1中的LNA 102。因此，三阶输入参照截点(IIP3)与图2中描绘的差分结构大致相同。下面参照等式7对LNA 302的IIP3进行描述。

此外，相比图1中的单端输入LNA 102，二阶输入参照截点(IIP2)也得以改善。IIP2是通过使用传统推挽互补级而得以改善的。二阶失真由非对称的正、负半周期所表征。在正半周期内，NMOS晶体管316、318具有小“导通”电压(V_导通)，而PMOS具有较大的“导通”电压(V_导通)。在负半周期内，则正好相反。如果NMOS和PMOS晶体管312和318匹配，则二阶失真消除。然而，造成NMOS晶体管318与PMOS晶体管312不同的工艺变化可能使IIP2发生改变。

PMOS和NMOS晶体管312、314、316和318的“导通”电压是相反的，相互抵消掉。此外，使用源极负反馈(source degeneration)电阻器310、320解除了“有效”导通电压(电阻器两侧的电压加上晶体管的“导通”电压)跨工艺角(process corner)变化的敏感性。

然而，试验已表明LNA 302具有跨工艺角的令人满意的IIP2，其超过50dBm。下面的表1描述了LNA 302的一个具体例子的IIP2，在该例中，PMOS晶体管312、314具有2.00倍于NMOS晶体管316、318的宽/长比。

表1.跨工艺角的LNA 302的IIP2。

工艺角	IIP2(dBm)
		典型-典型(TT)	54
慢NMOS快PMOS(SNFP)	61
		快NMOS慢PMOS(FNSP)	51
快NMOS快PMOS(FNFP)	56
		慢NMOS慢PMOS(SNSP)	53

如表2所示，LNA 302在所有工艺角均超出50dBm。此外，可增加微调设备，该微调设备改变PMOS W/L与NMOS W/L之比，以对性能进行细调。然而，即使在PMOS设备和NMOS设备之间具有2倍差时，性能仍落在可接受的范围内。

此外，DC电流(I_dc)近似等于差分电流(I_差分)的四分之一，这表示相对于传统LNA的4倍电流节省。参照图2中的LNA 102，每个NMOS晶体管126、128具有gm跨导并且每个单端标记(brand)汲取I_差分/2的DC电流。对于CMOS LNA302、PMOS和NMOS晶体管312、314、316和318，每个晶体管312、314、316和318在共享相同的DC电流的同时具有gm/2的跨导。这意味着所汲取的电流是差分电流(I_差分)的四分之一，如下所示：

所得到的电流表现出与例如流入图2中的LNA 102的DC电流相比而言4倍的电流减小。因此，LNA 302在使用较少DC电流的同时具有满足地面TV信号处理需求的噪声系数、IIP2、IIP3以及增益参数。

通过使某些LNA的差分负载与平衡-不平衡转换器相匹配的440欧姆的单端负载，下面的表2给出LNA 302与图2中的LNA 102的模拟性能概括和比较，其中例如具有对应的440欧姆负载，NMOS和PMOS的跨导各自为40欧姆，而图3中的电阻器310、320各自为25欧姆，获得如下性能。

表2：LNA 302相对于LNA 102的性能比较

如表2所示，没有平衡-不平衡转换器的CMOS LNA 302与具有平衡-不平衡转换器的LNA 102的性能基本匹配。LNA 302的NF优于LNA 102的NF，同时IIP2、IIP3和增益数在两者间是可媲美的。另外，由LNA 302汲取的DC电流比LNA 102汲取的DC电流少75％。可针对特殊场合调整LNA 302跨工艺角的性能。具体地说，在设计时，PMOS 312的宽/长(W/L)比和NMOS 318的W/L可被设计成优化跨工艺角的IIP2性能。

图4是包含图3的LNA 302的设备400的方框图。设备400还包括天线402、连接器404、引脚405以及容性滤波器和容性衰减器406，该容性滤波器和容性衰减器406包括一输出耦合于单输入转差分输出转换器408，所述单输入转差分输出转换器408耦合于双倍平衡谐波排斥混频器(HRM)410。

在该实施例中，CMOS LNA 302获得2.6dB的噪声系数、18dB的增益以及50dBm的IIP2、25dBm的IIP3以及将近10mA的DC电流。单端容性滤波器和容性衰减器406提供单端传递函数，该单端传递函数提供与差分负载相同的负载。单输入转差分输出转换器408获得9dB的噪声系数、0dB的增益、15dBm的IIP3，以及将近15mA的DC电流。HRM 410获得12dB的噪声系数、19dB的增益以及12dBm的IIP3。在该特定实施例中，通过使用LNA 302，相比于LNA 102而节省的30mA电流可用来向其它电路供电。例如，所省下的30mA中的一部分可用于单端转差分输出转换器408中以供给15mA。

应当理解，图1-4所示的实施例仅为示例性的。在前述示例中，增益、噪音强度和电流以示例目的给出。这些值可适用于特定场合和/或可跨在不同电路应用而变化。

图5是设备500的另一实施例的图，设备500包括耦合于无源混频器502的图3的LNA电路302，该无源混频器502配置成接收输出电流(i_输出)并产生多相中频(IF)输出信号，该多相中频(IF)输出信号可被提供给其它电路，例如滤波器、IF放大器、处理器和/或被配置成处理该IF输出信号的其它电路。

尽管图3的LNA 302通过LC网络而耦合于混频器且图5的LNA 302耦合于无源混频器而没有居间电路，然而其它实施例也可在LNA 302和混频器之间包括阻性负载或其它电路。下面参照图6描述设备的一个实施例，该设备包括耦合于阻性负载和混频器的LNA 302。

图6是设备600的又一实施例的图，该设备600包括通过阻性负载602耦合于混频器的图3的LNA 302。在该例中，阻性负载包括耦合于输出节点321的第一端子和耦合于诸如V_中间(为供电干线和接地点之间的近似中间点的经缓冲电压)之类的电压源的第二端子。

一般来说，LNA 302可被用于多种设备以提供具有减小的功耗(相比于图1的差分LNA 102)的低噪声放大。此外，尽管LNA 302已被图示为具有用于接收来自例如天线402之类的信号源的输入信号的输入引脚112、114，然而应当理解可省去引脚112、114并且可采用单个引脚或输入端子来将输入信号提供给电容器304、306，电容器304、306可以是芯片上电容器。

结合图3所描绘的电路300以及图4-6连同表1和表2所分别描绘的设备400、500和600，给出了高线性单端、无平衡-不平衡转换器的LNA 302，该LNA 302获得25dBm的IIP3、50dBm的IIP2(在工艺角上)以及2.6dB的噪声系数，同时仅消耗10mA的电流。在这种情形下，所获得的反射损失为大约-6dB。该LNA通过省去平衡-不平衡转换器同时仅将一个芯片外电感器和一个电容器添加至材料明细表，因而降低了成本。电流节省为将近30mA，该电流可用来向其它电路供电，由此节省总功耗。

虽然已参考优选实施例对本发明进行描述，但是本领域的技术人员将认识到可作形式和细节上的改变而不背离本发明的精神和范围。

Claims (21)

1.一种低噪声放大器，包括：

输入端子，用于接收输入信号；

输出端子；

第一和第二电容器，所述第一电容器包括：耦合于所述输入端子的第一电极，以及第二电极，所述第二电容器包括：耦合于所述输入端子的第一电极，以及第二电极；

第一晶体管，包括：耦合于所述第一电容器的第二电极的源极、被配置成接收第一直流偏置信号的栅极、耦合于所述输出端子的漏极；

第二晶体管，包括：耦合于所述第二电容器的第二电极的源极、被配置成接收第二直流偏置信号的栅极、耦合于所述输出端子的漏极；

第一电阻器，包括：耦合于所述第一电容器的第二电极的第一电阻器端子，以及耦合于所述第一晶体管的源极的第二电阻器端子；以及

第二电阻器，包括：耦合于所述第二电容器的第二电极的第一电阻器端子，以及耦合于所述第二晶体管的源极的第二电阻器端子。

2.如权利要求1所述的低噪声放大器，其特征在于，所述第一晶体管具有第一宽-长比；

其中所述第二晶体管具有第二宽-长比；以及

其中所述第一和第二宽-长比被配置成获得跨工艺角的所期望的二阶输入参照截点性能。

3.如权利要求1所述的低噪声放大器，其特征在于，还包括：

第一电感器，包括：耦合于第一供电端子的第一端子、以及耦合于所述第一晶体管的源极的第二端子；以及

第二电感器，包括：耦合于第二晶体管的源极的第一端子、以及耦合于第二供电端子的第二端子。

4.如权利要求1所述的低噪声放大器，其特征在于，所述第一和第二直流偏置信号被配置成控制所述第一和第二晶体管以允许直流电流流过。

5.如权利要求1所述的低噪声放大器，其特征在于，所述低噪声放大器被配置成使用所述第一和第二晶体管的源极负反馈来降低对跨工艺角的导通电压变化的灵敏度。

6.如权利要求1所述的低噪声放大器，其特征在于，还包括：

第三晶体管，包括：耦合于所述第一晶体管的漏极的源极、被配置成接收第三直流偏置信号的栅极、以及耦合于所述输出端子的漏极；以及

第四晶体管，包括：耦合于所述第二电容器的第二电极的源极、被配置成接收第四直流偏置信号的栅极、以及耦合于所述第二晶体管的源极的漏极。

7.如权利要求6所述的低噪声放大器，其特征在于，所述第一和第三晶体管是p沟道金属氧化物半导体器件，而所述第二和第四晶体管是n沟道金属氧化物半导体器件。

8.一种用于低噪声放大的设备，包括：

输入端子，用于从信号源接收射频信号；

输出端子，用于提供输出信号；

低噪声放大器电路，其包括：

耦合于所述输入端子并被配置成提供第一信号路径和第二信号路径的容性电路；以及

晶体管网络，包括并联设置的多个晶体管，所述多个晶体管包括:

第一晶体管，包括：耦合于所述第一信号路径的源极、耦合于输出端子的漏极、以及被配置成接收第一直流偏置信号的栅极；

第二晶体管，包括：耦合于所述第二信号路径的源极、耦合于输出端子的漏极、以及被配置成接收第二直流偏置信号的栅极；

第一电阻器，包括：耦合于所述第一信号路径的第一电阻器端子、以及耦合于所述第一晶体管的源极的第二电阻器端子；以及

第二电阻器，包括：耦合于所述第二信号路径的第一电阻器端子、以及耦合于所述第二晶体管的源极的第二电阻器端子。

9.如权利要求8所述的设备，其特征在于，所述容性电路包括：

第一电容器，包括：耦合于所述输入端子的第一电极、以及耦合于所述第一晶体管的源极的第二电极；以及

第二电容器，包括：耦合于所述输入端子的第一电极、以及耦合于所述第二晶体管的源极的第二电极；

其中所述第一和第二电容器阻挡直流电流从晶体管网络流至输入端子和通过所述容性电路从第一晶体管的源极流至第二晶体管的源极。

10.如权利要求8所述的设备，其特征在于，还包括：

无源混频器电路，耦合于所述输出端子。

11.如权利要求8所述的设备，其特征在于，还包括：

混频器电路，其耦合于所述输出端子；以及

可调谐带通感性/容性滤波器和容性衰减器网络，其耦合在所述输出端子和所述混频器电路之间。

12.如权利要求8所述的设备，其特征在于，所述多个晶体管还包括：

第三晶体管，包括：被配置成接收第三直流偏置信号的栅极、耦合于第一晶体管的漏极的源极、以及耦合于输出端子的漏极；以及

第四晶体管，包括：被配置成接收第四直流偏置信号的栅极、耦合于第二晶体管的漏极的源极、以及耦合于输出端子的漏极。

13.如权利要求12所述的设备，其特征在于，所述第一和第三晶体管包括p沟道金属氧化物半导体晶体管；并且

所述第二和第四晶体管包括n沟道金属氧化物半导体晶体管。

14.如权利要求12所述的设备，其特征在于，还包括：

第一电感器，包括：耦合于第一供电端子的第一端子、以及耦合于用来提供直流电流的第一晶体管的源极的第二端子；以及

第二电感器，包括：耦合于第二供电端子的第一端子、以及耦合于第二晶体管的源极的第二端子。

15.如权利要求12所述的设备，其特征在于，所述射频信号的第一部分流过第一信号路径和第一晶体管至输出端子；并且

所述射频信号的第二部分流过第二信号路径和第二晶体管至输出端子。

16.一种低噪声放大器电路，其包括：

输入端子，用于接收射频输入信号；

输出端子，用来提供代表射频输入信号的放大版本的输出信号;

p沟道金属氧化物半导体PMOS网络，其耦合于所述输入端子并耦合于所述输出端子，所述PMOS网络被配置成放大射频输入信号的第一部分以将第一经放大的部分提供给所述输出端子；

耦合在所述输入端子和所述PMOS网络之间的第一电阻器；

n沟道金属氧化物半导体NMOS网络，其耦合于所述输入端子并耦合于所述输出端子，并与所述PMOS网络并联耦合，所述NMOS网络被配置成放大射频输入信号的第二部分以将第二经放大的部分提供给所述输出端子；

耦合在所述输入端子和所述NMOS网络之间的第二电阻器。

17.如权利要求16所述的低噪声放大器电路，其特征在于，所述PMOS网络包括：

第一PMOS晶体管，包括：耦合于输入端子的源极、被配置成接收第一直流偏置信号的栅极、以及漏极；以及

第二PMOS晶体管，包括：耦合于所述第一PMOS晶体管的漏极的源极、被配置成接收第二直流偏置信号的栅极、以及耦合于所述输出端子的漏极。

18.如权利要求17所述的低噪声放大器电路，其特征在于，所述NMOS网络包括：

第一NMOS晶体管，包括：耦合于输入端子的源极、被配置成接收第三直流偏置信号的栅极、以及漏极；以及

第二NMOS晶体管，包括：耦合于所述第一NMOS漏极的源极、被配置成接收第四直流偏置信号的栅极、以及耦合于所述输出端子的漏极。

19.如权利要求18所述的低噪声放大器电路，其特征在于，还包括：

所述第一电阻器包括：耦合于所述输入端子的第一电阻器端子、以及耦合于所述第一PMOS晶体管的源极的第二电阻器端子；以及

所述第二电阻器包括：耦合于所述输入端子的第一电阻器端子、以及耦合于所述第一NMOS晶体管的源极的第二电阻器端子。

20.如权利要求19所述的低噪声放大器电路，其特征在于，还包括：

第一电感器，包括：耦合于第一供电端子的第一感应端子、以及耦合于所述第一电阻器的第一电阻器端子的第二感应端子；以及

第二电感器，包括：耦合于第二供电端子的第一感应端子、以及耦合于第二电阻器的第一阻性端子的第二感应端子。

21.如权利要求16所述的低噪声放大器电路，其特征在于，所述低噪声放大器电路被配置成使用PMOS网络和NMOS网络中的至少一个的源极负反馈来使低噪声放大器电路对跨工艺角的导通电压变化变得不敏感。