CN1783703A - 以串叠架构实现的单端输入至差动对输出的低噪声放大器 - Google Patents

Abstract

一种以串叠架构实现的单端输入至差动对(Differential－pair)输出的低噪声放大器，用以解决公知的单端输入至差动对输出的低噪声放大器较耗费电流与较占面积的问题。以串叠架构实现的单端输入至差动对输出的低噪声放大器，其中需对该低噪声放大器内的各晶体管提供工作偏压，该低噪声放大器系包括若干个晶体管、若干个电容性阻抗及若干个电感性阻抗电性连接而成。本发明的目的，除了低成本小面积与节省电流消耗的优点外，本发明与公知技术在相同电流消耗下，可拥有较高的线性度(Linearity)与增益(Gain)。

Description

以串叠架构实现的单端输入至差动对输出的低噪声放大器

技术领域

本发明涉及一种单端输入至差动对输出的低噪声放大器，尤指一种以串叠架构的设计与概念。

背景技术

如图1所示为公知射频系统前端接收器的功能方块示意图。低噪声放大器14属于通讯系统中接收器(Receiver)的一部份，低噪声放大器14扮演着将接收的信号放大且抑制接收器本身噪声的功能。高频信号由天线(Antenna)11接收后，传送到收发双工器(Duplexer)12中，然后通过第一滤波器(Filter)131滤波，才送至低噪声放大器14进行信号放大与第二滤波器132进行滤波，最后才传到混频器(Mixer)15进行信号混合及后续的信号处理程序。

请配合图1，一般低噪声放大器14的设计大部份是单端输入至单端输出的架构，如此将使得在低噪声放大器14后的混频器15必须设计为单端输入式，因而无法有效地降低接收器的共模噪声与由振荡器16传至混频器15输出的信号。而以差动对输出的低噪声放大器正可有效解决上述问题。

欲得到差动对输出的低噪声放大器，最常见的架构为差动对输入至差动对输出的低噪声放大器。但是此架构需在差动对输入至差动对输出的低噪声放大器前级外加一级平衡至非平衡的转换器(Balun)，以及将天线端的单端接收信号转为差动对信号。此项做法有下列缺点：一是多了转换器的成本，二是增加了整个接收器的噪声指针。因此，单端输入至差动对输出的低噪声放大器的设计就显得极为重要了。

如图2所示为公知利用被动式转换器的单端输入至差动对输出的低噪声放大器电路示意图。转换器T1是由集成电路中的金属绕线而成。其后是接上差动对晶体管M1及晶体管M2将输入的高频信号放大，并有直流电流源I_S及输出的匹配阻抗(Matching Impedance)Z_L1、及Z_L2。此项做法有下列缺点：一是增加了转换器的线圈面积，二是电流源电流必须是两颗晶体管电流之和，三是增加了低噪声放大器的噪声指针。

如图3所示为公知利用单端接地的单端输入至差动对输出的低噪声放大器电路示意图。图3节省了较占面积的转换器，但却因为共模点在高频是为非平衡操作，而增加了低噪声放大器本身设计的复杂度，同样地，其电流源电流仍是两颗晶体管电流之和。

由上可知，上述公知单端输入至差动对输出的低噪声放大器，在实际使用上，显然有不便与缺点存在，而可加以改善者。

因此，本发明人有感上述缺点的可改善之处，乃特潜心研究并配合学理的运用，终于提出一种设计合理且有效改善上述缺点的发明。

发明内容

本发明的用途是为解决公知的单端输入至差动对输出的低噪声放大器较耗费电流与较占面积的问题。为了达成上述的目的，本发明提供一种以串叠架构实现的单端输入至差动对输出的低噪声放大器，其中需对该低噪声放大器内的各晶体管提供工作偏压，该低噪声放大器是包括：第一金氧化物半导体场效晶体管(MOSFET)与第二金氧化物半导体场效晶体管，是用于将信号放大，信号由各金氧化物半导体场效晶体管中的栅极(Gate)端、漏极(Drain)端及源极(Source)端进行输入/输出。

第一电容性阻抗，其一端电性连接第一金氧化物半导体场效晶体管的漏极端，其另一端电性连接第二金氧化物半导体场效晶体管栅极端，在高频时第一电容性阻抗将形成低阻抗。第一电感性阻抗，其一端电性连接于第一金氧化物半导体场效晶体管的漏极端，其另一端电性连接第二金氧化物半导体场效晶体管源极端，在高频时第一电感性阻抗将形成一高阻抗。

第二电感性阻抗，其一端电性连接第二金氧化物半导体场效晶体管的漏极端，其另一端电性连接第一电压源，在高频时第二电感性阻抗将形成一高阻抗。此第二电感性阻抗也可配合低噪声放大器的输出匹配阻抗而进行阻抗匹配。第二电容性阻抗，其一端电性连接第二金氧化物半导体场效晶体管的源极端，其另一端电性接地(Ground)，在高频时第二电容性阻抗将形成一低阻抗。第三电感性阻抗，其一端电性连接第一金氧化物半导体场效晶体管的源极端，其另一端电性连接第二电压源，在高频时该第三电感性阻抗将为阻抗匹配之用。

最后，在第一金氧化物半导体场效晶体管的栅极端输入一高频信号，则第二金氧化物半导体场效晶体管与第一金氧化物半导体场效晶体管的漏极端输出差动对放大信号。本发明中所使用的的金氧化物半导体场效晶体管(MOSFET)可置换为双载子接面晶体管(BJT)。

本发明以串叠架构实现的单端输入至差动对输出的低噪声放大器，除了低成本小面积与节省电流消耗的优点外，本发明与公知技术在相同电流消耗下，可拥有较高的线性度与增益。

为了使贵审查委员能更进一步了解本发明的特征及技术内容，请参阅本发明的详细说明与附图，然而所附图式仅提供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1是公知射频系统前端接收器的功能方块示意图；

图2是公知利用被动式转换器的单端输入至差动对输出的低杂放大器电路示意图；

图3是公知利用单端接地的单端输入至差动对输出的低噪声放大器电路示意图；

图4是本发明以串叠架构实现的单端输入至差动对输出的低噪声放大器电路示意图；

图5是本发明以串叠架构实现的单端输入至差动对输出的低噪声放大器的另一实施例；

图6是为本发明以串叠架构实现的单端输入至差动对输出的低噪声放大器的另一实施例；及

图7是本发明以串叠架构实现的单端输入至差动对输出的低噪声放大器的另一实施例。

符号说明

11天线                    12收发双工器

131第一滤波器             132第二滤波器

14低噪声放大器            15混频器

16振荡器                  17发送器

T1转换器                  M1第一晶体管

M2第二晶体管              Z_L1第一匹配阻抗

Z_L2第二匹配阻抗          I_S直流电流源

Z_IN1第一输入阻抗         M1第一晶体管

M2第二晶体管              Z_L1第一匹配阻抗

Z_L1第二匹配阻抗          I_S直流电流源

Z_IN2第二输入阻抗         RF_in信号输入端

C_in阻隔电容              M1第一NMOS晶体管

RF_out信号输出端          41偏压电路

Z_C1第一电容性阻抗        411第一偏压端

412第二偏压端             M2第二NMOS晶体管

Z_L1第一电感性阻抗        Z_L2第二电感性阻抗

V₁第一电压源             Z_c2第二电容性阻抗

Z_L3第三电感性阻抗        V_b1第一基底电压

V_b2第一基底电压         V₂第二电压源

本发明的低噪声放大器40

具体实施方式

如图4所示为本发明以串叠架构实现的单端输入至差动对输出的低噪声放大器电路示意图，本发明与公知最大差异改良之处，即在于利用晶体管串叠架构方式来达成单端输入至差动对输出的低噪声放大效果。同时并无较占面积的被动式转换器，更可在相同的供给电压下，本发明所消耗放大器电流只需公知技术的一半。以下详述本发明的工作原理与技术特征。

如图4所示，第一N型金氧化物半导体场效晶体管M1(N-MOSFET)与第二N型金氧化物半导体场效晶体管M2，是用于将信号放大，信号由各N型金氧化物半导体场效晶体管中的栅极(Gate)端、漏极(Drain)端及源极(Source)端进行输入/输出。

第一电容性阻抗Z_C1，其一端电性连接第一N型金氧化物半导体场效晶体管M1的漏极端，其另一端电性连接第二N型金氧化物半导体场效晶体管M2栅极端。第一电感性阻抗Z_L1，其一端电性连接于第一N型金氧化物半导体场效晶体管M1的漏极端，其另一端电性连接第二N型金氧化物半导体场效晶体管M2源极端。

第二电感性阻抗Z_L2，其一端电性连接第二N型金氧化物半导体场效晶体管M2的漏极端，其另一端电性连接正电位的第一电压源V₁。第二电容性阻抗Z_c2，其一端电性连接第二N型金氧化物半导体场效晶体管M2的源极端，其另一端电性接地(Ground)。第三电感性阻抗Z_L3，其一端电性连接第一N型金氧化物半导体场效晶体管M1的源极端，其另一端电性连接一负电位的第二电压源V₂。最后，在第一N型金氧化物半导体场效晶体管M1的栅极端输入一高频信号，则该第二N型金氧化物半导体场效晶体管M2与该第一N型金氧化物半导体场效晶体管M1的漏极端输出一差动对放大信号。

在本发明放大器40工作偏压提供上，更可增加偏压电路41，偏压电路41可提供第一偏压端411电性连接至第一N型金氧化物半导体场效晶体管M1的栅极端与提供第二偏压端412电性连接第二N型金氧化物半导体场效晶体管M2的栅极端。另外一直流阻绝电容C_in电性连接第一N型金氧化物半导体场效晶体管M1的栅极端，其目的在让高频信号进入第一N型金氧化物半导体场效晶体管M1，但第一N型金氧化物半导体场效晶体管M1的偏压不受外部电路的阻抗而有所改变。

在高频操作下，高频信号由信号输入端RF_in进入，经过作为共源极放大器的第一N型金氧化物半导体场效晶体管M1将信号放大后，信号传至差动对信号输出端RF_out的负端。由于金氧化物半导体场效晶体管本身的特性，信号在第一N型金氧化物半导体场效晶体管M1的栅极与漏极会有接近180度的相位差。

在第一N型金氧化物半导体场效晶体管M1的漏极信号经第一电容性阻抗Z_C1电性耦合(Coupling)至第二N型金氧化物半导体场效晶体管M2的栅极，因此，信号在第二N型金氧化物半导体场效晶体管M2的栅极会与在第一N型金氧化物半导体场效晶体管M1的漏极同相位。其中第一电容性阻抗Z_C1在高频情况下，具有近似短路(Short)的低阻抗的特性。而在第一N型金氧化物半导体场效晶体管M1的漏极端另接第一电感性阻抗Z_L1，其目的在于防止高频信号由第一N型金氧化物半导体场效晶体管M1的漏极通过第二N型金氧化物半导体场效晶体管M2的源极与信道(Channel)至第二N型金氧化物半导体场效晶体管M2的漏极，而毁坏原本由第二N型金氧化物半导体场效晶体管M2所放大的信号。其中第一电感性阻抗Z_L1在高频的情况下，具有高阻抗的特性。

与第一N型金氧化物半导体场效晶体管M1的动作原理相似，信号在第二N型金氧化物半导体场效晶体管M2的栅极与漏极会有接近180度的相位差。因此会经过作为共源极放大器的第二N型金氧化物半导体场效晶体管M2将信号放大后，信号传至差动对信号输出端RFout的正端。如图4所示，最后RF_out的正端与负端会有接近180度的相位差而形成一差动信号。在高频的情形下，第二电感性阻抗Z_L2可视为一高阻抗，主要是让高频信号不会由正电位的第一电压源V₁损失掉。另外，为了使第二N型金氧化物半导体场效晶体管M2有共源放大器的特性，第二N型金氧化物半导体场效晶体管M2的源极必须接上第二电容性阻抗Z_c2至地。在高频的情况下，第二电容性阻抗Z_c2可视为近似短路的低阻抗。还有第一N型金氧化物半导体场效晶体管M1的源极连接至第三电感性阻抗Z_L3到电路的最负电位，在高频时为阻抗匹配之用。

如图4所示，本发明以串叠架构实现的单端输入至差动对输出的低噪声放大器电路40中，第一N型金氧化物半导体场效晶体管M1中第一基底电压V_b1与第二N型金氧化物半导体场效晶体管M2中第二基底电压V_b2可以接至其它电位以满足系统电路设计上的需求。还有第一N型金氧化物半导体场效晶体管M1与第二N型金氧化物半导体场效晶体管M2的实体布局(Physical Layout)尺寸及偏压并不一定要相等，可通过改变各金氧化物半导体场效晶体管的实体布局尺寸与偏压，以调整本发明低噪声放大器40所需的线性度与增益。

如图5和图4所示，图5为本发明以串叠架构实现的单端输入至差动对输出的低噪声放大器的另一实施例，其中把图4中的N型金氧化物半导体场效晶体管M1与M2改由图5中的P型金氧化物半导体场效晶体管M1与M2所取代，而图5中P型金氧化物半导体场效晶体管M1与M2的工作偏压，是提供负电位至栅极端、正电位至源极端、与负电位至漏极端。

如图6和图4所示，图6为本发明以串叠架构实现的单端输入至差动对输出的低噪声放大器的另一实施例，其中把图4中的N型金氧化物半导体场效晶体管M1与M2改由图6中的NPN型双载子接面晶体管(BJT)M1与M2所取代。而图4中N型金氧化物半导体场效晶体管的栅极端、源极端与漏极端则变更为图6中的NPN型双载子接面晶体管(BJT)的基极端(Base)、射极(Emitter)端与集极(Collector)端。

如图7和图4，图7为本发明以串叠架构实现的单端输入至差动对输出的低噪声放大器的另一实施例，其中把图4中的N型金氧化物半导体场效晶体管M1与M2改由图7中的PNP型双载子接面晶体管(BJT)M1与M2所取代。而图4中N型金氧化物半导体场效晶体管的栅极端、源极端与漏极端则变更为图7中的PNP型双载子接面晶体管(BJT)的基极端(Base)、射极(Emitter)端与集极(Collector)端。并同时置换适切的电压源电位。而图7中PNP型双载子接面晶体管(BJT)M1与M2的工作偏压，是提供负电位至基极端、正电位至射极端、与负电位至集极端。

本发明以串叠架构实现的单端输入至差动对输出的低噪声放大器，除了低成本小面积与节省电流消耗的优点外，本发明与公知技术在相同电流消耗下，可拥有较高的线性度与增益。

以上所述，仅为本发明的较佳可行实施例的详细说明与图式，非因此局限本发明的保护范围，故所运用本发明说明书及图式内容所为的等效变化实施例，均同理都包含于本发明的保护范围内，任何熟悉该项技术者在本发明的领域内，可轻易思及的变化或修饰都涵盖在本发明的权利要求中。

Claims (10)

1.一种以串叠架构实现的单端输入至差动对输出的低噪声放大器，其特征在于：需对该低噪声放大器内的各晶体管提供工作偏压，该低噪声放大器系包括：

第一金氧化物半导体场效晶体管与第二金氧化物半导体场效晶体管，系用于将信号放大，信号由各金氧化物半导体场效晶体管中的栅极端、漏极端及源极端进行输入/输出；

第一电容性阻抗，其一端电性连接第一金氧化物半导体场效晶体管的漏极端，其另一端电性连接第二金氧化物半导体场效晶体管栅极端，在高频时第一电容性阻抗将形成低阻抗；

第一电感性阻抗，其一端电性连接于第一金氧化物半导体场效晶体管的漏极端，其另一端电性连接第二金氧化物半导体场效晶体管源极端，在高频时第一电感性阻抗将形成高阻抗；

第二电感性阻抗，其一端电性连接第二金氧化物半导体场效晶体管的漏极端，其另一端电性连接第一电压源，在高频时第二电感性阻抗将形成高阻抗；

第二电容性阻抗，其一端电性连接第二金氧化物半导体场效晶体管的源极端，其另一端电性接地，在高频时第二电容性阻抗将形成低阻抗；及

第三电感性阻抗，其一端电性连接第一金氧化物半导体场效晶体管的源极端，其另一端电性连接第二电压源，在高频时为匹配阻抗之用；

借此，在第一金氧化物半导体场效晶体管的栅极端输入高频信号，则第二金氧化物半导体场效晶体管与第一金氧化物半导体场效晶体管的漏极端输出差动对放大信号。

2.如权利要求1所述的以串叠架构实现的单端输入至差动对输出的低噪声放大器，其特征在于：第一金氧化物半导体场效晶体管与第二金氧化物半导体场效晶体管，是为N型金氧化物半导体场效晶体管或P型金氧化物半导体场效晶体管。

3.如权利要求1所述的以串叠架构实现的单端输入至差动对输出的低噪声放大器中，其特征在于：还增加一偏压电路分别电性连接第一金氧化物半导体场效晶体管与第二金氧化物半导体场效晶体管的栅极端。

4.如权利要求1所述的以串叠架构实现的单端输入至差动对输出的低噪声放大器中，其特征在于：还增加一直流阻绝电容电性连接第一金氧化物半导体场效晶体管的栅极端，其目的在让高频信号进入第一N型金氧化物半导体场效晶体管M1，但第一N型金氧化物半导体场效晶体管M1的偏压不受外部电路的阻抗而有所改变。

5.如权利要求1所述的以串叠架构实现的单端输入至差动对输出的低噪声放大器，其特征在于：第一金氧化物半导体场效晶体管与第二金氧化物半导体场效晶体管的基底电压，是作为电压源以提供电路设计上的需求。

6.一种以串叠架构实现的单端输入至差动对输出的低噪声放大器，其特征在于：需对该低噪声放大器内的各晶体管提供工作偏压，该低噪声放大器是包括：

第一双载子接面晶体管与第二双载子晶体管，是用于将信号放大，信号由各双载子晶体管中的基极端、集极端及射极端进行输入/输出；

第一电容性阻抗，其一端电性连接第一双载子接面晶体管的集极端，其另一端电性连接第二双载子接面晶体管基极端，在高频时第一电容性阻抗将形成低阻抗；

第一电感性阻抗，其一端电性连接于第一双载子接面晶体管的集极端，其另一端电性连接第二双载子接面晶体管射极端，在高频时第一电感性阻抗将形成高阻抗；

第二电感性阻抗，其一端电性连接第二双载子接面晶体管的集极端，其另一端电性连接第一电压源，在高频时第二电感性阻抗将形成高阻抗；

第二电容性阻抗，其一端电性连接第二双载子接面晶体管的射极端，其另一端电性接地，在高频时第二电容性阻抗将形成低阻抗；及

第三电感性阻抗，其一端电性连接第一双载子接面晶体管的射极端，其另一端电性连接第二电压源，在高频时该第三电感性阻抗将可用于阻抗匹配；

借此，在第一双载子接面晶体管的基极端输入高频信号，则第二双载子接面晶体管与第一双载子接面晶体管的集极端输出差动对放大信号。

7.如权利要求6所述的以串叠架构实现的单端输入至差动对输出的低噪声放大器，其特征在于：第一双载子接面晶体管与第二双载子接面晶体管，是为NPN型双载子接面晶体管或PNP型双载子接面晶体管。

8.如权利要求6所述的以串叠架构实现的单端输入至差动对输出的低噪声放大器中，其特征在于：还增加一偏压电路分别电性连接第一双载子接面晶体管与第二双载子接面晶体管的基极端。

9.如权利要求6所述的以串叠架构实现的单端输入至差动对输出的低噪声放大器中，其特征在于：还增加一直流阻绝电容电性连接第一双载子接面晶体管的基极端，其目的在让高频信号进入第一双载子接面晶体管的基极端，但第一双载子接面晶体管基极端的偏压不受外部电路的阻抗而有所改变。

10.如权利要求6所述的以串叠架构实现的单端输入至差动对输出的低噪声放大器，其特征在于：第一双载子接面晶体管与第二双载子接面晶体管的基底电压，是作为电压源以提供电路设计上的需求。

Images