CN102379088A - 通过使用△-∑调制器直接合成rf信号的方法和装置 - Google Patents

通过使用△-∑调制器直接合成rf信号的方法和装置 Download PDF

Info

Publication number
CN102379088A
CN102379088A CN2009801585217A CN200980158521A CN102379088A CN 102379088 A CN102379088 A CN 102379088A CN 2009801585217 A CN2009801585217 A CN 2009801585217A CN 200980158521 A CN200980158521 A CN 200980158521A CN 102379088 A CN102379088 A CN 102379088A
Authority
CN
China
Prior art keywords
quantizer
filter
frequency
hope
sigma modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801585217A
Other languages
English (en)
Other versions
CN102379088B (zh
Inventor
K·阿达泽特
S·海加兹
J·H.·奥斯默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of CN102379088A publication Critical patent/CN102379088A/zh
Application granted granted Critical
Publication of CN102379088B publication Critical patent/CN102379088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3042—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator being of the error feedback type, i.e. having loop filter stages in the feedback path only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

提供通过使用Δ-∑调制器直接合成RF信号的方法和装置。通过使用量化器量化输入信号而从输入信号合成RF信号；确定与量化器相关的量化误差；通过使用误差预测过滤器产生误差预测值，其中，误差预测过滤器包含用于一个或更多个希望的频率f1、f2、...fN的单位圆上的一个或更多个过滤器零点和具有单位圆内的幅度和基本上等于一个或更多个希望的频率f1、f2、...fN的频率的一个或更多个过滤器极点；和从输入信号减去误差预测值。过滤器极点具有减小带外升高的幅度。

Description

通过使用△-∑调制器直接合成RF信号的方法和装置
技术领域
本发明涉及Δ-∑调制器，更特别地，涉及通过使用Δ-∑调制器直接合成RF信号的技术。
背景技术
一般地，在通过将承载基带信号的原信息乘以载波频率获得的希望的频率上传送通信信号。在射频(RF)发射器中，例如，一般通过将数字信号转换成模拟信号并然后通过使用一个或更多个混合器将模拟信号与RF载波频率信号混合，从承载数字基带信号的信息获得希望的RF频率。
对于从承载数字基带信号的信息直接合成RF信号，提出或建议了大量的直接合成技术。除了其它的益处以外，直接合成技术表现低印迹和功耗特性。例如，对于该任务提出了高速数模转换器(DAC)和Δ-∑转换器。使用高速DAC的直接合成技术一般表现受诸如高分辨率和高速电流导引(steering)DAC的高速DAC的精度限制的信号噪声比。例如，当在需要的多千兆(Giga)采样每秒速率下动作时，现有的高速DAC一般具有小于8位的精度。
类似地，使用Δ-∑转换器的直接合成技术相对于希望的RF频率表现窄信号带宽。一般地，现有的技术使用具有相对低阶(例如，最多四阶)的Δ-∑转换器，并且需要高的过采样比(例如，64或更大的过采样比)。为了解决该问题，提出了多位Δ-∑量化器。虽然该改进可减少关于过采样比和噪声整形的要求，但是，在量化器之后需要具有高精度的多位DAC，并且，多位Δ-∑量化器难以实现希望的90dB或更大的无杂散动态范围(Spurious Free Dynamic Range)(SFDR)。
因此，需要改进的用于通过使用Δ-∑调制器直接合成RF信号的方法和装置。还需要表现改善的信号带宽、信号噪声比和对于带外噪声的过滤需求的直接合成技术。
发明内容
一般地，提供通过使用Δ-∑调制器直接合成RF信号的方法和装置。根据本发明的一个方面，通过使用诸如一位量化器的量化器量化输入信号而从输入信号合成RF信号；确定与量化器相关的量化误差；通过使用误差预测过滤器产生误差预测值，其中，误差预测过滤器包含用于一个或更多个希望的频率f1、f2、...fN的单位圆上的一个或更多个过滤器零点和具有单位圆内的幅度(magnitude)和基本上等于一个或更多个希望的频率f1、f2、...fN的频率的一个或更多个过滤器极点；和从输入信号减去误差预测值。
一般地，过滤器极点具有减小带外升高的幅度。过滤器零点可对于一个或更多个希望的频率f1、f2、...fN被固定，或者，是可变的并在程序上被建立。可通过比较对于一位量化器的输入与一位量化器的输出而获得量化误差。
参照以下的详细的描述和附图，将获得本发明的更完整的理解以及本发明的其它的特征和优点。
附图说明
图1示出常规的RF发射器；
图2示出根据本发明的示例性Δ-∑调制器；
图3示出图2的示例性误差预测过滤器的频率响应；
图4示出根据本发明的示例性一位Δ-∑调制器的频率响应。
具体实施方式
本发明通过使用具有一位输出的Δ-∑调制器直接合成数字域中的RF信号并且将数字RF信号转换成模拟信号。在这里讨论的一个示例性实现中，为了易于过滤带外量化噪声，Δ-∑转换器具有至少18阶的相对较宽的信号带宽。
高阶Δ-∑调制器允许使RF频率与信号带宽的比最小化为例如1/10。以这种方式，RF过滤要求减小到小于10的质量因子Q，使得噪声整形输出的RF过滤更实际。在这里讨论的一个示例性实现中，Δ-∑调制器的RF信号带宽明显大于承载基带信号的信息的带宽。使用噪声整形技术以确保量化噪声相对于RF信号处于带外。
本发明认识到，一位输出是固有地线性的，并且缓和与DAC的输出相关的非线性问题。在一个示例性实现中，根据本发明的Δ-∑调制器具有2GHz的RF中心频率，并且以150MHz的信号带宽表现超过110dB的信号噪声比。
图1示出常规的RF发射器100。如图1所示，常规的RF发射器100首先通过使用数模转换器110将承载基带信号的信息转换成数字信号。数字信号然后被低通滤波器120过滤并通过使用混合器130与RF载波频率信号混合。以已知的方式，混合器130的输出然后被带通滤波器140过滤以减少带外噪声。
图2示出根据本发明的示例性Δ-∑调制器200。如图2所示，根据本发明，示例性Δ-∑调制器200使用一位量化器210和具有匹配的频率极点/零点对的误差预测过滤器220。将在后面结合式(2)进一步讨论匹配的频率极点/零点对。示例性误差预测过滤器220具有18阶。
通过产生量化误差e的加法器230，将对于一位量化器210的输入值u与量化的输出值q相比较。通过误差预测过滤器220处理量化误差e，以产生误差预测值el，该误差预测值el对于一个时钟循环被存储于寄存器240中，并然后通过产生误差补偿输入值u的加法器250从输入信号r减去它。一般地，以已知的方式，误差预测过滤器220使用输入信号的一些知识以过滤信号。例如，如果误差已知缓慢地改变，那么误差预测过滤器220可对于随后的采样使用相同的值。
一般地，一位量化器210的输出提供输入信号的粗略近似。输入信号r可为例如16位数字值，并且，通过根据本发明的量化器210执行的一位量化(例如，量化可基于输入信号的极性)提供粗略模拟转换。与一位量化器210相关的量化噪声e主要在带外。如上所述，本发明认识到，由量化器210执行的一位量化是固有地线性的。
在这里描述的示例性实施例中，量化误差e(n)被假定为与输入r(n)不相关。因此，量化器输出q(t)的功率谱密度Sq，q可由频率f的函数表达如下：
Sq·q(f)＝Srs(f)+(1-H(z))2Se，e(f)                    (1)
这里，r是输入信号并且
Figure BPA00001445378900041
控制的零点布置
本发明认识到，当误差预测过滤器220在某些频率上具有零点时，量化误差e的功率谱密度Se，e对于总功率谱密度Sq，q的贡献将在关注带中为约零。特别地，式(1)中的第二项是频率的函数，并且可在关注带中被设为约零的值。如上所述，以已知的方式，带外范围中的非零值可被过滤。
因此，为了使量化噪声最小化，误差预测过滤器220H(z)被设计，使得(1-H(z))的绝对值小于预定值(在理想情况下为零)。在一个实现中，基于以下讨论的稳定化准则选择预定的值。
这里，z-1是与延迟元件240对应的延迟项(认识到在前的采样值可预测当前采样值)。如式(2)所示，当式(2)的分母中的项中的任一个变为零时，(1-H(z))的值变为零。特别地，量化噪声在频率f1、f2、...fN上变为零。以这种方式，误差预测过滤器220可被配置，使得量化噪声在关注带中较小。
根据本发明的一个方面，误差预测过滤器220被设计，使得(1-H(z))的值在希望的频率f1、f2、...fN的单位圆上提供过滤器零点。另外，误差预测过滤器220被设计，使得过滤器极点具有严格处于单位圆内的幅度，并且具有基本上等于频率f1、f2、...fN的频率。建立极点的实际幅度值αi以通过限制噪声的过量带外升高确保稳定性。
图3示出示例性误差预测过滤器220的频率响应300。如图3所示，频率响应在关注带B内基本上为零，并且，极点在关注带外面低于1(由频率B识别)。频率响应在关注带外面接近Amax的幅值。注意，本领域技术人员可以理解，关注带不需要是图3所示的示例性基带方案。还应注意，如果极点的幅度αi等于1，那么式(2)中的分子和分母会相互抵消，并且误差预测过滤器220会不提供任何过滤。
以这种方式，根据本发明的误差预测过滤器220在希望的频率f1、f2、...fN上提供零点，并且在与零点基本上相同的频率上提供极点，使得极点具有小于1的幅度值αi。注意，本领域技术人员很容易理解，极点和零点的布置可是固定的或者是可变的，并且可对于给定的实现被优化。
图4示出具有18阶的根据本发明的示例性一位Δ-∑调制器200的频率响应400。如图4所示，示例性误差预测过滤器220表现约2GHz的通带并且具有100MHz的带宽。明显地，示例性误差预测过滤器220表现110dB的SFDR。
一般地，由量化器210执行的一位量化会需要高过采样比。例如，使用处于100KHz的量级上的音频信号的一位量化的音频编码技术一般以20MHz的速率将音频信号过采样。这种过采样在本发明的信号一般处于几GHz的量级上的无线通信背景中是不实际的。如以下讨论的那样，本发明的各方面提供用于基于一位量化提供稳定的编码器的技术。
如上所述，在一个或更多个实施例中，量化误差e(n)被假定为与输入r(n)不相关。但是，更一般地，误差信号可与输入相关。因此，特别是对于诸如这里描述的一位量化器的低分辨率量化器，由于量化噪声与量化器210的输入的相关性，Δ-∑调制器200可经受噪声相关。为了减少量化噪声与输入之间的相关性的影响，可以使用抖动配置或解相关配置(或者两者)以在不明显使信号噪声比劣化的情况下减少噪声相关性。对于抖动配置或解相关配置的更详细的讨论，参见发明名称为“Methods and Apparatus for Whitening QuantizationNoise in a Delta-Sigma Modulator Using Dither Signal”和“Methodsand Apparatus for Decorrelating Quantization Noise in a Delta-SigmaModulator”的美国专利申请，这里同时提交并加入它们作为参考。
当Δ-∑调制器的采样率超过400～800MHz的速率时，通过使用现有的CMOS技术(例如，45nm工艺)实现Δ-∑调制器200会变得具有挑战性。为了允许在可能高达8Gs/s或更高的任意较高的采样频率下实现Δ-∑调制器200，可以使用先行(look-ahead)块处理。对于先行块处理配置的更详细的讨论，参见发明名称为“Methods andApparatus for Look-Ahead Block Processing In PredictiveDelta-Sigma Modulators”的美国专利申请，这里同时提交并加入它作为参考。
结论
虽然关于数字逻辑块描述了本发明的示例性实施例，但是，本领域技术人员可以理解，作为软件程序中的处理步骤、电路元件或状态机的硬件或软件和硬件的组合，可以在数字域中实现各种功能。可以在例如数字信号处理器、应用特定集成电路或微控制器中使用这种软件。可以在在集成电路内实现的电路内体现这种硬件和软件。
因此，可以以用于实现这些方法的方法和装置的形式体现本发明的功能。可以以程序代码的形式，例如，是否存储于存储介质中、加载到机器并/或被其执行，体现本发明的一个或更多个方面，其中，当程序代码被加载到诸如处理器的机器中并被其执行时，机器变为用于实施本发明的装置。当在通用处理器上被实现时，程序代码段与处理器组合以提供与特定逻辑电路类似地动作的装置。还可在集成电路、数字信号处理器、微处理器和微控制器中的一个或更多个中实现本发明。
应当理解，这里表示和描述的实施例和变更方式仅是本发明的原理的解释，并且，在不背离本发明的范围和精神的情况下，本领域技术人员可以实现各种变更方式。

Claims (18)

1.一种用于从输入信号合成RF信号的方法，包括：
使用量化器量化所述输入信号；
确定与所述量化器相关的量化误差；
使用误差预测过滤器产生误差预测值，其中，所述误差预测过滤器包含用于一个或更多个希望的频率f1、f2、...fN的单位圆上的一个或更多个过滤器零点以及具有所述单位圆内的幅度和基本上等于所述一个或更多个希望的频率f1、f2、...fN的频率的一个或更多个过滤器极点；和
从所述输入信号减去所述误差预测值。
2.根据权利要求1的方法，其中，所述过滤器极点具有减小噪声的带外升高的幅度。
3.根据权利要求1的方法，其中，对于所述一个或更多个希望的频率f1、f2、...fN固定所述过滤器零点。
4.根据权利要求1的方法，其中，所述过滤器零点是可变的，并且所述一个或更多个希望的频率f1、f2、...fN是可编程值。
5.根据权利要求1的方法，其中，所述确定量化误差的步骤还包括比较对于所述一位量化器的输入与所述一位量化器的输出的步骤。
6.根据权利要求1的方法，其中，所述量化器是一位量化器。
7.一种Δ-∑调制器，包括：
用于量化输入信号的量化器；
用于确定与所述量化器相关的量化误差的比较电路；
用于产生误差预测值的误差预测过滤器，其中，所述误差预测过滤器包含用于一个或更多个希望的频率f1、f2、...fN的单位圆上的一个或更多个过滤器零点以及具有所述单位圆内的幅度和基本上等于所述一个或更多个希望的频率f1、f2、...fN的频率的一个或更多个过滤器极点；和
用于从所述输入信号减去所述误差预测值的加法器。
8.根据权利要求7的Δ-∑调制器，其中，所述过滤器极点具有减小噪声的带外升高的幅度。
9.根据权利要求7的Δ-∑调制器，其中，对于所述一个或更多个希望的频率f1、f2、...fN固定所述过滤器零点。
10.根据权利要求7的Δ-∑调制器，其中，所述过滤器零点是可变的，并且所述一个或更多个希望的频率f1、f2、...fN是可编程值。
11.根据权利要求7的Δ-∑调制器，其中，所述比较电路通过比较对于所述一位量化器的输入与所述一位量化器的输出而获得所述量化误差。
12.根据权利要求7的Δ-∑调制器，其中，所述量化器是一位量化器。
13.一种集成电路，包括：
Δ-∑调制器，该Δ-∑调制器包含：
用于量化输入信号的量化器；
用于确定与所述量化器相关的量化误差的比较电路；
用于产生误差预测值的误差预测过滤器，其中，所述误差预测过滤器包含用于一个或更多个希望的频率f1、f2、...fN的单位圆上的一个或更多个过滤器零点以及具有所述单位圆内的幅度和基本上等于所述一个或更多个希望的频率f1、f2、...fN的频率的一个或更多个过滤器极点；和
用于从所述输入信号减去所述误差预测值的加法器。
14.根据权利要求13的集成电路，其中，所述过滤器极点具有减小噪声的带外升高的幅度。
15.根据权利要求13的集成电路，其中，对于所述一个或更多个希望的频率f1、f2、...fN固定所述过滤器零点。
16.根据权利要求13的集成电路，其中，所述过滤器零点是可变的，并且所述一个或更多个希望的频率f1、f2、...fN是可编程值。
17.根据权利要求13的集成电路，其中，所述比较电路通过比较对于所述一位量化器的输入与所述一位量化器的输出而获得所述量化误差。
18.根据权利要求13的集成电路，其中，所述量化器是一位量化器。
CN200980158521.7A 2009-03-31 2009-03-31 通过使用△-∑调制器直接合成rf信号的方法和装置 Active CN102379088B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2009/038929 WO2010114521A1 (en) 2009-03-31 2009-03-31 Methods and apparatus for direct synthesis of rf signals using delta-sigma modulator

Publications (2)

Publication Number Publication Date
CN102379088A true CN102379088A (zh) 2012-03-14
CN102379088B CN102379088B (zh) 2015-04-29

Family

ID=41426337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980158521.7A Active CN102379088B (zh) 2009-03-31 2009-03-31 通过使用△-∑调制器直接合成rf信号的方法和装置

Country Status (7)

Country Link
US (1) US8633842B2 (zh)
EP (1) EP2406887A1 (zh)
JP (1) JP2012522459A (zh)
KR (1) KR101593729B1 (zh)
CN (1) CN102379088B (zh)
TW (1) TWI493883B (zh)
WO (1) WO2010114521A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140084294A (ko) 2011-10-27 2014-07-04 엘에스아이 코포레이션 복소 지수 비선형 함수와 함께 명령어를 갖는 디지털 처리
EP2981961B1 (en) * 2013-04-05 2017-05-10 Dolby International AB Advanced quantizer
US9209791B2 (en) * 2013-09-06 2015-12-08 Texas Instruments Incorporated Circuits and methods for cancelling nonlinear distortions in pulse width modulated sequences
US9853654B2 (en) * 2015-02-25 2017-12-26 Qualcomm Incorporated Error-feedback digital-to-analog converter (DAC)
JP7084638B2 (ja) * 2017-09-29 2022-06-15 国立大学法人 名古屋工業大学 ノイズシェーピング機能を有する再量子化装置およびノイズシェーピング機能を有する信号圧縮装置およびノイズシェーピング機能を有する信号送信装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657566B1 (en) * 1996-03-28 2003-12-02 Texas Instruments Denmark A/S Conversion of a PCM signal into a UPWM signal
US6864818B1 (en) * 2003-12-09 2005-03-08 Texas Instruments Incorporated Programmable bandpass analog to digital converter based on error feedback architecture
CN1954500A (zh) * 2004-04-02 2007-04-25 卡贝研发有限公司 具有多个滤波器的△－∑调制器
GB2438657A (en) * 2006-06-02 2007-12-05 Ubidyne Inc Sigma delta modulator utilising systolic array
CN100446424C (zh) * 2002-11-27 2008-12-24 塞瑞斯逻辑公司 数模转换器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017849A (en) * 1975-08-28 1977-04-12 Bell Telephone Laboratories, Incorporated Apparatus for analog to digital conversion
JPS6031326A (ja) * 1983-07-29 1985-02-18 Nec Corp Ｄｐｃｍ符号化復号化方法および装置
JP2775857B2 (ja) * 1989-06-20 1998-07-16 ソニー株式会社 デジタル信号の帯域圧縮回路
US5392042A (en) * 1993-08-05 1995-02-21 Martin Marietta Corporation Sigma-delta analog-to-digital converter with filtration having controlled pole-zero locations, and apparatus therefor
US5424739A (en) * 1993-12-21 1995-06-13 At&T Corp. Device and method for digitally shaping the quantization noise of an N-bit digital signal, such as for digital-to-analog conversion
EP0763278B1 (en) * 1995-04-03 2001-10-24 Koninklijke Philips Electronics N.V. Quadrature signal conversion device
US6002352A (en) * 1997-06-24 1999-12-14 International Business Machines Corporation Method of sampling, downconverting, and digitizing a bandpass signal using a digital predictive coder
US7116721B1 (en) * 2002-05-20 2006-10-03 Cirrus Logic, Inc. Delta-sigma modulators with integral digital low-pass filtering
US6738003B2 (en) * 2002-07-08 2004-05-18 Cirrus Logic, Inc. Delta-sigma modulation circuits and methods utilizing multiple noise attenuation bands and data converters using the same
JP2007006317A (ja) 2005-06-27 2007-01-11 Pioneer Electronic Corp Σδ型ノイズシェーパ
US7307565B1 (en) * 2005-12-22 2007-12-11 Cirrus Logic, Inc. Signal processing system with delta-sigma modulation and FIR filter post processing to reduce near out of band noise
US7298305B2 (en) * 2006-03-24 2007-11-20 Cirrus Logic, Inc. Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction
JP4745267B2 (ja) 2007-02-21 2011-08-10 パナソニック株式会社 デルタシグマ変調器とそれを備えたｄａ変換装置
US7868798B2 (en) * 2009-03-31 2011-01-11 Lsi Corporation Methods and apparatus for whitening quantization noise in a delta-sigma modulator using dither signal

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657566B1 (en) * 1996-03-28 2003-12-02 Texas Instruments Denmark A/S Conversion of a PCM signal into a UPWM signal
CN100446424C (zh) * 2002-11-27 2008-12-24 塞瑞斯逻辑公司 数模转换器
US6864818B1 (en) * 2003-12-09 2005-03-08 Texas Instruments Incorporated Programmable bandpass analog to digital converter based on error feedback architecture
CN1954500A (zh) * 2004-04-02 2007-04-25 卡贝研发有限公司 具有多个滤波器的△－∑调制器
GB2438657A (en) * 2006-06-02 2007-12-05 Ubidyne Inc Sigma delta modulator utilising systolic array

Also Published As

Publication number Publication date
US8633842B2 (en) 2014-01-21
WO2010114521A1 (en) 2010-10-07
TW201036345A (en) 2010-10-01
CN102379088B (zh) 2015-04-29
JP2012522459A (ja) 2012-09-20
KR101593729B1 (ko) 2016-02-15
EP2406887A1 (en) 2012-01-18
TWI493883B (zh) 2015-07-21
US20120014426A1 (en) 2012-01-19
KR20120027130A (ko) 2012-03-21

Similar Documents

Publication Publication Date Title
CN106899302B (zh) Mash adc的自适应数字量化噪声消除滤波器
TWI613891B (zh) 無顫動誤差反饋ｎ分率型（ｆｒａｃｔｉｏｎａｌ－ｎ）頻率合成器系統及方法
KR102015680B1 (ko) 최대 가능도 비트-스트림 엔코딩을 이용한 직접 디지털 합성
US8212700B2 (en) Delta-sigma-delta modulator
US9094040B2 (en) Continuous-time mash sigma-delta analogue to digital conversion
US8736475B1 (en) FIRDAC with RTZ/RTO voltage-mode elements
CN102379088A (zh) 通过使用△-∑调制器直接合成rf信号的方法和装置
US8169351B2 (en) Feedback circuits with DC offset cancellation
US9742428B2 (en) Delta sigma modulator for shaping noise and audio codec having the same
US10063252B2 (en) Continuous delta-sigma modulator for supporting multi-mode
CN103762980B (zh) 一种高稳定性噪声抑制增强σδ调制器结构
TW201112640A (en) ADC-based mixed-mode digital phase-locked loop
JP2006270661A (ja) Σδアナログ／デジタル変換器
Song Hardware reduction of MASH delta-sigma modulator based on partially folded architecture
WO2014113028A1 (en) Cascaded viterbi bitstream generator
CN101137053A (zh) 音视频编解码器应用的低管脚数高速接口
KR20080064378A (ko) 시그마-델타 펄스 폭 변조기 및 시그마-델타 변조기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Delaware

Applicant after: Agere Systems Inc.

Address before: American Pennsylvania

Applicant before: AGERE SYSTEMS Inc.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: EGREE SYSTEM CO. LTD. TO: AGERE SYSTEMS GUARDIAN CORP.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: American Pennsylvania

Patentee after: Agere Systems Inc.

Address before: Delaware

Patentee before: Agere Systems Inc.

TR01 Transfer of patent right

Effective date of registration: 20160918

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: American Pennsylvania

Patentee before: Agere Systems Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181019

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: Singapore Singapore

Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd.