CN101137053A - 音视频编解码器应用的低管脚数高速接口 - Google Patents

音视频编解码器应用的低管脚数高速接口 Download PDF

Info

Publication number
CN101137053A
CN101137053A CNA2007101300018A CN200710130001A CN101137053A CN 101137053 A CN101137053 A CN 101137053A CN A2007101300018 A CNA2007101300018 A CN A2007101300018A CN 200710130001 A CN200710130001 A CN 200710130001A CN 101137053 A CN101137053 A CN 101137053A
Authority
CN
China
Prior art keywords
tuner
frequency
receiver
data flow
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101300018A
Other languages
English (en)
Inventor
陈蕾
丹尼斯·温卡塔察勒姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LEGEND SILICON
Original Assignee
LEGEND SILICON
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LEGEND SILICON filed Critical LEGEND SILICON
Publication of CN101137053A publication Critical patent/CN101137053A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B14/00—Transmission systems not characterised by the medium used for transmission
    • H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/06—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using differential modulation, e.g. delta modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及音视频编解码器应用的低管脚数的高速接口，属于通信技术领域。所提供的接收机包括：至少一个调谐器。调谐器包含一个包围调谐器一些元器件的机壳或屏蔽壳。此外，调谐器至少有一个从屏蔽壳引出的管脚或导线，和一个∑Δ调制器，它接收来自至少一个调谐器的至少一个频率的模拟输入流，并且输出至少1比特的数据流，每个1比特数据流都与一个端接为导线或管脚的物理连线相连；接收机至少有一个数字滤波器与∑Δ调制器相连，以过滤至少1比特数据流。

Description

音视频编解码器应用的低管脚数高速接口
技术领域
本发明涉及通信技术领域，更特别地，本发明涉及音视频编解码器应用的低管脚数的高速接口。
背景技术
大家所熟知的Delta-Sigma(Δ∑)调制是一种模拟到数字或者数字到模拟的转换，它起源于delta调制。在Delta-Sigma(Δ∑)调制中，用到一个模拟到数字的转换器(ADC)或者一个数字到模拟的转换器。低成本的CMOS器件是实现Delta-Sigma(Δ∑)调制的典型应用。
授予Gersdorff等人的、美国专利号为5,182,642的专利描述了多媒体数据的压缩及传输的设备和方法，首先，转换比例数据压缩器把视频数据压缩，一个delta数据调制器和一个delta-sigma数据调制器分别用音频和数字数据把载波信号调制。它们的输出信号被一个多信道数据压缩器复合并转送到第二站，为了有效地再生原始数据，处理过程是反过程。
授予Giuseppe Li Puma等人的，美国专利号为20070008202的专利描述了一个sigma-delta(∑Δ)转换器，为了得到一个数据字，它有一个信号输入端。设计有时钟信号输入。以提供时钟信号。∑Δ转换器包含第一个时钟操作的累加器，它的输入端接到信号输入，至少有第二个时钟操作累加器串联到第一个时钟操作累加器，其输入端接到第一个时钟操作累加器的输出端。配置∑Δ转换器在第一个累加器阶段内处理或者至少一个第二个累加器阶段内，在每个时钟信号上处理数据字，在一个累加器的输出端输出处理过的数据字。结果，信号处理过程中时域临界响应仅受限于正在处理数据字的累加器。
模拟到数字转换中的过采样是已经公开的技术，授予Shang-Yuan Chuang等人的、美国专利号为20070013566的专利描述了一种Δ∑调制器，其包含一个关断稳定积分器，一个输入连接到积分器输出端口的量化器，一个由开关参考反馈电路控制的信号获取电路，其输出连接至积分器输入端口，以及一个频率成形的伪随机关断时钟信号发生器电路，包括一个伪随机序列生成器和产生频率整形的伪随机时钟信号。复位电路连接到伪随机生成器的复位输入端，和关断稳定的Δ∑调制器的数字输出端同步复位，以防止由伪随机序列生成器的环绕操作而引入噪声。逻辑电路产生关断时钟信号，以响应频率成形伪随机的时钟信号，并且用它们改变积分器的输入开关和输出开关。
在接收系统中利用Δ∑调制器是已经公开的技术。授予YukikoUnno等人的、美国专利号为20060193348的专利描述了多路传输设备和多路数据传输和接收系统，此系统拥有多路传输设备，在其中，通过输入一个模拟音频信号到Δ∑调制器处理，得到一个比特的音频信号，此1比特的音频信号包和大量的视频信号包复接，通过改变大量视频包之间的包间隔时间信息，视频信号具有可变的码率。
可以看到，由于Δ∑的结构特点，所以在调谐器中需要包含Δ∑调制器，从而清晰的划分模拟域和数字域。
发明内容
提供低管脚数高速视音频编解码应用接口，包含模拟和数字域的详细说明。
提供低管脚数高速视音频编解码应用接口，具有低管脚数，因此消除或减少了系统中的有害噪声。
提供低管脚数高速视音频编解码应用接口，可以在基带和中频(IF)频带与调谐器一起工作。
提供低管脚数高速视音频编解码应用接口，具有灵活的噪声修整功能。
提供了模拟域和数字域之间的联合接口器件，接口包括：一个∑Δ调制器，接收至少一个调谐器的至少一个频率的模拟输入码流，输出至少一个1比特的数据码流，每个1比特数据码流有相应的物理连线；和至少一个数字滤波器，数字方式连接到Δ∑调制器，对1比特数据码流进行滤波。
提供了一个调谐器，包括：把调谐器的至少几个元件用机壳或屏蔽壳围起来；至少一个管脚或导线引到或输出到盒子外面；和一个∑Δ调制器，接收至少一个调谐器的至少一个频率的模拟输入码流，输出至少一个1比特的数据码流，每个1比特数据码流有相应的物理连线，连到导线或管脚。
提供了一个接收机，包括：至少一个调谐器。调谐器包括把调谐器的至少几个元件用机壳或屏蔽壳围起来；调谐器进一步至少一个管脚或导线引到或输出到盒子外面；和一个∑Δ调制器，接收至少一个调谐器的至少一个频率的模拟输入码流，输出至少一个1比特的数据码流，每个1比特数据码流有相应的物理连线，连到导线或管脚。接收机至少有一个数字滤波器，数字方式连接到Δ∑调制器，对1比特数据码流进行滤波。
附图说明
附图中的参考数字指相同或功能相似的基本单元，附图和下面的详细描述一起构成了一个整体，成为说明书的要素，并用于进一步阐明各种具体实施例和解释本发明的各种原理与优点。
图1是本发明具体实施例的一种接收机的示意图。
图2是本发明接口的示意图。
图3是1阶∑Δ调制器的示意图。
图4是本发明第一个曲线图。
图5是本发明的第二个曲线图。
图6是本发明的另一个具体实施例的示意图。
图7是具有Δ∑调制器的接收机的示意图。
专业人士需要的是将图中的基本单元简单明了地表示出来，是否按比例描绘并不是必要的。例如，为了更好地帮助理解本发明的具体实施例，可以把图中某些基本单元的尺寸大小相对于其它单元进行夸大。
具体实施方式
在描述本发明具体实施细节之前，应该注意到的是具体实施例存在于方法步骤和装置部件的组合之中，它涉及到利用调谐器中∑Δ调制器以及∑Δ调制器相关部分的结构优点。因此，在图中用常用符号给出了装置部件和方法步骤，并详细描述了那些有助于理解本发明具体实施例的细节，以免对这些细节产生误解，使本领域的普通技术人员容易明白，并从中收益。
在本说明书中，相关的术语，例如第一和第二、顶部和底部，以及相似的术语，可能会单独使用，以区别不同的实体或处理，并不表示必须需要或暗示这些实体或处理之间的关系或顺序。术语“包括”、“由…..组成”，或是任何与之相关的其他变形，意指包含非排它的结果。所以，由一系列基本单元组成的处理、方法、文章或装置不仅仅包含那些已经指明了的基本单元，也可能包含其它的基本单元，虽然这些单元没有明确列在或属于上述的处理、方法、文章或装置。被“包括”所引述的基本单元，在没有更多限制的情况下，不排除在由基本单元构成的处理、方法、文字或装置中存在另外相同的基本单元。
这里所描述的本发明的具体实施例由一个或多个通常的处理器和唯一的存储程序指令构成，程序指令控制一个或多个处理器，配合一定的非处理器电路，去实现某些、大部分或者全部的利用∑Δ调制器及∑Δ调制器相关部分的结构优点的功能。非处理器电路可能包括但不限于无线接收机、无线发射机、信号驱动器、时钟电路、电源电路和用户输入设备。同样的，这些功能可以解释为完成上述结构的方法步骤。作为替换选择，某些或所有功能可以用没有储存程序指令的状态机实现，或者使用一个或多个专用集成电路(ASIC，Application Specific Integrated Circuit)，在这些ASIC中一个功能或一些功能的某种组合作为定制逻辑来实现。当然，这两种方法也可以组合使用。因此，这里描述了实现这些功能的方法和手段。更进一步，期望普通的技术人员经过努力和许多设计选择后，例如有效的开发时间、当前的技术和经济方面的考虑，在这里所揭示的概念和原理指导下，能够容易通过最少的实验得到所述的软件指令、程序和集成电路(IC，Integrated Circuit)。
如图1至图7所示，显示了本发明的具体实施例。特别地，如图1所示，显示了依据本发明的某些具体实施例的接收机系统100。接口102提供至少一个模拟输入和一个数字输出。接口102定义或连接模拟域104和数字域。分隔线105在物理上分隔开模拟域104和数字域106。分隔线105穿过或者在物理上分隔开接口102。在模拟域104中，至少有一个调谐器，以接收一类无线信号。例如，第一个天线108可能用来接收数字电视(DTV)信号，此信号用数字电视调谐器110处理。DTV调谐器110在模拟域104内工作，并且可作为接口102的输入。另一方面，第二个天线112可能用来接收全球移动通信系统(GSM)信号，此信号用GSM调谐器114处理。GSM调谐器114在模拟域104内工作，可作为接口102的第二个输入端。其它类型的调谐器(没有显示)可以在模拟域104内工作，并且作为接口102输入信号的前处理器。这些调谐器包括微波存取全球互通(WiMAX，Worldwide Interoperability for MicrowaveAccess)，无线保真(Wi-Fi，WirelessFidelity)，码分多址(CDMA，CodeDivision Multiple Access)类型的调谐器。在数字域106，接口102显然与解调器116相连。解调器116有选择地解调或者区分数字符号或信息，并且把不同类型的数字信息传到它们各自的解码器。例如，视频解码器118接收经解调器116解调的视频信息，并且输出解码后的视频信息120，以进行进一步的类似于TV接收机设备的处理。另一例子，音频解码器122接收经解调器116的解调的音频信息，并且输出解码后的音频信息124，以进行进一步的类似于蜂窝电话设备的处理
如图2所示，显示了本发明的接口102的一个举例。接口102包括一个∑Δ调制器200，它在模拟域104接收模拟信号。模拟信号可能是视频/音频信号，或者类似的信号。同样，模拟信号可能是语音信号。至于输出，接口102有两个物理上的线或者管脚，由两个相关联的1比特数据流组成，第一个流为同相(I)分量20li，第二个流为正交(Q)分量201q。同相(I)分量20li和正交(Q)分量201q两个1比特数据流都进一步做滤波处理，然后输出信号再进行调制。滤波器可能包括一个数字低通滤波器204，它接收1比特的同相(I)分量20li和正交(Q)分量201q，并且把1比特的数据流过滤成多比特数据205i和205q，以便由抽取滤波器206进一步过滤，输出信号208i和208q进行解调。
如图3所示，描述了1阶∑Δ调制器300的举例。此例描述了1阶∑Δ调制器，但是本发明也考虑了高阶∑Δ调制器。模拟输入信号301是差分放大器302的输入信号，在差分放大器302的正(“+”)输入端输入。很明显，与差分放大器相连的是一个积分器304。积分器304的输出与一个比较器306的正输入端(“+”)相连。比较器306的负输入端(“-”)3 12接地。比较器306的功能是1比特模拟到数字的转换器(ADC)。在ADC之后，经数字转换的1比特数字信号308经类似于数字低通滤波器204和抽取滤波器206的滤波器进一步过滤。转换过的1比特数字信号308经过一个1比特数模转换器(DAC)310后，进一步作为差分放大器302的反馈信号，在差分放大器302的负(“-”)输入端输入。数模转换器(DAC)310的功能是把数字域106的数字信号转换为模拟域104的模拟信号。可以看到，分隔线105是它们的清晰的划分线。
如图4和图5所示，描述了本发明的第一个和第二个曲线图。1阶∑Δ调制器300的功能是对模拟输入信号301的粗略估计。测量误差，并且经积分器304作积分运算，然后通过图3所示的反馈环路补偿此误差。如果误差的积分是有限的，输入平均值就等于输出平均值。应该注意到的是，积分器的数量，因而反馈环路的数量，标明了Δ∑调制器的阶数，图1所示为1阶Δ∑调制器。
1阶调制器非常稳定，但是对于高阶调制器，稳定性必须作进一步的考虑。1阶∑Δ调制器300利用了过采样和噪声整形的结合，以达到更高dB信号提高。
Δ∑调制基于过采样技术以在有用频带400内减小噪声。对于仅利用过采样，在奈奎斯特(Nyquist)转换器区域402内和在过采样转换器区域或有用频带400内的量化噪声都是一样的。可以看到，有用频带400分布在较宽的频谱上。在300里，噪声在低频段被进一步减小，有用的信号处在此段，在高频段噪声被增强，在这里噪声被滤除。这就是噪声整形。
过采样也可达到速度和分辨率的折中。抽取滤波器206不仅可以过滤有用频带400的全部采样信号，从而切除高频段的噪声，而且可以减少输出信号208i和208q的频率，从而增加分辨率。
换句话说，在调制器里的“1”的密度和输入信号成比例。对于一个渐增的输入，比较器306产生“1”的数码就增加，减少输入时反之。通过误差电压求和，积分器304对量化噪声来说是低通滤波器。因此，把大部分的量化噪声推向较高频段。可以看到，过采样不仅改变了总的噪声功率，而且改变了频段上的噪声分布。此外，一个类似数字低通滤波器204的数字滤波器或者抽取滤波器会和∑Δ调制器200相连。这种方式，比仅仅用过采样的方式能减小更多的噪声。由试验得到，采样率的每次加倍会使1阶∑Δ的信噪比(SNR)改善9dB。对于高阶量化，需要一级以上的积分和加法。例如，2阶∑Δ调制器在每次采样率加倍时能改善SNR15dB。
如图6所示，显示了本发明的另一种具体实施例600。中频(IF，Intermediate Frequency)和基带信号包括I_in、LO_I、LO_Q和Q_in。中频(IF)和基带信号首先输入到混频器602，输出一对频率信号604，作为∑Δ调制器200的输入。图6的其余部分在结构上和图2的那部分类似，在图2中∑Δ调制器200接收模拟域104中的模拟信号。至于输出，接口102有两个物理线或管脚，由两个相关联的1比特数据流组成，第一个流为同相(I)分量20li，第二个流为正交(Q)分量201q。进一步，同相(I)分量20li和正交(Q)分量201q这两个1比特数据流连接到滤波器，其输出用于解调。滤波器可能包括一个数字低通滤波器204，它接收同相(I)分量20li和正交(Q)分量201q两种1比特数据流，并且把1比特数据流过滤成多比特数据205i和205q，通过抽取滤波器206进一步过滤，输出信号208i和208q用于解调。
如图7所示，描述了含有∑Δ调制器的接收机的实现。提供了包含∑Δ调制器200的调谐器700。特别地，两个∑Δ调制器200连接到特定的低电压差分信号模块(LVDS，low voltage differentialsignaling block) 702，在此，I信号在LVDS 702中或者Q信号在LVDS 704中分别进一步分成I+信号和I-信号，或者Q+信号和Q-信号。调谐器700由两个∑Δ调制器200组成，一个为I通道，另一个为Q通道。每一个通道都有引线或者管脚在物理上与其他的器件或者设备相连接。每一个通道由两个终端为一对引线或者管脚的信号线组成。在I信号情况下，两个信号线的终端为一对引线或者管脚706。在Q信号情况下，两个信号线的终端为一对引线或者管脚708。可以看到，由于∑Δ调制器200的物理特性，1比特数字数据的传输或移动需要有限数量的引线。在此例中，只需要四个物理引线或管脚。一对相应的引线或管脚710和712对应于引线或管脚708和706，它们形成了联结装置，具有物理边界或界面714。依次地，每一个I信号和Q信号分别输入到LVDS 716和LVDS 718,716和718的输出送给4相同步模块720。进一步，信号输入到抽取滤波器206，然后经解调器722处理。最终的信号，例如运动图像专家组标准(MPEG-2)信号，可以被类似于播放的设备利用或者连接。
值得注意的是，本发明用到了PN序列，授予杨林等人的、美国专利号为7,072,289的专利描述了PN序列，涉及的上述申请在此合并为一体。
上面结合附图对本发明的具体实施例进行了详细说明，但本发明并不限制于上述实施例，在不脱离本发明的权利要求的精神和范围情况下，本领域的普通技术人员可作出各种修改或改变。因此，本说明书和框图是说明性而非限制性的，同时，所有修改都包含在本发明的范围中。好处、优点、问题的解决方案以及可能产生好处、优点或产生解决方案再或者变得更明确的解决方案的任何基本单元，都不会作为任何或全部权利要求中重要的、必需的或者本质的特性或原理来加以解释。后面的权利要求，包括本申请未定期间的任何改正以及与颁布的那些权利要求的所有的等同权利，单独地定义了本发明。

Claims (23)

1.一种模拟域和数字域之间的组合接口设备，其特征在于，此接口包括：
一个∑Δ调制器，从至少一个调谐器的至少一个频率上接收模拟输入流，输出至少一个1比特的数据流，每个1比特数据流都与一个物理连线相连；和
至少一个数字滤波器，数字方式连接到∑Δ调制器，以过滤至少1比特数据流。
2.如权利要求1所述的模拟域和数字域之间的组合接口设备，其特征在于，所述的模拟输入流是接收自至少一个天线的无线信号。
3.如权利要求1所述的模拟域和数字域之间的组合接口设备，其特征在于，所述的模拟输入流。
4.如权利要求1所述的模拟域和数字域之间的组合接口设备，其特征在于，所述的数字滤波器包含一个数字低通滤波器。
5.如权利要求1所述的模拟域和数字域之间的组合接口设备，其特征在于，所述的数字滤波器包含一个抽取滤波器。
6.如权利要求1所述的模拟域和数字域之间的组合接口设备，其特征在于，所述的至少一个频率包含基带频率。
7.如权利要求1所述的模拟域和数字域之间的组合接口设备，其特征在于，所述的至少一个频率包含中频(IF)。
8.一种调谐器，其特征在于，该调谐器包括：
包围至少调谐器一些元件的机壳或屏蔽壳；
至少一个管脚或导线从屏蔽壳引出来；和
一个∑Δ调制器，接收来自至少一个调谐器的至少一个频率的模拟输入流信号，输出至少1比特数据流，每个1比特数据流都与一个端接在导线或管脚的物理连线相连。
9.如权利要求8所述的调谐器，其特征在于，所述的模拟输入流。
10.如权利要求8所述的调谐器，其特征在于，所述的至少一个频率包含基带频率。
11.如权利要求8所述的调谐器，其特征在于，所述的至少一个频率包含中频(IF)。
12.如权利要求8所述的调谐器，其特征在于，所述的模拟输入流是来自至少一个天线的无线信号。
13.一种接收机，其特征在于，该接收机包括：
至少一个调谐器，调谐器包括：
包围调谐器一些元件的机壳或屏蔽壳；至少一个管脚或导线从屏蔽壳引出来；
一个∑Δ调制器，接收来自至少一个调谐器的至少一个频率的模拟输入流信号，输出至少1比特数据流，每个1比特数据流都与一个端接在导线或管脚的物理连线相连；和
至少一个数字滤波器用数字方式与∑Δ调制器相连，以过滤至少1比特数据流。
14.如权利要求13所所述的接收机，其特征在于，所述的模拟输入流是来自至少一个天线的无线信号。
15.如权利要求13所述的接收机，其特征在于，所述的模拟输入流。
16.如权利要求13所述的接收机，其特征在于，所述的数字滤波器包含一个数字低通滤波器。
17.如权利要求13所述的接收机，其特征在于，所述的数字滤波器包含一个抽取滤波器。
18.如权利要求13所述的接收机，其特征在于，所述的至少一个频率包含基带频率。
19.如权利要求13所描述的接收机，其特征在于，所述的至少一个频率包含中频(IF)。
20.如权利要求13所描述的接收机，其特征在于，所述的至少一个调谐器包含DTV调谐器。
21.如权利要求13所描述的接收机，其特征在于，所述的至少一个调谐器包含GSM调谐器。
22.如权利要求13所描述的接收机，其特征在于，所述的至少一个调谐器包含CDMA调谐器。
23.如权利要求13所描述的接收机，其特征在于，所述的至少一个调谐器包含WiMax调谐器。
CNA2007101300018A 2007-02-06 2007-07-23 音视频编解码器应用的低管脚数高速接口 Pending CN101137053A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/672,036 US20080186217A1 (en) 2007-02-06 2007-02-06 Low pin count high speed interface for video and audio codec applications
US11/672036 2007-02-06

Publications (1)

Publication Number Publication Date
CN101137053A true CN101137053A (zh) 2008-03-05

Family

ID=39160844

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101300018A Pending CN101137053A (zh) 2007-02-06 2007-07-23 音视频编解码器应用的低管脚数高速接口

Country Status (2)

Country Link
US (1) US20080186217A1 (zh)
CN (1) CN101137053A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110096831A (zh) * 2019-05-10 2019-08-06 核芯互联科技(青岛)有限公司 数模混合仿真中链接节点插入方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10044456A1 (de) * 2000-09-08 2002-04-04 Infineon Technologies Ag Empfängerschaltung, innsbesondere für den Mobilfunk
US6433726B1 (en) * 2001-06-22 2002-08-13 Koninklijke Philips Electronics N.V. Fractional decimation filter using oversampled data
US7106816B2 (en) * 2002-12-18 2006-09-12 Qualcomm Incorporated Supporting multiple wireless protocols in a wireless device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110096831A (zh) * 2019-05-10 2019-08-06 核芯互联科技(青岛)有限公司 数模混合仿真中链接节点插入方法及装置
CN110096831B (zh) * 2019-05-10 2021-08-13 核芯互联科技(青岛)有限公司 数模混合仿真中链接节点插入装置

Also Published As

Publication number Publication date
US20080186217A1 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
US9760338B2 (en) Direct digital synthesis of signals using maximum likelihood bit-stream encoding
US6531973B2 (en) Sigma-delta digital-to-analog converter
US8144043B2 (en) Shaping inter-symbol-interference in sigma delta converter
US6864818B1 (en) Programmable bandpass analog to digital converter based on error feedback architecture
CN103270698A (zh) 使用正交调制系统的无线音频设备
US20080048898A1 (en) Continuous time noise shaping analog-to-digital converter
Swaminathan et al. A digital requantizer with shaped requantization noise that remains well behaved after nonlinear distortion
WO2011031995A2 (en) Analog-to-digital converter having output data with reduced bit-width and related system and method
US8264391B2 (en) Area efficient selector circuit
US8570202B2 (en) Digital-to-analog converter implementing hybrid conversion architecture
DE60224749T2 (de) Drahtloses Teilnehmeranschlussendgerät und System mit Hochgeschwindigkeits- und hochauflösendem Digital-Analog-Wandler mit off-line Sigma-Delta Wandlung und Speicherung
US8633842B2 (en) Methods and apparatus for direct synthesis of RF signals using delta-sigma modulator
CN113904687A (zh) 一种基于delta-sigma调制的模拟信号量化方法及装置
Sousa et al. Taking advantage of LVDS input buffers to implement sigma-delta A/D converters in FPGAs
CN101137053A (zh) 音视频编解码器应用的低管脚数高速接口
KR101840292B1 (ko) 모뎀과 알에프칩 사이 인터페이스를 제공하는 장치 및 방법
WO2011089859A1 (ja) Δσａｄｃ
Guleryuz et al. On the DPCM compression of Gaussian autoregressive sequences
JP2003526254A (ja) ケーブルテレビネットワーク性能を向上させるデジタル処理装置
US10135473B2 (en) Bit rate compression for signal transmission
Mashiach et al. Multiple description delta-sigma quantization with individual and central receivers
CN101145785A (zh) 一种过采样增量调制方法和装置
CN107222216B (zh) 采用自噪声耦合的二阶连续时间sd模数转换器
Abeysekera et al. Performance evaluation of 3rd order sigma-delta (/spl Sigma/-/spl utri/) modulators via FPGA implementation
CN111865322B (zh) 和差式模拟数字转换器及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080305