CN102376587A

CN102376587A - 封装载板的制作方法

Info

Publication number: CN102376587A
Application number: CN2010102673563A
Authority: CN
Inventors: 沈子士
Original assignee: Subtron Technology Co Ltd
Current assignee: Subtron Technology Co Ltd
Priority date: 2010-08-24
Filing date: 2010-08-24
Publication date: 2012-03-14

Abstract

本发明公开一种封装载板的制作方法，其提供一基板。基板具有一表面以及一已形成于表面上的图案化导电层。图案化导电层包括一第一接垫、一第二接垫以及一连接第一接垫与第二接垫的连接部。形成一金属层于图案化导电层的第一接垫与第二接垫上。形成一有机保护层于金属层上。移除图案化导电层的连接部，以使第一接垫与第二接垫彼此电性隔绝。

Description

封装载板的制作方法

技术领域

本发明涉及一种封装载板的制作方法，特别是涉及一种可供电性测试的封装载板的制作方法。

背景技术

近年来，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势设计。目前在半导体制作工艺当中，封装载板是经常使用的构装元件，其主要包括堆叠(stack)压合式及积层式(build up)两大类型的载板。其中，封装载板的外表面具有多数个上、下接垫(pad)，可分别连接打线接合(wire bonding)或覆晶接合(flip chip bonding)的芯片与对外电连接的接脚或焊球。

一般而言，在未组装芯片与对外电连接的接脚或焊球之前，这些接垫可作为封装载板电性测试之用，以判断经由光刻蚀刻所完成的图案化线路是否符合电性测试的标准。然而，现有未进行封装制作工艺之前，封装载板上的这些接垫之间是通过连接部而彼此电导通，如此一来，无法进行电性测试，因而必须在芯片封装之后，并在切割此两个接垫之间彼此相连的连接部之后，才能进行电性测试及成品测试等。若封装载板在制作时有蚀刻不完全或绝缘不良等缺陷产生时，将无法事先得知。

发明内容

本发明的目的在于提供一种可供电性测试的封装载板的制作方法。

为达上述目的，本发明提出一种封装载板的制作方法。提供一基板。基板具有一表面以及一已形成于表面上的图案化导电层。图案化导电层包括一第一接垫、一第二接垫以及一连接第一接垫与第二接垫的连接部。形成一金属层于图案化导电层的第一接垫与第二接垫上。形成一有机保护层于金属层上。移除图案化导电层的连接部，以暴露出基板的部分表面。

在本发明的一实施例中，上述的形成图案化导电层的步骤，包括形成一导电层于基板的表面上。进行一光刻制作工艺，以形成具有第一接垫、第二接垫以及连接部的图案化导电层。

在本发明的一实施例中，上述的形成金属层的步骤，包括形成一光致抗蚀剂图案于图案化导电层的连接部。通过光致抗蚀剂图案为一掩模，电镀金属层在第一接垫与第二接垫上。移除光致抗蚀剂图案，以暴露出图案化导电层的连接部。

在本发明的一实施例中，上述的在移除光致抗蚀剂图案之前，形成有机保护层在金属层上。

在本发明的一实施例中，上述的移除光致抗蚀剂图案的方法包括一蚀刻制作工艺。

在本发明的一实施例中，上述的金属层的材质包括银。

在本发明的一实施例中，上述的移除图案化导电层的连接部的方法包括通过有机保护层为一蚀刻掩模，蚀刻图案化导电层的连接部，以暴露出基板的部分表面。

在本发明的一实施例中，上述的移除图案化导电层的连接部之后，还包括移除有机保护层，以暴露出图案化导电层的第一接垫以及第二接垫。

在本发明的一实施例中，上述的基板包括BT叠层基板、FR-4基板、FR-5基板、陶瓷基板、聚亚醯胺(polyimide)基板或高散热金属基板。

在本发明的一实施例中，上述的有机保护层的厚度范围介于0.1微米至1.0微米之间。

基于上述，本发明采用的封装载板的制作方法可克服现有的作法与缺点，让封装载板能在进行芯片封装之前可先进行电性测试，以判断是否有蚀刻不完全或绝缘不良等缺陷，减少重工率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A至图1H为本发明的一实施例的一种封装载板的制作方法的剖面示意图；

图2A至图2H为对应图1A至图1H的封装载板的制作方法的俯视示意图；

图3为本发明的一实施例的一种封装载板的剖面示意图。

主要元件符号说明

100、100a、100b：封装载板

110：基板

112：表面

120、121：图案化导电层

120a：导电层

122、123：第一接垫

124、125：第二接垫

126：连接部

130、130a：金属层

140：有机保护层

150：光致抗蚀剂图案

具体实施方式

图1A至图1H为本发明的一实施例的一种封装载板的制作方法的剖面示意图。图2A至图2H绘示为对应图1A至图1H的封装载板的制作方法的俯视示意图。请同时参考图1A与图2A，关于本实施例的封装载板的制作方法，首先，提供一基板110，其中基板110具有一表面112以及一已形成于表面112上的导电层120a。在本实施中，基板110例如是BT叠层基板、FR-4基板、FR-5基板、陶瓷基板、聚亚醯胺(polyimide)基板、高散热金属基板或其他适合的基板。此外，导电层120a的材质例如是铜。

接着，请同时参考图1B与图2B，对导电层120a进行一光刻制作工艺，以形成一图案化导电层120，其中图案化导电层120暴露出部分基板110的表面112。在本实施例中，图案化导电层120具有一第一接垫122、一第二接垫124以及一连接部126，其中连接部126连接第一接垫122以及第二接垫124。

接着，请参考图1C与图2C，形成一光致抗蚀剂图案150于图案化导电层120的连接部126上。在本实施例中，形成光致抗蚀剂图案150的方法例如是涂布法(coating)。

接着，请参考图1D与图2D，通过光致抗蚀剂图案150为一掩模，形成一金属层130于图案化导电层120的第一接垫122与第二接垫124上。也就是说，金属层130是形成于未覆盖光致抗蚀剂图案150的第一接垫122与第二接垫124上。在本实施例中，形成金属层130的方法例如是电镀(plating)制作工艺。特别是，金属层130的材质包括银。

接着，请参考图1E与图2E，形成一有机保护层140于金属层130上。也就是说，有机保护层140是形成于位于第一接垫122以及第二接垫124上方的金属层130上。在本实施例中，形成有机保护层140的方法例如是涂布法或化学电镀法。特别是，有机保护层140的厚度范围，较佳地，介于0.1微米至1.0微米之间。在此必须说明的是，由于本实施例是以电镀的方式形成银的金属层130，相对于现有以电镀的方式形成金的金属层而言，本实施例的金属层130对于化学药液具有较差的抵抗力，因此可通过形成此有机保护层140来保护金属层130。

然后，请参考图1F与图2F，移除光致抗蚀剂图案150，以暴露出图案化导电层120的连接部126。在本实施例中，移除光致抗蚀剂图案150的方法例如是蚀刻制作工艺。

最后，请参考图1G与图2G，通过有机保护层140为一蚀刻掩模，蚀刻图案化导电层120的连接部126，以暴露出基板110的部分表面112。此时，图案化导电层120的第一接垫122与第二接垫124彼此电性隔绝。至此，已大致完成一封装载板100的制作，其中此封装载板100适于在进行封装制作工艺之前分别对的第一接垫122以及第二接垫124进行电性测试，可判断是否有蚀刻不完全或绝缘不良等缺陷。

当然，在后续进行芯片封装制作工艺时，请参考图1H与图2H，可先移除有机保护层140，以暴露出图案化导电层120的第一接垫122以及第二接垫124。在本实施例中，移除有机保护层140的方法例如是干式蚀刻制作工艺。之后，再将一芯片(未绘示)，例如是一发光二极管芯片、射频(RF)芯片或其他适当的芯片，配置于图案化导电层120的第一接垫122上，并通过一导线(未绘示)来电性连接芯片与第二接垫124，而完成芯片封装制作工艺。

换言之，本实施例的封装载板100可应用于采用发光二极管芯片为主的产品中或其他采用适当芯片的产品中。此外，由于本实施例所制作的封装载板100在后续制作工艺中可应用于采用发光二极管芯片的产品里，因此封装载板100上所形成的金属层130可视为一反射层，用以反射发光二极管芯片所发出的光。

值得一提的是，本发明并不限定导电层120a的层数，虽然此处所提及的导电层120a具体化为一层，但在其他实施例中，导电层120a也可为多层。也就是说，封装载板100(或封装载板100a)可以是单面(single side)封装载板(如图1H的封装载板100或图1H的封装载板100a)，或者是，通过上述的相同的制作工艺方式在基板110的另一表面114上也形成具有一第一接垫123以及一第二接垫125的一图案化导电层121以及位于第一接垫123与第二接垫125上的一金属层130a，意即形成双面(double side)封装载板100b(请参考图3)。同理，也可形成多层(multi-layer)导电层的封装载板。

综上所述，本发明采用的封装载板的制作方法可克服现有的作法与缺点，让封装载板能在进行芯片封装制作工艺之前先进行电性测试，以判断是否有蚀刻不完全或绝缘不良等缺陷。若有缺陷产生，则能立即停止封装作业的进行。若无缺陷产生，再进行芯片的封装作业。因此，本发明采用的封装载板的制作方法能确保所有封装载板皆完成电性测试，以淘汰不良的成品，减少重工率。

虽然结以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims

1.一种封装载板的制作方法，包括：

提供一基板，该基板具有一表面以及一已形成于该表面上的图案化导电层，其中该图案化导电层包括第一接垫、第二接垫以及连接该第一接垫与该第二接垫的连接部；

形成一金属层于该图案化导电层的该第一接垫与该第二接垫上；

形成一有机保护层于该金属层上；以及

移除该图案化导电层的该连接部，以暴露出该基板的部分该表面。

2.如权利要求1所述的封装载板的制作方法，其中形成该图案化导电层的步骤，包括：

形成一导电层于该基板的该表面上；以及

进行一光刻制作工艺，以形成具有该第一接垫、该第二接垫以及该连接部的该图案化导电层。

3.如权利要求1所述的封装载板的制作方法，其中形成该金属层的步骤，包括：

形成一光致抗蚀剂图案于该图案化导电层的该连接部；

通过该光致抗蚀剂图案为一掩模，电镀该金属层于该第一接垫与该第二接垫上；以及

移除该光致抗蚀剂图案，以暴露出该图案化导电层的该连接部。

4.如权利要求3所述的封装载板的制作方法，其中在移除该光致抗蚀剂图案之前，形成该有机保护层于该金属层上。

5.如权利要求3所述的封装载板的制作方法，其中移除该光致抗蚀剂图案的方法包括一蚀刻制作工艺。

6.如权利要求1所述的封装载板的制作方法，其中该金属层的材质包括银。

7.如权利要求1所述的封装载板的制作方法，其中移除该图案化导电层的该连接部的方法包括通过该有机保护层为一蚀刻掩模，蚀刻该图案化导电层的该连接部，以暴露出该基板的部分该表面。

8.如权利要求1所述的封装载板的制作方法，其中移除该图案化导电层的该连接部之后，还包括移除该有机保护层，以暴露出该图案化导电层的该第一接垫以及该第二接垫。

9.如权利要求1所述的封装载板的制作方法，其中该基板包括BT叠层基板、FR-4基板、FR-5基板、陶瓷基板、聚亚醯胺(polyimide)基板或高散热金属基板。

10.如权利要求1所述的封装载板的制作方法，其中该有机保护层的厚度范围介于0.1微米至1微米之间。