CN102339788A - 制造半导体装置导线的方法及内连线结构 - Google Patents

Abstract

本发明是有关于一种制造半导体装置导线的方法及内连线结构，该方法包括提供多条导线于一基板的一上表面之上，每一条导线之间由该基板的该上表面的一裸露部分分隔，形成一阻障层于该基板之上，该阻障层具有一第一部分顺形地形成于每一条导线之上，及一第二部分形成于该基板的该上表面的每一裸露部分之上，除去该阻障层的该第二部分以保留该第一部分于每一条导线的上方部分及侧壁部分之上。因此，本发明可以避免在形成半导体装置中的导线时产生山丘状的突起或凸块。

Description

制造半导体装置导线的方法及内连线结构

技术领域

本发明涉及一种制造导线的方法，特别是涉及一种制造半导体装置导线的方法及内连线结构。

背景技术

当导体装置的尺寸持续地缩小时，使用传统蚀刻技术来形成导线图案就变得十分困难。因此，使用底阻障层，例如钛/氮化钛层，有时候就不需要了。但是不使用底阻障层，又会非常容易产生山丘状的突起。

传统上，导线可以使用硼磷掺杂玻璃(BPSG)薄膜，及一包括铝/钛/氮化钛或是铝/氮化钛及一硬式幕罩氧化物的导电层。替代地，导线通常也可以利用一高密度等离子体和后退火在图案化之前来形成。然而，因为个别层间的应力不匹配，很容易形成山丘状的突起或凸块或是I状的导线(图未示)。

图1A和图1B是传统方式制造一半导体装置导线的剖面示意图。在图1A中，显示了一包括没有使用薄膜沉积的导线12a形成于基板14a上的一装置10a。其结果是，所形成的导线12a具有山丘状的突起16。在图1B中，显示了一包括使用薄膜18沉积的导线12b形成于基板14b上的一装置10b。其结果是，因为薄膜18沉积与形成导线12b材料之间的应力不匹配的缘故，使用薄膜18沉积所形成的导线12b具有山丘状的突起16及凸块20。

由此可见，上述现有的制造半导体装置导线的方法在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的制造半导体装置导线的方法及内连线结构，以成功地形成导线而不会有山丘状的突起及凸块，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的制造半导体装置导线的方法存在的缺陷，而提供一种新的制造半导体装置导线的方法及内连线结构，所要解决的技术问题是其可以避免在形成半导体装置中的导线时产生山丘状的突起或凸块，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种制造半导体装置导线的方法。该方法包含沉积一导电材料层于一基板之上及沉积一第一阻障层于该导电材料层之上。该方法也包含图案化一幕罩于该第一阻障层之上，该图案化包含多条导线的一布局。该方法还包含使用该幕罩将该第一阻障层及该导电材料层蚀刻以形成该些导线，形成一第二阻障层于该些导线之上及侧壁；以及沉积一介电材料于每一条导线图案之上与之间。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的制造半导体装置导线的方法，更包含：在沉积一导电材料层于一基板之上的步骤之前，沉积一钛或钛/氮化钛层于该基板之上。

前述的制造半导体装置导线的方法，更包含：在沉积一导电材料层于一基板之上的步骤之后，进行一同室冷却该装置工艺。

前述的制造半导体装置导线的方法，其中所述的第一阻障层及该第二阻障层包含物理气相沉积及离子化金属等离子体(IMP)工艺之一所形成的钛或是包含物理气相沉积及离子化金属等离子体(IMP)工艺之一所形成的钛及利用金属有机化学气相沉积(MOCVD)所形成的氮化钛。

前述的制造半导体装置导线的方法，更包含在沉积一第一阻障层的步骤之后，进行退火。

前述的制造半导体装置导线的方法，更包含图案化一幕罩之后，进行退火。

前述的制造半导体装置导线的方法，更包含在形成该第二阻障层于该些导线之上及侧壁的步骤之后，进行退火。

前述的制造半导体装置导线的方法，形成该第二阻障层于该些导线之上及侧壁的步骤之后进行一低温后工艺，其包括高密度等离子体(HDP)及氦冷却。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种制造半导体装置导线的方法，其包括以下步骤：沉积一导电材料层于一基板之上；进行一同室冷却该装置的工艺；沉积一第一阻障层于该导电材料层之上；进行退火；图案化一幕罩于该第一阻障层之上，该图案化包含多条导线的一布局；使用该幕罩将该第一阻障层及该导电材料层蚀刻以形成该些导线；沉积一第二阻障层于蚀刻后的该些导线之上及之间；蚀刻以除去介于该些导线之间的该第二阻障层，因此保留该第二阻障层于每一条导线的上方及侧壁部分；进行一低温后工艺；以及沉积一介电材料于每一条导线图案之上与之间。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的制造半导体装置导线的方法，其中所述的第一阻障层及该第二阻障层包含物理气相沉积及离子化金属等离子体(IMP)工艺之一所形成的钛或是包含物理气相沉积及离子化金属等离子体(IMP)工艺之一所形成的钛及利用金属有机化学气相沉积(MOCVD)所形成的氮化钛。

前述的制造半导体装置导线的方法，其中所述的第二阻障层包含钛或是钛/氮化钛层。

前述的制造半导体装置导线的方法，更包含图案化一幕罩之后，进行退火。

前述的制造半导体装置导线的方法，更包含在蚀刻去掉该第二阻障层的步骤之后，进行退火。

前述的制造半导体装置导线的方法，其中所述的低温后工艺包括高密度等离子体(HDP)及氦气冷却。

本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种内连线结构，其包含：多条导线在一基板之上；一阻障层在该多条导线的上方及侧壁；以及介电层在该多条导线的上方及之间。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的内连线结构，其中所述的阻障层包含钛或是钛/氮化钛层。

前述的内连线结构，更包含一钛或是钛/氮化钛层于该基板的该多条导线下方。

前述的内连线结构，其中所述的阻障层包含物理气相沉积及离子化金属等离子体(IMP)工艺之一所形成的钛或是包含物理气相沉积及离子化金属等离子体(IMP)工艺之一所形成的钛及利用金属有机化学气相沉积(MOCVD)所形成的氮化钛。

本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明制造半导体装置导线的方法及内连线结构至少具有下列优点及有益效果：根据本发明，可以避免在形成半导体装置中的导线时产生山丘状的突起或凸块。此外，使用物理气相沉积(PVD)或是离子化金属等离子体(IMP)形成的钛及金属有机化学气相沉积(MOCVD)形成的氮化钛来沉积钛及/或钛/氮化钛阻障层于导线之上可以改良其阶梯覆盖能力。更进一步，根据本发明所揭露的技术，将导线包覆起来可以防止自基板上向上形成突起，且防止在基板表面的侧向上形成凸块。

综上所述，本发明是有关于一种制造半导体装置导线的方法及内连线结构，该方法包括提供多条导线于一基板的一上表面之上，每一条导线之间由该基板的该上表面的一裸露部分分隔，形成一阻障层于该基板之上，该阻障层具有一第一部分顺形地形成于每一条导线之上，及一第二部分形成于该基板的该上表面的每一裸露部分之上，除去该阻障层的该第二部分以保留该第一部分于每一条导线的上方部分及侧壁部分之上。本发明在技术上有显著的进步，具有明显的积极效果，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1A和图1B是传统方式制造一半导体装置导线的剖面示意图。

图2是本发明的实施例的一半导体装置的一例示结构的剖面示意图。

图3A-图3G是本发明的实施例制造一半导体装置的一例示工艺步骤的剖面示意图。

图4是根据本发明的另一实施例所制造的一例示导电结构的剖面示意图。

10a、10b：半导体装置    2a、12b：导线

14a、14b：基板          16：山丘状的突起

18：高分子蚀刻薄膜      20：凸块

100：半导体装置         110：基板

120：导线               210：钛层

220：氮化钛层           230：铝层

240：钛/氮化钛层        250：硬式幕罩

260：阻障层             270：沟渠部分

280：绝缘层             310：附着薄膜及钨填充层

320：介层孔             290：另一绝缘层

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的制造半导体装置导线的方法及内连线结构其具体实施方式、方法、步骤、特征及其功效，详细说明如后。

有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。

现在请参阅图2所示，是本发明的实施例的一半导体装置的一例示结构的剖面示意图。其中，一半导体装置100可以包含使用此处所描述的微影及蚀刻工艺形成多条导线120于一底层的基板110之上。在较佳实施例中，每一条导线120利用例如是铝的材料形成，此基板110包括硼磷掺杂玻璃(BPSG)。此外，多条导线120中的每一条可以是相同的。虽然没有明确地画出，基板110对不同的装置而言可以包含掺杂区域。因此，此导线120可以直接或间接的对应基板110内的掺杂区域。

以下会详细说明形成导线120的工艺步骤，请参阅图3A-图3G所示，是根据本发明的实施例制造一半导体装置的一例示工艺步骤的剖面示意图。图3A是本发明的实施例制造一半导体装置100的一例示工艺的早期步骤的剖面示意图。特别是，其结构不一定需要使用此处所揭示的步骤形成，一初始钛210或是钛/氮化钛层210/220可以首先沉积于基板110之上。之后，根据此处所揭示的步骤，形成一铝层230于钛/氮化钛层210/220之上，或是替代地，直接形成于基板110之上。在沉积铝层230之后，可以选择性地进行一个同室铝层230冷却工艺，当然其可以跳过不用。

图2B是本发明的实施例制造一半导体装置100的一例示工艺的下一阶段步骤的剖面示意图。特别是，一钛/氮化钛层240是直接沉积于铝层230之上。举例而言，可以使用物理气相沉积(PVD)或是离子化金属等离子体(IMP)工艺来形成钛/氮化钛层240中钛的部分于铝层230之上。此外，可以使用金属有机化学气相沉积(MOCVD)工艺来形成钛/氮化钛层240中氮化钛的部分。在此沉积之后，可以对图2B中所示的中间结构选择性地进行一个额外的退火步骤。举例而言，此退火步骤可以在温度介于300到550℃的范围进行10分钟到4小时。这样的退火步骤可以进一步减少介于钛/氮化钛层240与铝层230之间的应力不匹配。当然，可以使用其他的条件来进行退火。

图3C是本发明的实施例制造一半导体装置100的一例示工艺的下一阶段步骤的剖面示意图。特别是，图3C显示了将此装置100先前所沉积的层210、220、230和240进行图案化及蚀刻。为了图案化及蚀刻金属导线，可以使用一硬式幕罩沉积技术。在形成硬式幕罩250于此多层结构之后，此幕罩250被图案化以定义金属导线所需的轮廓。此外，可以在蚀刻幕罩250之下的层次前，对图3C中所示的中间结构选择性地进行一个额外的退火步骤。而图3D显示了将此半导体装置100先前所沉积的层210、220、230和240进行蚀刻之后的剖面示意图。之后，可以将剩余的幕罩250自此半导体装置100的基板表面移除。

图3E是本发明的实施例制造一半导体装置100的一例示工艺的下一阶段步骤的剖面示意图。一阻障层260可以选择性地被形成于此多条导线120之上且在基板110介于相邻导线120之间沟渠部分270中的上表面之上。此处，阻障层260可以在导线120的表面及侧壁且在沟渠部分270中的基板110上表面具有一个均匀的厚度。举例而言，此阻障层260可以包含使用离子化金属等离子体钛工艺所形成的一钛层，或是一钛/氮化钛复合层，该钛/氮化钛复合层包含使用物理气相沉积(PVD)或是离子化金属等离子体钛工艺所形成的一钛层以及一金属有机化学气相沉积(MOCVD)形成的氮化钛、物理气相沉积(PVD)形成的氮化钛或是离子化金属等离子体(IMP)形成的氮化钛。此外，此半导体装置100的构成可以包含使用硬式幕罩或是高密度等离子体(HDP)形成一绝缘层(未示)于阻障层260之上。

假如此半导体装置100如图3E所示使用阻障层260的话，此阻障层260可以利用蚀刻来将金属导线以外的部分除去，以避免此半导体装置100在完成之后会有短路的问题。特别是，在图3F中，此半导体装置100可以进行微影及蚀刻工艺以除去沟渠部分270中的阻障层260。举例而言，此半导体装置100可以进行非均向性蚀刻以仅仅除去沟渠部分270中的阻障层260。因此，阻障层260仍保留在导线120的上表面及侧壁之上，但是在基板之上介于导线120之间的阻障层部分被除去以防止此材料的桥接，同时也防止山丘状突起的形成及其他介于导线120之间的可能的结构问题。这样的结构问题是会在装置/线宽缩小时变得特别严重。此外，介于导线120之间的距离也可以缩小，因此可以在不会增加这些介于导线120之间的可能的结构问题的情况下节省生产成本。在阻障层260的蚀刻之后，可以对图3F中所示的中间结构选择性地再进行一次额外的退火步骤。举例而言，此退火步骤可以在温度介于300到550℃的范围进行10分钟到4小时。无论是否有形成钛/氮化钛阻障衬垫层260，在蚀刻形成导线120之后也可以在此图案化的结构再进行一次低温后工艺。举例而言，可以使用一高密度等离子体搭配氦气冷却工艺。

之后，在图3G中，一绝缘层280可以形成于此半导体装置100之上。举例而言，此绝缘层280可以包含一金属层间介电层(IMD)材料。之后，此绝缘层280可以图案化以形成导线120与后续形成的导线及/或装置间互连线的介层孔。举例而言，如图4所示，图4是根据本发明的另一实施例所制造的一例示导电结构的剖面示意图。一半导体装置100其具有介层孔，介层孔中包含附着薄膜及一钨填充层310形成穿过另一绝缘层290。因此，假如额外的导线(未示)或是介层孔320形成于另一绝缘层290的导线120之上，则导电结构可以形成类似于I字型的形状。此处，导电结构中的附着薄膜及钨填充层310可以延伸穿过阻障层260而与导线120的上表面连接，或是与阻障层260的上表面连接。类似地，虽然未特别显示，此额外的导线也可以如之前所描述的一般具有阻障层。

在图3A-图3G中，一个形成此半导体装置100的例示工艺包括：

(1)在温度约200到400℃之间沉积例如是铝加上钛或氮化钛的导电材料于一基板之上以形成导线；

(a)选择性地初始钛或是钛/氮化钛层可以沉积于基板110之上；

(b)可以选择性地进行一个同室铝层冷却工艺；

(2)在基板及导线之上形成一阻障层，此阻障层例如是使用物理气相沉积(PVD)或是离子化金属等离子体(IMP)形成钛及金属有机化学气相沉积(MOCVD)形成的氮化钛来沉积钛及/或钛/氮化钛；

(a)在形成阻障层后选择性地后退火；

(3)形成微影幕罩及形成导线图案；

(a)在形成微影幕罩后选择性地退火；

(4)蚀刻铝层及额外的选择性层以形成导线；

(a)选择性地沉积一阻障层于蚀刻后的导线之上及其间，例如钛或是钛/氮化钛层，包含使用物理气相沉积(PVD)或是离子化金属等离子体钛工艺所形成的钛以及一金属有机化学气相沉积(MOCVD)形成的氮化钛；

(b)蚀刻去掉介于每一条导线之间的阻障层，而保留阻障层于每一条导线的表面及侧壁之上；

(c)在蚀刻去掉介于每一条导线之间的阻障层之后，选择性地退火；

(5)低温后工艺，例如高密度等离子体(HDP)加上氦气冷却。

(6)在每一条导线之上与之间填入一介电材料。

根据本发明，可以避免在形成半导体装置中的导线时产生山丘状的突起或凸块。此外，使用物理气相沉积(PVD)或是离子化金属等离子体(IMP)形成的钛及金属有机化学气相沉积(MOCVD)形成的氮化钛来沉积钛及/或钛/氮化钛阻障层于导线之上可以改良其阶梯覆盖能力。更进一步，根据本发明所揭露的技术，将导线包覆起来可以防止自基板上向上形成突起，且防止在基板表面的侧向上形成凸块。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (18)

1.一种制造半导体装置导线的方法，其特征在于其包括以下步骤：

沉积一导电材料层于一基板之上；

沉积一第一阻障层于该导电材料层之上；

图案化一幕罩于该第一阻障层之上，该图案化包含多条导线的一布局；

使用该幕罩将该第一阻障层及该导电材料层蚀刻以形成该些导线；

形成一第二阻障层于该些导线之上及侧壁；以及

沉积一介电材料于每一条导线图案之上与之间。

2.根据权利要求1所述的制造半导体装置导线的方法，其特征在于更包含：在沉积一导电材料层于一基板之上的步骤之前，沉积一钛或钛/氮化钛层于该基板之上。

3.根据权利要求1所述的制造半导体装置导线的方法，其特征在于更包含：在沉积一导电材料层于一基板之上的步骤之后，进行一同室冷却该装置工艺。

4.根据权利要求1所述的制造半导体装置导线的方法，其特征在于其中所述的第一阻障层及该第二阻障层包含物理气相沉积及离子化金属等离子体工艺之一所形成的钛或是包含物理气相沉积及离子化金属等离子体工艺之一所形成的钛及利用金属有机化学气相沉积所形成的氮化钛。

5.根据权利要求1所述的制造半导体装置导线的方法，其特征在于更包含在沉积一第一阻障层的步骤之后，进行退火。

6.根据权利要求1所述的制造半导体装置导线的方法，其特征在于更包含图案化一幕罩之后，进行退火。

7.根据权利要求1所述的制造半导体装置导线的方法，其特征在于更包含在形成该第二阻障层于该些导线之上及侧壁的步骤之后，进行退火。

8.根据权利要求1所述的制造半导体装置导线的方法，其特征在于形成该第二阻障层于该些导线之上及侧壁的步骤之后进行一低温后工艺，其包括高密度等离子体及氦气冷却。

9.一种制造半导体装置导线的方法，其特征在于其包括以下步骤：

沉积一导电材料层于一基板之上；

进行一同室冷却该装置的工艺；

沉积一第一阻障层于该导电材料层之上；

进行退火；

图案化一幕罩于该第一阻障层之上，该图案化包含多条导线的一布局；

使用该幕罩将该第一阻障层及该导电材料层蚀刻以形成该些导线；

沉积一第二阻障层于蚀刻后的该些导线之上及之间；

蚀刻以除去介于该些导线之间的该第二阻障层，因此保留该第二阻障层于每一条导线的上方及侧壁部分；

进行一低温后工艺；以及

沉积一介电材料于每一条导线图案之上与之间。

10.根据权利要求9所述的制造半导体装置导线的方法，其特征在于其中所述的第一阻障层及该第二阻障层包含物理气相沉积及离子化金属等离子体工艺之一所形成的钛或是包含物理气相沉积及离子化金属等离子体工艺之一所形成的钛及利用金属有机化学气相沉积所形成的氮化钛。

11.根据权利要求9所述的制造半导体装置导线的方法，其特征在于其中所述的第二阻障层包含钛或是钛/氮化钛层。

12.根据权利要求9所述的制造半导体装置导线的方法，其特征在于更包含图案化一幕罩之后，进行退火。

13.根据权利要求9所述的制造半导体装置导线的方法，其特征在于更包含在蚀刻去掉该第二阻障层的步骤之后，进行退火。

14.根据权利要求9所述的制造半导体装置导线的方法，其特征在于其中所述的低温后工艺包括高密度等离子体及氦气冷却。

15.一种内连线结构，其特征在于其包含：

多条导线在一基板之上；

一阻障层在该多条导线的上方及侧壁；以及

介电层在该多条导线的上方及之间。

16.根据权利要求15所述的内连线结构，其特征在于其中所述的阻障层包含钛或是钛/氮化钛层。

17.根据权利要求15所述的内连线结构，其特征在于更包含一钛或是钛/氮化钛层于该基板的该多条导线下方。

18.根据权利要求15所述的内连线结构，其特征在于其中所述的阻障层包含物理气相沉积及离子化金属等离子体工艺之一所形成的钛或是包含物理气相沉积及离子化金属等离子体工艺之一所形成的钛及利用金属有机化学气相沉积所形成的氮化钛。

Images