CN102338828A - 双极型晶体管结电容的提取方法 - Google Patents

双极型晶体管结电容的提取方法 Download PDF

Info

Publication number
CN102338828A
CN102338828A CN2010102336220A CN201010233622A CN102338828A CN 102338828 A CN102338828 A CN 102338828A CN 2010102336220 A CN2010102336220 A CN 2010102336220A CN 201010233622 A CN201010233622 A CN 201010233622A CN 102338828 A CN102338828 A CN 102338828A
Authority
CN
China
Prior art keywords
bipolar transistor
capacitance
junction
capacitor
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102336220A
Other languages
English (en)
Other versions
CN102338828B (zh
Inventor
周天舒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201010233622 priority Critical patent/CN102338828B/zh
Publication of CN102338828A publication Critical patent/CN102338828A/zh
Application granted granted Critical
Publication of CN102338828B publication Critical patent/CN102338828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Bipolar Transistors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种双极型晶体管结电容的提取方法，在版图设计中，将双极型晶体管的发射极直接接地，将双极型晶体管的基极接为二端口网络的端口1，而将双极型晶体管的集电极接为二端口网络的端口2；然后进行第一高频测试、第二高频测试，分别测两个端口之间的Y参数，接着分别按三个公式进行推导得到：双极型晶体管发射结电容Cje和集电结电容Cjc在不同扫描电压下的电容值，以及衬底电容Cjs在零偏压时的电容值；双极型晶体管衬底电容Cjs和集电结电容Cjc在不同扫描电压下的电容值，以及发射结电容Cje在零偏压时的电容值。本发明的双极型晶体管结电容的提取方法，能快速可靠地提取双极型晶体管结电容。

Description

双极型晶体管结电容的提取方法
技术领域
本发明涉及半导体器件参数测试及提取方法，特别涉及一种双极型晶体管结电容的提取方法。
背景技术
双极型晶体管是现代半导体集成电路中所采用的重要器件之一。单体的双极型晶体管版图尺寸一般偏小，特别的，在射频集成电路中其相应的结电容往往在10e-15法拉数量级，因此采用普通电容计测试所得的数值误差较大。为了减小双极型晶体管结电容的测试误差，人们通常会用并联器件的方法来人为地增加电容数值，但这种方法会增加测试芯片的面积，同时又会人为地引入连线的寄生效应。
发明内容
本发明要解决的技术问题是提供一种双极型晶体管结电容的提取方法，能快速可靠地提取双极型晶体管结电容。
为解决上述技术问题，本发明的双极型晶体管结电容的提取方法，包括以下步骤：
一.在版图设计中，将双极型晶体管的发射极直接接地，将双极型晶体管的基极接为二端口网络的端口1，而将双极型晶体管的集电极接为二端口网络的端口2；
二.分别进行第一高频测试、第二高频测试，得到双极型晶体管结电容；
第一高频测试，是在双极晶体管的基极加扫描电压，在双极型晶体管的集电极加一个0V的电压，同时，选定测试频率freq，测两个端口之间的Y参数，接着按以下三个公式进行推导，得到双极型晶体管发射结电容Cje和集电结电容Cjc在不同扫描电压下的电容值，以及衬底电容Cjs在零偏压时的电容值；
第二高频测试，是在双极晶体管的集电极加扫描电压，在双极型晶体管的基极加一个0V的电压，同时，选定测试频率freq，测两个端口之间的Y参数，接着按以下三个公式进行推导，得到双极型晶体管衬底电容Cjs和集电结电容Cjc在不同扫描电压下的电容值，以及发射结电容Cje在零偏压时的电容值；
所述三个公式如下，其中Imag为一个复数的虚部，Y11，Y12，Y21，Y22为二端口网络的四个Y参数，
2π*freq*Cje＝Im ag((Y11+Y12)/2)，
2π*freq*Cjc＝-Imag((Y21+Y12)/2)，
2π*freq*Cjs＝Imag((Y21+Y22)/2)。
本发明的双极型晶体管结电容的提取方法，在版图设计中，将双极型晶体管的发射极直接接地，将双极型晶体管的基极接为二端口网络的端口1，而将双极型晶体管的集电极接为二端口网络的端口2，通过特殊设计的两次高频测试，并采用高频参数的计算方法，得到双极型晶体管结电容，可以极大地提高双极型晶体管结电容的提取效率，降低技术开发的成本。同时，特殊设计的两次高频测试，一次能得到双极型晶体管发射结电容Cje、集电结电容Cjc在不同扫描电压下的电容值、衬底电容Cjs在零偏压时的电容值，另一次能得到双极型晶体管衬底电容Cjs、集电结电容Cjc在不同扫描电压下的电容值、发射结电容Cje在零偏压时的电容值，由于在以上两次测试中都得到了集电结电容Cjc在不同扫描电压下的电容值，所以可以检查对比两次高频测试特定偏压情况下集电结电容Cjc数值的一致性，从而有效地验证测试结果的可靠性。
附图说明
下面结合附图及具体实施方式对本发明作进一步详细说明。
图1是双极型晶体管对应的二端口网络示意图；
图2是本发明的本发明的双极型晶体管结电容的提取方法的流程图。
具体实施方式
根据高频网络理论，双极型晶体管可视为典型的二端口网络，如图1所示。其中，端口1至端口2，端口1至地，端口2至地共三个射频支路的导纳值均可由二端口网络的Y参数推导而得。将双极型晶体管发射结电容定义为Cje，双极型晶体管集电结电容定义为Cjc，而双极型晶体管衬底电容定义为Cjs。因此，Cje是端口1至地支路的导纳虚部，Cjc是端口1至端口2支路的导纳虚部，而Cjs是端口2至地支路的导纳虚部。则有：
2π*freq*Cje＝Imag((Y11+Y12)/2)……………………(1)
2π*freq*Cjc＝-Imag((Y21+Y12)/2)………………………(2)
2π*freq*Cjs＝Imag((Y21+Y22)/2)……………………(3)
以上3个公式中，freq为高频测试的频率，Imag为一个复数的虚部，Y11，Y12，Y21，Y22为二端口网络的四个Y参数。
因此，只要设计一些特殊的高频测试，即可通过测试数据的推导，得到结电容的精确数值。
本发明的双极型晶体管结电容的提取方法一实施方式如图2所示，包括以下步骤：
一.在版图设计中，将双极型晶体管的发射极直接接地，将双极型晶体管的基极接为二端口网络的端口1，而将双极型晶体管的集电极接为二端口网络的端口2；
二.分别进行第一高频测试、第二高频测试，得到双极型晶体管结电容；
第一高频测试，是在双极晶体管的基极加从-3V到+0.7V的扫描电压，在双极型晶体管的集电极加一个0V的电压，同时，选定测试频率freq为10GHz，测两个端口之间的Y参数，接着按以上三个公式进行推导，得到双极型晶体管发射结电容Cje和集电结电容Cjc在不同扫描电压下的电容值，以及衬底电容Cjs在零偏压时的电容值；
第二高频测试，是在双极晶体管的集电极加从-3V到+0.7V的扫描电压，在双极型晶体管的基极加一个0V的电压，同时，选定测试频率freq为10GHz，测两个端口之间的Y参数，接着按以上三个公式进行推导，得到双极型晶体管衬底电容Cjs和集电结电容Cjc在不同扫描电压下的电容值，以及发射结电容Cje在零偏压时的电容值。
所述扫描电压也可以选择其它范围，如选用从-5V到+1V，可以在100MHz到50GHz以内选择测试频率freq，如测试频率可以为100MHz、1GHz、20GHz、50GHz。
本发明的双极型晶体管结电容的提取方法，在版图设计中，将双极型晶体管的发射极直接接地，将双极型晶体管的基极接为二端口网络的端口1，而将双极型晶体管的集电极接为二端口网络的端口2，通过特殊设计的两次高频测试，并采用高频参数的计算方法，得到双极型晶体管结电容，可以极大地提高双极型晶体管结电容的提取效率，降低技术开发的成本。同时，特殊设计的两次高频测试，一次能得到双极型晶体管发射结电容Cje、集电结电容Cjc在不同扫描电压下的电容值、衬底电容Cjs在零偏压时的电容值，另一次能得到双极型晶体管衬底电容Cjs、集电结电容Cjc在不同扫描电压下的电容值、发射结电容Cje在零偏压时的电容值，由于在以上两次测试中都得到了集电结电容Cjc在不同扫描电压下的电容值，所以可以检查对比两次高频测试特定偏压情况下集电结电容Cjc数值的一致性，从而有效地验证测试结果的可靠性。

Claims (5)

1.一种双极型晶体管结电容的提取方法，其特征在于，包括以下步骤：
一.在版图设计中，将双极型晶体管的发射极直接接地，将双极型晶体管的基极接为二端口网络的端口1，而将双极型晶体管的集电极接为二端口网络的端口2；
二.分别进行第一高频测试、第二高频测试，得到双极型晶体管结电容；
第一高频测试，是在双极晶体管的基极加扫描电压，在双极型晶体管的集电极加一个0V的电压，同时，选定测试频率freq，测两个端口之间的Y参数，接着按以下三个公式进行推导，得到双极型晶体管发射结电容Cje和集电结电容Cjc在不同扫描电压下的电容值，以及衬底电容Cjs在零偏压时的电容值；
第二高频测试，是在双极晶体管的集电极加扫描电压，在双极型晶体管的基极加一个0V的电压，同时，选定测试频率freq，测两个端口之间的Y参数，接着按以下三个公式进行推导，得到双极型晶体管衬底电容Cjs和集电结电容Cjc在不同扫描电压下的电容值，以及发射结电容Cje在零偏压时的电容值；
所述三个公式如下，其中Imag为一个复数的虚部，Y11，Y12，Y21，Y22为二端口网络的四个Y参数，
2π*freq*Cje＝Imag((Y11+Y12)/2)，
2π*freq*Cjc＝-Imag((Y21+Y12)/2)，
2π*freq*Cjs＝Imag((Y21+Y22)/2)。
2.根据权利要求1所述的双极型晶体管结电容的提取方法，其特征在于，所述扫描电压为从-3V到+0.7V。
3.根据权利要求1所述的双极型晶体管结电容的提取方法，其特征在于，所述扫描电压为从-5V到+1V。
4.根据权利要求1所述的双极型晶体管结电容的提取方法，其特征在于，所述测试频率freq在100MHz到50GHz以内。
5.根据权利要求4所述的双极型晶体管结电容的提取方法，其特征在于，所述测试频率freq为100MHz、1GHz、10GHz、20GHz或50GHz。
CN 201010233622 2010-07-22 2010-07-22 双极型晶体管结电容的提取方法 Active CN102338828B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010233622 CN102338828B (zh) 2010-07-22 2010-07-22 双极型晶体管结电容的提取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010233622 CN102338828B (zh) 2010-07-22 2010-07-22 双极型晶体管结电容的提取方法

Publications (2)

Publication Number Publication Date
CN102338828A true CN102338828A (zh) 2012-02-01
CN102338828B CN102338828B (zh) 2013-09-11

Family

ID=45514662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010233622 Active CN102338828B (zh) 2010-07-22 2010-07-22 双极型晶体管结电容的提取方法

Country Status (1)

Country Link
CN (1) CN102338828B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101446606A (zh) * 2007-11-27 2009-06-03 上海华虹Nec电子有限公司 双极型晶体管结电容测试电路及测试方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101446606A (zh) * 2007-11-27 2009-06-03 上海华虹Nec电子有限公司 双极型晶体管结电容测试电路及测试方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
EDWARD M.CHERRY等: "声频功率放大器的反馈、灵敏度及稳定性", 《电声技术》 *
刘海文等: "GaInP/GaAs异质结双极晶体管小信号模型参数提取的新方法", 《物理学报》 *
池毓宋: "硅双极型晶体管的可缩放MEXTRAM模型及参数提取", 《微电子学》 *
金智等: "一种InP双异质结双极晶体管小信号物理模型及其提取方法", 《物理学报》 *

Also Published As

Publication number Publication date
CN102338828B (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
CN105158674B (zh) 利用寄生效应的硬件木马检测方法和系统
US7126359B2 (en) Device monitor for RF and DC measurement
CN104020407B (zh) 一种集成电路静电防护性能的测试方法
US9923101B2 (en) Semiconductor structure
CN101446606B (zh) 双极型晶体管结电容测试方法
CN208399596U (zh) 一种基于电荷的电容测量装置
CN102147434B (zh) 一种测试电感的方法
CN102338828B (zh) 双极型晶体管结电容的提取方法
CN102313862B (zh) 片上型四端口射频器件射频测试的去嵌方法
Pfeiffer et al. Equivalent circuit model extraction of flip-chip ball interconnects based on direct probing techniques
CN101173967A (zh) 微小电容测试电路及测试方法
CN209327519U (zh) 一种测试芯片及系统
CN102063515B (zh) 三端口射频器件射频参数测试方法
CN103197222B (zh) 晶体管漏电流的测试方法
CN104838587A (zh) 减少在放大器输入端的寄生不匹配的效应
CN104764923B (zh) 一种测量交流干扰幅度的方法
CN203909144U (zh) 一种测试结构
CN104952850A (zh) 一种射频测试结构及射频测试方法
CN107895089A (zh) 一种改进的集成电路mosfet晶体管测试结构参数提取技术
Kim et al. Contactless wafer-level TSV connectivity testing method using magnetic coupling
CN102540047A (zh) 一种测试覆盖率的评估方法
CN106814299A (zh) 一种数模混合芯片测试的抗干扰方法
CN102759697A (zh) Mos晶体管封装级测试方法以及mos晶体管制造方法
CN205880061U (zh) 具有多量程的微电容参比测量电路
CN104750922A (zh) Soi四端口网络及其模型拓扑结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.