CN102315350B - 半导体发光二极管及其制造方法 - Google Patents

半导体发光二极管及其制造方法 Download PDF

Info

Publication number
CN102315350B
CN102315350B CN201110183378.6A CN201110183378A CN102315350B CN 102315350 B CN102315350 B CN 102315350B CN 201110183378 A CN201110183378 A CN 201110183378A CN 102315350 B CN102315350 B CN 102315350B
Authority
CN
China
Prior art keywords
jog
semiconductor layer
conductive
protective layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110183378.6A
Other languages
English (en)
Other versions
CN102315350A (zh
Inventor
金起成
金起范
金台勋
申永澈
金荣善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102315350A publication Critical patent/CN102315350A/zh
Application granted granted Critical
Publication of CN102315350B publication Critical patent/CN102315350B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了半导体发光二极管及其制造方法。制造半导体发光二极管(LED)的方法包括：在具有凸起和凹陷的基板上形成发光结构，所述发光结构包括第一导电半导体层、活性层和第二导电半导体层；从发光结构去除基板，以暴露对应于凸起和凹陷的第一凹凸部；在第一凹凸部上形成保护层；去除保护层的一部分，以暴露第一凹凸部的凸部；以及在第一凹凸部的凸部上形成第二凹凸部。半导体发光二极管(LED)包括：包括第一导电型半导体层、活性层和第二导电型半导体层的发光结构；形成在发光结构上并在其凸部处具有第二凹凸部的第一凹凸部；以及填充第一凹凸部的凹部的保护层。

Description

半导体发光二极管及其制造方法
相关申请的交叉参考
本申请要求2010年7月1日在韩国知识产权局提交的韩国专利申请第10-2010-0063525号的优先权，其公开结合于此以供参考。
技术领域
本发明涉及半导体发光二极管及其制造方法，并且更具体地，涉及一种结晶性和外部光提取效率得到改善的半导体发光二极管及其制造方法。
背景技术
通常，发光二极管(LED)是一种用来传输通过使用化合物半导体的特性而将电能转换成红外线、可见光或光形式的能量而得到的信号的元件。LED产生一种电致发光，目前，使用III-V族化合物半导体的LED已经投入实际应用(或者已经商业化)。III族氮化物基化合物半导体是一种直接跃迁型半导体，并且由于与使用其他半导体的元件相比，其能够获得高温下的稳定运行，III族氮化物基化合物半导体通常应用于发光元件，例如LED、激光器二极管(LD)等。
III族氮化物基化合物半导体通常在由蓝宝石制成的基板上形成。然而，绝缘基板(例如蓝宝石基板)的使用极大地限制了电极的布置。即，在传统的氮化物半导体LED中，由于通常在水平方向上布置电极，电流变窄(narrow)。窄的电流增加了LED的工作电压Vf，降低了电流效率，并且因此LED易受静电放电的影响。因而，人们在致力于解决该问题的过程中，研究了电极布置在垂直方向上的半导体LED。
人们对具有这样的垂直电极结构的半导体LED进行了研究，以通过在LED的光提取区域上形成凸凹结构(prominence and a depressionstructure)来提高半导体LED的发光效率，即光提取效率。由于材料层各自具有不同的折射率，所以光通路被限制在材料层的界面中。在平滑界面的情况下，当光从具有大的折射率(n＞1)的半导体层进入具有小的折射率(n＝1)的空气层时，光必须以特定角度(阈值角度)以下的角度入射到该平滑界面。其原因在于，如果光以特定角度以上的角度入射，光将从平滑界面被完全地反射，从而严重地降低了光提取效率。因此，为了解决该问题，已尝试在该界面上引入凸凹结构的方法。
在界面上引入凸凹结构的方法之一为，在具有凸起和凹陷的蓝宝石基板上堆叠氮化物半导体层，并且将通过去除蓝宝石基板而暴露的凸起和凹陷表面用作光提取表面。然而，在该方法中，当在生长基板(例如蓝宝石基板)上形成半导体层时，由于基板和半导体层之间的晶体常数(crystalconstant)的差异而导致半导体层容易变得有缺陷，并且当通过湿蚀刻将另外的凸起和凹陷部分形成在具有已经形成在其上的凸起和凹陷图案的半导体层上时，蚀刻剂(或蚀刻溶液)等肯定会流到缺陷部分，从而降低了半导体层的质量并产生了缺陷产品。
发明内容
本发明的一方面提供了制造半导体发光二极管(LED)的方法以及通过形成双重图案而具有最大的提取外部光的效率的半导体LED，所述方法能够在形成凸起和凹陷表面的过程中，防止蚀刻剂泄露进半导体层的内部缺陷部分中，从而提高了半导体LED的质量。
根据本发明的一个方面，提供了一种制造半导体发光二极管(LED)的方法，包括：在具有凸起和凹陷的基板上形成发光结构，所述发光结构包括第一导电半导体层、活性层(active layer)和第二导电半导体层；从发光结构去除基板，以暴露对应于凸起和凹陷的第一凹凸部；在第一凹凸部上形成保护层；去除保护层的一部分，以暴露第一凹凸部的凸部；以及在第一凹凸部的凸部上形成第二凹凸部。
该方法可以进一步包括：在保护层的表面上涂覆光刻胶以平坦化该表面。
去除保护层的一部分可以为去除光刻胶和保护层的一部分，从而暴露第一凹凸部的凸部。
可以通过湿蚀刻来执行光刻胶和保护层的一部分的去除。
在去除保护层的一部分的过程中，只可暴露第一凹凸部的凸部。
第二凹凸部的图案尺寸可以小于第一凹凸部的图案尺寸。
可以通过化学机械抛光(CMP)、湿蚀刻和干蚀刻中的一种来执行保护层的一部分的去除。
可以通过湿蚀刻来执行第二凹凸部的形成。
可以通过使用KOH溶液来执行湿蚀刻。
该方法可以进一步包括：在形成第二凹凸部分之后，去除残留在第一凹凸部的凹部中的保护层。
可以通过使用HF溶液的湿蚀刻处理来执行残留在第一凹凸部的凹部中的保护层的去除。
可以通过激光剥离处理来执行基板的去除。
保护层可以包括氧化硅和氮化硅中的至少一种。
可以通过溅射和沉积处理中的至少一种来执行保护层的形成。
根据本发明的另一方面，提供了一种半导体发光二极管(LED)，包括：发光结构，该发光结构包括第一导电型半导体层、活性层和第二导电型半导体层；第一凹凸部，形成在发光结构上并在其凸部处具有第二凹凸部；以及保护层，填充第一凹凸部的凹部。
第一凹凸部可以形成在第一导电型半导体层和第二导电型半导体层中的至少其中之一的表面上。
保护层可以包括氮化硅和氧化硅中的至少一种。
第一凹凸部可以具有周期性的图案，而第二凹凸部可以具有非周期性的图案。
第二凹凸部图案的尺寸可以比第一凹凸部的图案尺寸小。
第一导电型半导体层和第二导电型半导体层可以分别为n和p型半导体层，并且第一凹凸部可以形成在n型半导体层上。
附图说明
根据以下结合附图的详细描述，可以更清楚地理解本发明的上述和其他的方面、特征和其他的优点，其中：
图1～图8是示出了根据本发明示例性实施方式的用于制造半导体发光二极管(LED)的方法示图；
图9是示意性地示出了根据本发明示例性实施方式的半导体LED的透视图；
图10是沿着图9的半导体LED的A-A’的侧截面图；以及
图11是根据本发明另一个示例性实施方式的半导体LED的侧截面图。
具体实施方式
现在将参考附图详细描述本发明的示例性实施方式。
然而，本发明可以以很多不同的方式来实施，并不应该被解释为限于这里所描述的实施方式。当然，提供了这些实施方式使得本发明更透彻和完整，并向本领域的技术人员充分地传达本发明的范围。在附图中，为清楚起见，放大了各形状和区域。在全文中，将使用相同的参考标号来表示相同或相似的部件。
图1～图8是示出了根据本发明示例性实施方式的用来制造半导体发光二极管(LED)的方法的示图。
如图1所示，准备具有形成在其表面上的凸起和凹陷结构的基板10。基板10可以由诸如蓝宝石、SiC、MgAl2O4、MgO、LiAlO2、LiGaO2、GaN等的材料制成。在这种情况下，蓝宝石(为具有六棱形R3c对称的晶体)在c轴和a轴方向上分别具有13.001和4.758的晶格常数，并且具有C(0001)、A(1120)和R(1102)面等。在这种情况下，C面允许氮化物薄膜从其上相对容易地生长，并且在高温下是稳定的，所以其主要被用作生长基板。为了降低生长基板10和形成在生长基板10上的氮化物半导体层的晶格缺陷，可以在生长基板10上形成缓冲层(未示出)。可以采用由氮化物等制成的非掺杂半导体层作为缓冲层，以降低生长在其上的发光结构的晶格缺陷。
可以通过使用光刻胶图案作为掩模选择性地蚀刻部分基板10，从而形成具有规则或不规则周期的凸起和凹陷图案来形成基板10的凸起和凹陷结构。具体地，在使用掩模蚀刻部分基板的过程中，可以采用使用BOE溶液作为蚀刻剂的湿蚀刻方法，或者可以采用RIE干蚀刻方法。在用来形成图案的湿蚀刻处理过程中，可使用盐酸(HCl)、硝酸(HNO3)、氢氟酸(HF)、氢氧化钾(KOH)、氢氧化钠(NaOH)、硫酸(H2SO4)、磷酸(H3PO4)和4H3PO4+4CH3COOH+HNO3+H2中的任何一种或其组合的任何一种混合溶液作为蚀刻剂。在这种情况下，蚀刻剂可被用在加热到100℃以上的状态中。同时，可以通过使用BCL3、Cl2、HBr和Ar的至少其中一种的蚀刻剂气体来实施干蚀刻，并且在蚀刻基板10的过程中，可以联合执行干蚀刻和湿蚀刻。
参考图2，可以在具有凸起和凹陷图案的基板10上形成包括第一导电型半导体层21、活性层22和第二导电型半导体层23的发光结构20。组成发光结构20的第一导电型半导体层21和第二导电型半导体层23可以分别n型半导体层和p型半导体层，并且分别由氮化物半导体形成。因此，在该示例性实施方式中，第一导电型半导体层和第二导电型半导体层可以被理解为分别表示n型半导体层和p型半导体层。第一导电型半导体层21和第二导电型半导体层23可以具有实验式AlxInyGa(1-x-y)N(其中：0≤x≤1，0≤y≤1，0≤x+y≤1)，并且由诸如GaN、AlGaN、InGaN等的材料制成。形成在第一导电型半导体层21和第二导电型半导体层23之间的活性层22可以根据电子和空穴的复合来发出具有一定能量的光，并且可以具有其中量子阱层和量子阻挡层(quantum barrier layer)交替堆叠的多量子阱(MQW)结构，例如，InGaN/GaN结构。同时，可以通过使用本领域已知的半导体层生长工艺(诸如MOCVD、MBE、HVPE等)形成第一导电型半导体层21和第二导电型半导体层23以及活性层22。
其后，如图3所示，可以去除具有凸起和凹陷图案的基板10。尽管未示出，可以将导电基板粘接至发光结构的上表面，具体地，粘接至第二导电型半导体层23的上表面，并且在粘接导电基板之后，可通过使用激光剥离处理等来去除生长基板10。导电基板(未示出)可以用作当执行剥离处理等以去除半导体生长基板10时支撑发光结构20的支撑体，并且可作为半导体基板材料(诸如Si、GaAs、InP、InAs等)、导电氧化物层(诸如ITO(氧化铟锡)、ZrB、ZnO等)及金属基板(诸如CuW、Mo、Au.Al、Au等)中的任何一种形成。在该示例性实施方式中，导电基板可以通过导电粘合层介质而粘接至发光结构20，在这种情况下，导电粘合层可以由诸如AuSn的共熔金属材料制成。此外，导电基板可通过电镀、无电喷镀、热蒸发(thermal evaporator)、电子束蒸发(e-beam evaporator)、溅射(sputter)、化学汽相淀积(CVD)等来形成。
在该示例性实施方式中，可以通过使用导电基板作为支撑体，经过诸如激光剥离、化学剥离等的处理来去除生长基板10，并且导电基板可以用作第二导电型半导体层23的电极。反射电极层(未示出)可以介于导电基板和第二导电半导体层23之间。反射电极层可以用来朝向发光结构20的上部部分(即，朝向第一导电型半导体层21)来反射从发光结构20的活性层发出的光。反射电极层可以与第一导电型半导体层21欧姆接触。考虑到该功能，反射电极层可以包括诸如Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au等的材料。
尽管未示出，但可以采用具有双层或多层结构的反射电极层，以提高其反射效率。例如，反射电极层可以形成为Ni/Ag、Zn/Ag、Ni/Al、Zn/Al、Pd/Ag、Pd/Al、Ir/Ag、Ir/Au、Pt/Ag、Pt/Al、Ni/Ag/Pt等。然而，然而反射电极层对该示例性实施方式并不是必需的，因此，也可以不包括该层。
在去除生长基板10和缓冲层(未示出)的步骤中，可以使用湿蚀刻方法、化学机械抛光和ICP/RIE干蚀刻方法中的至少一种方法，其中，湿蚀刻方法使用盐酸(HCl)、硝酸(HNO3)、氢氟酸(HF)、氢氧化钾(KOH)、氢氧化钠(NaOH)、硫酸(H2SO4)、磷酸(H3PO4)和4H3PO4+4CH3COOH+HNO3+H2中的任何一种或它们组合的任何一种混合溶液。可选地，湿蚀刻方法和干蚀刻方法可一起使用；湿蚀刻方法用于蚀刻生长基板，而干蚀刻方法用于蚀刻缓冲层。
图3示出了处于生长基板10已从其去除的状态的发光材料20。发光结构20包括具有第一凹凸部211的第一导电型半导体层21、活性层22以及第二导电型半导体层23。第一导电型半导体层21包括具有与基板10的凸起和凹陷图案啮合的形状的第一凹凸部211。第一凹凸部211包括凸部211a和凹部211b。
其后，如图4所示，可以形成保护层30。保护层30可以用来防止蚀刻剂渗透进第一导电型半导体层21的在后续的图案形成处理中产生晶体缺陷的部分(位错束(dislocation bundle))中，从而制造出高质量的半导体LED。当半导体层形成在诸如像该示例性实施方式中的蓝宝石基板的生长基板上时，由于基板和半导体层之间的晶体常数的差异，半导体层变得容易有缺陷。然后，当通过湿蚀刻等在具有凸起和凹陷图案的半导体层上形成另外的凸起和凹陷时，蚀刻剂等将会流进缺陷部分，而降低了半导体层的质量，从而导致了缺陷产品。然而，根据本发明的示例性实施方式，在具有第一凹凸部211的第一半导体层21上形成保护层30能够防止在另外的凸起和凹陷形成处理中蚀刻剂渗透通过第一半导体层21的缺陷区域。
保护层30可以由具有与GaN不同的物理特性的有机或无机化合物制成。具体地，可以通过本领域已知的溅射、沉积等处理由氧化硅(诸如SiO2)、氮化硅(诸如SiNx)、Al2O3、HfO、TiO2、ZrO、ZnO、氧化铟(包括Mg、Ag、Xn、Sc、Hf、Wr、Te、Se、Ta、W、Nb、Cu、Si、Ni、Co、Mo、Cr、Mn、Hg、Pr和La中的至少一种的添加剂)制成保护层30。
其后，如图5所示，可以在保护层30上涂覆光刻胶，从而形成光刻胶层40。参考图5，保护层30通过诸如沉积、溅射等的处理形成在第一导电型半导体层21上，与在第一导电型半导体层21上的第一凹凸部211相同的凸起和凹陷图案形成在保护层30的表面上。因此，为了平坦化保护层30的表面，可以在保护层30的表面上形成光刻胶层40。光刻胶层40具有其感光部分通过光照射不被显影剂溶解(负型)或被显影剂溶解(正型)的性质。光刻胶层40的任何组分(通常为有机聚合体)都可以由有机溶剂溶解。光刻胶层40可以由比保护层30的粘性弱的材料制成，因此，光刻胶层40填充形成在保护层30的表面上的凸起和凹陷的凹部，以提供平滑(或平坦化)的表面。
执行图5中所示的步骤，以在通过去除保护层30而暴露第一导电型半导体层21的一部分的处理中提供平滑表面，在这种情况下，当通过干蚀刻或化学机械抛光去除保护层30的一部分时，不需要涂光刻胶层40的步骤。因此，根据去除保护层30的处理的类型可以省略图5中所示的步骤。
然后，如图6所示，蚀刻光刻胶层40和保护层30的一部分，从而暴露第一导电型半导体层21的一部分。具体地，可以顺序蚀刻光刻胶层40和保护层30，直到暴露形成在第一导电型半导体层21上的第一凹凸部211的凸部211a时为止。当未形成光刻胶层40时，可以使用化学机械抛光(CMP)处理来平坦化保护层30的表面，而当蚀刻光刻胶层40形成在保护层30上且表面被平坦化时，可以使用本领域已知的蚀刻处理(诸如ICP-RIE等)来蚀刻光刻胶层40。
其后，如图7所示，在第一导电型半导体层21上形成的第一凹凸部211的暴露的凸部211a上形成第二凹凸部212。第二凹凸部212另外地形成在第一凹凸部211的凸部211a上，以增加第一导电型半导体层21的表面面积，从而提高提取外部光的效率。第一凹凸部211和第二凹凸部212可具有规则或不规则的图案。当第一凹凸部211具有规则周期性的图案，而第二凹凸部212具有不规则周期性的图案时，能够提高周期性的第一凹凸部211的光提取分布，而非周期性的第二凹凸部212是漫反射的，从而提高提取外部光的效率。第一凹凸部211和第二凹凸部212通过提高从发光结构20的活性层22产生的光子的漫射特性而用来有效地发射光子以将光子有效地发射到外部。在该示例性实施方式中，侧面具有三角形形状，但本发明并不限于此，侧面可以具有各种其他形状，例如半球形状、四边形形状、梯形形状等。
可以通过使用诸如KOH的蚀刻剂的湿蚀刻处理来在第一凹凸部211的凸部211a上形成第二凹凸部212。可以通过使用诸如KOH、H3PO4等的蚀刻剂来执行湿蚀刻处理，通过该处理，可以在第一凹凸部211的凸部上形成具有不规则周期性的第二凹凸部212。然而，在这种情况下，形成第二凹凸部212的处理并不限于湿蚀刻方法，而是可以使用利用ICP-RIE等的干蚀刻方法，或者可以联合执行湿蚀刻和干蚀刻。
在该示例性实施方式中，由于形成在第一导电型半导体层21上的第一凹凸部211和第二凹凸部212的存在，所以能够最大化提取外部光的效率。残留在第一凹凸部211的凹部211b内的保护层30由具有高透光率和折射率小于等于2.5的材料制成，以将从发光结构20的活性层22发射的光提取至外部，从而提高提取外部光的效率。
其后，如图8所示，通过使用诸如HF的蚀刻剂来湿蚀刻残留在第一凹凸部211的凹部211b中的保护层30，从而允许将第一凹凸部211和第二凹凸部212的表面完全暴露在空气中。然而，图8中示出的处理不是必需的；残留在第一凹凸部211的凹部211b中的保护层30可以留下，或者可以如图8所示被选择性地去除。
图9是示意性地示出了根据本发明示例性实施方式的半导体LED透视图。参考图9，根据本发明示例性实施方式的半导体LED包括形成在导电基板50上的包括活性层22的发光结构20、具有多个形成在发光结构20上的凸部211a的第一凹凸部211以及形成在多个凸部211a上的第二凹凸部212。发光结构20可以通过顺序堆叠第一导电型半导体层21、活性层22和第二导电型半导体层23来形成。
在该示例性实施方式中，组成发光结构20的第一导电型半导体层21和第二导电型半导体层23可以分别为n型半导体层和p型半导体层，并分别由氮化物半导体形成。因此，在该示例性实施方式中，第一导电型半导体层和第二型半导体层可以被理解为分别表示n型半导体层和p型半导体层。第一半导体层21和第二导电型半导体层23可以具有实验式AlxInyGa(1-x-y)N(其中：0≤x≤1，0≤y≤1，0≤x+y≤1)，并且例如可以由诸如GaN、AlGaN、InGaN等的材料制成。形成在第一导电型半导体层21和第二导电型半导体层23之间的活性层22根据电子和空穴的复合可以发出具有一定能量的光，并且可以具有其中量子阱层和量子阻挡层交替堆叠的多量子阱(MQW)结构，例如，InGaN/GaN结构。同时，可以通过使用本领域已知的半导体层生长处理(诸如MOCVD、MBE、HVPE等)来形成第一导电型半导体层21和第二导电型半导体层23以及活性层22。
导电基板50在执行剥离处理等以去除半导体生长基板(未示出)时可以用作支撑发光结构20的支撑体，并且可以由包括Au、Ni、Al、Cu、W、Si、Se、GaAs中的任意一种的材料制成。例如，可以通过在硅基板上掺杂铝(Al)来形成导电基板50。在该示例性实施方式中，导电基板可以通过导电粘合层(未示出)介质而粘接至发光结构，在这种情况下，导电粘合层可以由诸如AuSn的共熔金属材料制成。
具有多个凸部211a和凹部211b的第一凹凸部211可以形成在第一导电型半导体层21的表面上，并且具有周期性的或非周期性的图案。形成在第一导电型半导体层21表面上的第一凹凸部211可以通过对第一导电型半导体层21的表面执行蚀刻(诸如干蚀刻或湿蚀刻)而形成，或者可以形成在具有凸起和凹陷结构的生长基板上，并且生长基板被去除以形成与生长基板的凸起和凹陷结构啮合的凸起和凹陷结构。此外，形成在第一凹凸部211的凸部211a上的第二凹凸部212可以具有非周期性的图案，如上所述，可以通过湿蚀刻、干蚀刻或一起实施湿蚀刻和干蚀刻的处理来形成第二凹凸部212。第一凹凸部211和第二凹凸部212可以被形成为具有周期性或非周期性的图案，在这种情况下，当第一凹凸部分211具有周期性的图案而第二凹凸部分212具有非周期性的图案时，能够进一步提高光提取效率。
电连接至第一导电型半导体层21的第一导电型电极(未示出)可以形成在第一凹凸部211和第二凹凸部212上。第一导电型电极可以形成在第一凹凸部和第二凹凸部的任一部分上，但为了平均地分配电流，第一导电型电极可以形成在第一凹凸部211和第二凹凸部212的中心部分。此外，如果第一导电型电极形成在与第一凹凸部211和第二凹凸部212表面上的凸起和凹陷重叠的部分，则由于表面的凸起和凹陷，第一导电型电极的接触表面是粗糙的，从而降低了电学性能。即，可能出现通过第二导电型电极引入第一导电型半导体层21的电流的电阻增大的问题。因而，第一导电型电极形成在与凸起和凹陷图案不重叠的部分上。
保护层30形成在第一凹凸部211的凹部211b中，以防止在形成第二凹凸部212的过程中蚀刻剂或气体渗透进第一导电型半导体层21的部分(晶格位错束)中，并且由于第一导电型半导体层21和保护层30之间的折射率的差异，从而提高了提取外部光的效率。残留的保护层30可以由具有高透光率且折射率小于等于2.5的材料制成，以将从发光结构20的活性层22发射的光提取至外部，从而提高提取外部光的效率。
具体地，保护层30可用于防止蚀刻剂渗透进第一导电型半导体层21的在后续的另外的图案形成处理中产生晶体缺陷的部分(位错束)中。当通过湿蚀刻等在具有形成在其上的第一凹凸部211的半导体层上形成另外的凹凸部212时，蚀刻剂等将流进缺陷部分，而降低了半导体层的质量，从而产生了缺陷产品。然而，在第一凹凸部211上形成保护层30能够防止在另外的凸起和凹陷形成处理中蚀刻剂渗透通过第一半导体层21的缺陷区域。
保护层30可以包括具有与GaN不同的物理性质的有机或无机化合物。具体地，可以通过本领域已知的溅射、沉积等处理由氧化硅(诸如SiO2)、氮化硅(诸如SiNx)、Al2O3、HfO、TiO2、ZrO、ZnO、氧化铟(包括Mg、Ag、Xn、Sc、Hf、Wr、Te、Se、Ta、W、Nb、Cu、Si、Ni、Co、Mo、Cr、Mn、Hg、Pr和La中的至少一种的添加剂)来制成保护层30。
图10是沿着图9的半导体LED的A-A’线的侧截面图。根据该示例性实施方式的半导体LED 100包括导电基板50和发光结构20，发光结构包括顺序形成在导电基板50上的第二导体型半导体层23、活性层22和第一导电型半导体层21。第一导电型半导体层21包括具有多个形成在其上的凸部211a和凹部211b的第一凹凸部211和形成在第一凹凸部211的凸部211a上的第二凹凸部212。在该示例性实施方式中，从发光结构20的活性层22发射的光穿过周期性的第一凹凸部211和非周期性的第二凹凸部212，从而提高了提取外部光的效率。
图11是根据本发明另一个示例性实施方式的半导体LED的侧截面图。在该示例性实施方式中，与图10中示出的示例性实施方式不同，去除了填充第一凹凸部211的凹部211b的保护层30，而获得了第一凹凸部211和第二凹凸部212均暴露在空气中的结构。可以通过使用HF、蚀刻剂等来去除第一凹凸部211的凹部211b内的保护层30。
如上所述，根据本发明的示例性实施方式，在形成表面凸起和凹陷的处理中，防止了蚀刻剂渗漏进半导体层内的缺陷部分中，从而提高了半导体LED的质量。另外，由于形成了双重图案，所以能够提高半导体LED的提取外部光的效率。
尽管已结合示例性实施方式示出和描述了本发明，但对本领域技术人员显而易见的是，在不脱离由所附权利要求所限定的本发明的精神和范围内，可以进行各种变形和修改。

Claims (18)

1.一种制造半导体发光二极管（LED）的方法，所述方法包括：
在具有凸起和凹陷的基板上形成发光结构，所述发光结构包括第一导电半导体层、活性层和第二导电半导体层；
从所述发光结构去除所述基板，以暴露对应于所述凸起和凹陷的第一凹凸部；
在所述第一凹凸部上形成保护层；
去除所述保护层的一部分，以暴露所述第一凹凸部的凸部；以及
在所述第一凹凸部的所述凸部上形成第二凹凸部，
其中，所述第二凹凸部的图案的尺寸小于所述第一凹凸部的图案尺寸。
2.根据权利要求1所述的方法，进一步包括：
在所述保护层的表面上涂覆光刻胶，以平坦化所述表面。
3.根据权利要求2所述的方法，其中，所述去除所述保护层的一部分为去除所述保护层的一部分和所述光刻胶，以暴露所述第一凹凸部的所述凸部。
4.根据权利要求2所述的方法，其中，通过湿法蚀刻执行所述去除所述保护层的一部分和所述光刻胶。
5.根据权利要求1所述的方法，其中，在所述去除所述保护层的一部分中，仅暴露所述第一凹凸部的所述凸部。
6.根据权利要求1所述的方法，其中，通过化学机械抛光（CMP）、湿法蚀刻和干法蚀刻其中之一来执行所述去除所述保护层的一部分。
7.根据权利要求1所述的方法，其中，通过湿法蚀刻来执行所述第二凹凸部的形成。
8.根据权利要求7所述的方法，其中，通过使用KOH溶液来执行所述湿法蚀刻。
9.根据权利要求1所述的方法，进一步包括：在形成所述第二凹凸部之后，去除残留在所述第一凹凸部的凹部中的所述保护层。
10.根据权利要求9所述的方法，其中，通过使用HF溶液的湿法蚀刻处理来执行所述去除残留在所述第一凹凸部的凹部中的所述保护层。
11.根据权利要求1所述的方法，其中，通过激光剥离处理来执行所述去除所述基板。
12.根据权利要求1所述的方法，其中，所述保护层包含氧化硅和氮化硅中的至少一种。
13.根据权利要求1所述的方法，其中，通过溅射和沉积处理中的至少一种来执行所述保护层的形成。
14.一种半导体发光二极管（LED），包括：
发光结构，包括第一导电型半导体层、活性层和第二导电型半导体层；
第一凹凸部，形成在所述发光结构上，并在其凸部处具有第二凹凸部，其中，所述第二凹凸部的图案的尺寸小于所述第一凹凸部的图案尺寸；以及
保护层，填充所述第一凹凸部的凹部。
15.根据权利要求14所述的半导体LED，其中，所述第一凹凸部形成在所述第一导电型半导体层和第二导电型半导体层中的至少其中之一的表面上。
16.根据权利要求14所述的半导体LED，其中，所述保护层包含氮化硅和氧化硅中的至少一种。
17.根据权利要求14所述的半导体LED，其中，所述第一凹凸部具有周期性的图案，而所述第二凹凸部具有非周期性的图案。
18.根据权利要求14所述的半导体LED，其中，所述第一导电型半导体层和所述第二导电型半导体层分别为n型半导体层和p型半导体层，并且所述第一凹凸部形成在所述n型半导体层上。
CN201110183378.6A 2010-07-01 2011-06-30 半导体发光二极管及其制造方法 Active CN102315350B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100063525A KR101671793B1 (ko) 2010-07-01 2010-07-01 반도체 발광소자 및 그 제조방법
KR10-2010-0063525 2010-07-01

Publications (2)

Publication Number Publication Date
CN102315350A CN102315350A (zh) 2012-01-11
CN102315350B true CN102315350B (zh) 2014-07-23

Family

ID=44584996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110183378.6A Active CN102315350B (zh) 2010-07-01 2011-06-30 半导体发光二极管及其制造方法

Country Status (5)

Country Link
US (1) US8455282B2 (zh)
EP (1) EP2403022B1 (zh)
KR (1) KR101671793B1 (zh)
CN (1) CN102315350B (zh)
TW (1) TWI412158B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752060A (ja) * 1993-08-13 1995-02-28 Matsushita Electric Works Ltd インパクトレンチ
KR101842586B1 (ko) * 2011-04-05 2018-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101873476B1 (ko) 2011-04-11 2018-07-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
TWI470829B (zh) * 2011-04-27 2015-01-21 Sino American Silicon Prod Inc 磊晶基板的製作方法、發光二極體，及其製作方法
KR102022659B1 (ko) * 2012-02-20 2019-11-04 서울바이오시스 주식회사 고효율 발광 다이오드 및 그것을 제조하는 방법
CN104221170B (zh) * 2012-03-19 2017-02-22 首尔伟傲世有限公司 用于分离外延层与生长基板的方法及使用其的半导体器件
CN103474535B (zh) * 2012-06-07 2016-12-14 清华大学 发光二极管
CN103474543B (zh) * 2012-06-07 2016-06-08 清华大学 发光二极管
CN103474545B (zh) * 2012-06-07 2016-06-08 清华大学 发光二极管
CN103474549B (zh) * 2012-06-07 2016-12-14 清华大学 半导体结构
CN103474522B (zh) * 2012-06-07 2016-04-13 清华大学 发光二极管的制备方法
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
WO2014061906A1 (ko) * 2012-10-15 2014-04-24 서울바이오시스 주식회사 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
KR102036110B1 (ko) * 2013-02-22 2019-10-24 엘지전자 주식회사 성장 기판, 질화물 반도체 소자 및 그 제조 방법
JP6248786B2 (ja) * 2014-04-25 2017-12-20 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
CN104218134B (zh) * 2014-09-15 2017-02-15 映瑞光电科技(上海)有限公司 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法
CN104766912A (zh) * 2015-03-30 2015-07-08 映瑞光电科技(上海)有限公司 垂直结构led芯片及其制造方法
CN104966789A (zh) * 2015-06-30 2015-10-07 深圳市华星光电技术有限公司 一种电荷连接层及其制造方法、叠层oled器件
US9558943B1 (en) * 2015-07-13 2017-01-31 Globalfoundries Inc. Stress relaxed buffer layer on textured silicon surface
JP7028547B2 (ja) * 2016-06-20 2022-03-02 株式会社アドバンテスト 化合物半導体装置の製造方法
KR102423192B1 (ko) * 2017-09-06 2022-07-21 삼성디스플레이 주식회사 폴딩 가능한 디스플레이 장치 및 그 제조방법
DE102018107615A1 (de) * 2017-09-06 2019-03-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US10879420B2 (en) 2018-07-09 2020-12-29 University Of Iowa Research Foundation Cascaded superlattice LED system
DE102019212944A1 (de) * 2019-08-28 2021-03-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement, vorrichtung mit einem halbleiterbauelement und verfahren zur herstellung von halbleiterbauelementen
CN116885069B (zh) * 2023-09-05 2023-12-19 至芯半导体(杭州)有限公司 光提取层、紫外led外延结构及其制备方法和应用

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461471C (zh) * 2004-11-11 2009-02-11 晶元光电股份有限公司 高亮度的发光元件及其制造方法
KR100631981B1 (ko) * 2005-04-07 2006-10-11 삼성전기주식회사 수직구조 ３족 질화물 발광 소자 및 그 제조 방법
KR100610639B1 (ko) * 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR100816841B1 (ko) 2006-08-14 2008-03-26 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
EP2234182B1 (en) * 2007-12-28 2016-11-09 Nichia Corporation Semiconductor light emitting element and method for manufacturing the same
KR101020363B1 (ko) 2008-12-03 2011-03-08 엘에스산전 주식회사 기판 모듈 및 기판의 위치 고정 방법

Also Published As

Publication number Publication date
TWI412158B (zh) 2013-10-11
TW201210067A (en) 2012-03-01
KR101671793B1 (ko) 2016-11-04
US8455282B2 (en) 2013-06-04
CN102315350A (zh) 2012-01-11
EP2403022A2 (en) 2012-01-04
EP2403022B1 (en) 2016-08-17
KR20120002822A (ko) 2012-01-09
US20120001152A1 (en) 2012-01-05
EP2403022A3 (en) 2015-03-11

Similar Documents

Publication Publication Date Title
CN102315350B (zh) 半导体发光二极管及其制造方法
US9024331B2 (en) Substrate, template substrate, semiconductor light emitting element, semiconductor light emitting element producing method, illumination device using semiconductor light emitting element and electronic device
US8076686B2 (en) Light emitting diode and manufacturing method thereof
JP4699258B2 (ja) フリップチップ発光ダイオード及びその製造方法
US20190103515A1 (en) Light-emitting device and manufacturing method thereof
TWI434433B (zh) 形成發光二極體裝置的方法
US9172000B2 (en) Semiconductor light emitting device and method of manufacturing the same
US9514926B2 (en) Substrate recycling method
JP2008172040A (ja) 半導体発光素子、半導体発光素子の製造方法、バックライト、ディスプレイおよび電子機器
US8455276B2 (en) Light emitting element and a production method therefor
US20070096123A1 (en) Nitride semiconductor light-emitting element and manufacturing method thereof
CN105144415A (zh) 氮化物半导体发光器件及其制造方法
US8574935B2 (en) Manufacturing method of solid state light emitting element
JP2011096881A (ja) 半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器
KR100661717B1 (ko) 알루미늄 버퍼층을 이용한 발광 다이오드 제조방법
US8355420B2 (en) Light-emitting device and manufacturing method therof
KR101518858B1 (ko) 반도체 발광소자 및 그 제조방법
JP5573138B2 (ja) 半導体発光素子の製造方法
JP2003188142A (ja) 半導体素子の製造方法及び半導体素子
KR101140138B1 (ko) 수직형 발광 다이오드의 제조 방법
KR20120010351A (ko) 반도체 발광소자의 제조방법
CN116583954A (zh) 基板结构及其制备方法、发光器件及其制备方法
JP2007208048A (ja) 発光素子およびその製造方法
JP2012216663A (ja) ＧａＮ系ＬＥＤの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: SAMSUNG LED CO., LTD.

Effective date: 20121010

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121010

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Electronics Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung LED Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant