CN102290406A

CN102290406A - 具有测试垫的发光二极管封装及其测试方法

Info

Publication number: CN102290406A
Application number: CN2010102028643A
Authority: CN
Inventors: 陈宜玮; 潘诗桦
Original assignee: Everlight Yi Guang Technology Shanghai Co ltd; Everlight Electronics Co Ltd
Current assignee: Everlight Yi Guang Technology Shanghai Co ltd; Everlight Electronics Co Ltd
Priority date: 2010-06-18
Filing date: 2010-06-18
Publication date: 2011-12-21

Abstract

本发明是一种具有测试垫的发光二极管封装及其测试方法。该测试方法包含：提供测试基板，基板包含有第一基板、设置于其上表面的外框，以及设置于外框上的第二基板，第一、二基板及外框形成一密闭空间，且外框及第二基板暴露出部分的上表面；第一至N焊垫设置于上表面且位于密闭空间之内，第一至N-1芯片的第一电极分别被固定至第一至N-1焊垫，第一至N-1芯片的第二电极分别被打线连接至第二至N焊垫，第一至N测试垫，设置于被暴露出来的上表面，第一至N测试垫分别电连接于第一至N焊垫；提供一电源，利用二电连接至电源的测试探针分别电连接于第N-1及N测试垫，以测量第N-1芯片的电性。

Description

具有测试垫的发光二极管封装及其测试方法

技术领域

本发明是有关于一种串联发光二极管测试方法及测试基板。

背景技术

随着半导体技术的进步，发光二极管(light-emitting diode，LED)所能达到的功率越来越大，并且所发出的光强度越来越高。除此之外，发光二极管还具有省电、使用寿命长、环保、启动快速、体积小…等优点。因此，发光二极管已被广泛地应用于照明设备、交通号志、显示器、光学鼠标…等产品，同时更有逐渐取代传统荧光灯管的趋势。

然而，在发光二极管逐渐取代其它照明元件，市场占有率逐渐变大的同时，却在品管的部份浮现了新的问题。请参考图1，图1为现有技术中测试多晶串联电路时所使用的一测试基板10的示意图。如图1所示，现有测试方法是利用一测试基板10，测试基板10包含一陶瓷基板12、一用低温共烧陶瓷技术(LTCC)制作的外框14及一玻璃基板(未显示)。在陶瓷基板12的上表面，设置有多个焊垫16a、16b、16c、16d、16e、16f、16g，以供容置发光二极管芯片18a、18b、18c、18d、18e、18f之用，各发光二极管芯片18a、18b、18c、18d、18e、18f之间通过打线而互相串联。焊垫16的材料是导电材料，且焊垫16a、16b、16c、16d、16e、16f、16g在制作时，形状并非全然为四方形，而是将大多数做成以狭长部位连接的两个四方形。

在串接发光二极管芯片18a、18b、18c、18d、18e、18f时，通常是将发光二极管芯片18a、18b、18c、18d、18e、18f的正极固定至焊垫16a、16b、16c、16d、16e、16f、16g，使正极的导电材料与焊垫16a、16b、16c、16d、16e、16f的材料互熔，再将负极打线连接至焊垫16b、16c、16d、16e、16f、16g。而负极的数量依照芯片的功率，并不限定为一个，图中是以两个为例。此时，由于发光二极管芯片18a的正极电连接至焊垫16a，发光二极管芯片18a的负极经由金线22a电连接至焊垫16b，焊垫16b又电连接至发光二极管芯片18b的正极，发光二极管芯片18b的负极再经由金线22b电连接至焊垫16c，便将发光二极管芯片18a、18b串联在一起。同理，发光二极管芯片18c、18d、18e、18f也是经由焊垫16c、16d、16e、16f、16g及金线22c、22d、22e、22f而互相串联在一起，最后形成一个由发光二极管芯片18a、18b、18c、18d、18e、18f串联起来的多晶串联电路30，图2为利用图1的配置方式的多晶串联电路30的等效电路图。

由于上述多晶串联电路30中所有的发光二极管芯片18a、18b、18c、18d、18e、18f都已经串联在一起，因此唯一的测试方法就是直接测量头尾两端，通常的作法是将整个多晶串联电路30的正极(与焊垫16a等电位)以及负极(与焊垫16g等电位)拉至测试基板10的下表面(未显示)，以方便测量。但如此一来，即使测量出来的数据没有问题，也因为无法直接测试单颗芯片而不能确定个别芯片的实际状况。对应用端的客户而言，不仅没有保障，也容易造成他们的品质问题。

现有技术中亦有利用测试设备来做测试，然而，这样的作法还是有其缺点及限制。因为，在实施这样的测试时，必需先将设备的各针脚(Pin)分别与设于测试基板背面的各芯片的正、负电极相接触，然后再将从设备延伸出的各电源线的一端的电源插头依需要插至测试设备电源的正、负极，以供电至各针脚执行测试。当多颗芯片设置于一测试基板之内时，因为测试基板背面的芯片正、负电极面积相对较小，针脚与它们之间的固定及接触相对困难，且遇有串联状况时，通常作法是仍供应头尾两芯片独立电源，再利用中间芯片的电源线互相串接，利用各电源线的搭接以造成多颗芯片的等效串联，不仅需准备两个以上独立电源，操作上也并不便利。

因此，如何能发展出一种测试方法及搭配的测试装置，不仅可以在多晶串联电路中任意测试个别芯片，实时反映出问题来，在操作上又简易快速，同时也不需要频繁的切换开关及复杂的电路设计，便成了一个非常重要的课题。

发明内容

本发明的目的是提供一种测试方法，适于测试具有测试垫的发光二极管封装，可任意测试多晶串联电路中的个别芯片。

本发明提供一种具有测试垫的发光二极管封装，可快速测试多晶串联电路中的个别芯片。

根据本发明一一方面，提出一种具有测试垫的发光二极管封装，其包含一第一基板、一外框以及一第二基板。外框设置于第一基板的一上表面，第二基板设置于外框之上，与第一基板以及外框形成一密闭空间，且外框以及第二基板暴露出部分的上表面。测试基板另包含一第一至第N焊垫、一第一至第N-1芯片以及一第一至第N测试垫。第一至第N焊垫设置于上表面且位于密闭空间之内，第一至第N-1芯片的至少一第一电极分别被固定至第一至第N-1焊垫，第一至第N-1芯片的至少一第二电极分别被打线连接至第二至第N焊垫，第一至第N测试垫设置于被暴露出来的上表面，且第一至第N测试垫分别电连接于第一至第N焊垫。

在本发明的一实施例中，第一基板包含一陶瓷基板或是一硅基板。

在本发明的一实施例中，外框是一利用低温共烧陶瓷技术(LTCC)制作的外框。

在本发明的一实施例中，芯片是一发光二极管芯片。

在本发明的一实施例中，第二基板是一玻璃基板。

在本发明的一实施例中，第一电极是正极，第二电极是负极。

在本发明的一实施例中，第一电极是负极，该第二电极是正极。

根据本发明另一方面，提出一种具有测试垫的发光二极管封装，其包含一基板以及一透镜。透镜设置于基板之上，与基板形成一密闭空间，且透镜暴露出部分的基板。测试基板另包含一第一至第N焊垫、一第一至第N-1芯片以及一第一至第N测试垫。第一至第N焊垫设置于基板之上且位于密闭空间之内，第一至第N-1芯片的至少一第一电极分别被固定至第一至第N-1焊垫，第一至第N-1芯片的至少一第二电极分别被打线连接至第二至第N焊垫，第一至第N测试垫设置于被暴露出来的基板之上，且第一至第N测试垫分别电连接于第一至第N焊垫。

在本发明的一实施例中，基板包含一陶瓷基板或是一硅基板。

在本发明的一实施例中，测试基板另包含一外框，设置于基板与透镜之间。

在本发明的一实施例中，透镜包含一ㄇ形透镜或是一碗形透镜。

在本发明的一实施例中，芯片是一发光二极管芯片。

根据本发明又一方面，提出一种测试方法，适于测试具有测试垫的发光二极管封装，其包含提供一测试基板，测试基板包含有一第一基板、一外框以及一第二基板。外框设置于第一基板的一上表面，第二基板设置于外框之上，与第一基板以及外框形成一密闭空间，且外框以及第二基板暴露出部分的上表面。测试基板另包含一第一至第N焊垫、一第一至第N-1芯片以及一第一至第N测试垫。第一至第N焊垫设置于上表面且位于密闭空间之内，第一至第N-1芯片的至少一第一电极分别被固定至第一至第N-1焊垫，第一至第N-1芯片的至少一第二电极分别被打线连接至第二至第N焊垫，第一至第N测试垫设置于被暴露出来的上表面，且第一至第N测试垫分别电连接于第一至第N焊垫。测试多晶串联电路的方法另包含提供一电源，以及利用二电连接至电源的测试探针分别电连接于第N-1测试垫及第N测试垫，以测量第N-1芯片的电性。

在本发明的一实施例中，芯片是一发光二极管芯片。

根据本发明再一方面，提出一种测试方法，适于测试具有测试垫的发光二极管封装，其包含提供一测试基板，测试基板含有一基板以及一透镜。透镜设置于基板之上，与基板形成一密闭空间，且透镜暴露出部分的基板。测试基板另包含一第一至第N焊垫、一第一至第N-1芯片以及一第一至第N测试垫。第一至第N焊垫设置于基板之上且位于密闭空间之内，第一至第N-1芯片的至少一第一电极分别被固定至第一至第N-1焊垫，第一至第N-1芯片的至少一第二电极分别被打线连接至第二至第N焊垫，第一至第N测试垫设置于被暴露出来的基板之上，且第一至第N测试垫分别电连接于第一至第N焊垫。测试多晶串联电路的方法另包含提供一电源，以及利用二电连接至电源的测试探针分别电连接于第N-1测试垫及第N测试垫，以测量第N-1芯片的电性。

在本发明的一实施例中，芯片是一发光二极管芯片。

本发明的有益技术效果是：不必在元件尺寸日益缩小的情况下，还要勉强设计设备的各针脚，使其与测试基板背面的各个芯片的正、负电极能妥善接触。同时因为不必要进行电源线的相互搭接才能造成多颗芯片的等效串联，只需要准备单个独立电源，操作上方便省时，又不必担心因为搭接所产生的不预期短路情形。此外，本发明方法可以在多晶串联电路中任意测试个别芯片，实时反映出个别问题，并且也不需要频繁的切换开关及复杂的电路设计。

附图说明

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下，其中：

图1为现有技术中测试多晶串联电路时所使用的一测试基板的示意图。

图2为利用图1的配置方式的多晶串联电路的等效电路图。

图3为本发明的一实施例中一测试基板的俯视图。

图4为利用图3的配置方式的多晶串联电路的等效电路图。

图5为图3的测试基板的背面示意图。

图6为图3的测试基板沿6-6’剖线的剖面示意图。

图7为本发明另一实施例中一测试基板的剖面示意图。

图8为本发明再一实施例中一测试基板的剖面示意图。

具体实施方式

请参考图3，图3为本发明的一实施例中一测试基板100的俯视图。如图3所示，测试基板100包含一陶瓷基板102、一用低温共烧陶瓷技术(LTCC)制作的外框104及一玻璃基板(未显示)。在陶瓷基板102的上表面103，设置有多个焊垫106a、106b、106c、106d、106e，以供容置发光二极管芯片108a、108b、108c、108d之用，在陶瓷基板102的上表面103，另设置有多个测试垫112a、112b、112c、112d、112e，以供点测之用，而各发光二极管芯片108a、108b、108c、108d之间系通过打线而互相串联。

焊垫106a、106b、106c、106d、106e的材料是导电材料，且焊垫106a、106b、106c、106d、106e在制作时，形状并非全然为四方形，而是将大多数做成以狭长部位连接的两个四方形。测试垫112a、112b、112c、112d、112e分别电连接至焊垫106a、106b、106c、106d、106e，所以相对应的两者应具有相同的电位。事实上，焊垫106a、106b、106c、106d、106e及测试垫112a、112b、112c、112d、112e可为相同的材料，并以相同的工艺所形成，例如：利用钢板涂布后再烧结，或是镀金属材之后再蚀刻，而镀的种类可以包含电镀、无电镀、溅镀、化学气相沉积、物理气相沉积等。

在串联发光二极管芯片108a、108b、108c、108d时，通常是将发光二极管芯片108a、108b、108c、108d的正极固定至焊垫106a、106b、106c、106d，再将负极打线电连接至焊垫106b、106c、106d、106e。而负极的数量依照芯片的功率，并不限定为一个，图3中是以两个为例。此时，由于发光二极管芯片108a的正极电连接至焊垫106a，发光二极管芯片108a的负极通过金线114a电连接至焊垫106b，焊垫106b又电连接至发光二极管芯片108b的正极，发光二极管芯片108b的负极再通过金线114b电连接至焊垫106c，便将发光二极管芯片108a、108b串联在一起。同理，发光二极管芯片108c、108d也是通过焊垫106c、106d、106e及金线114c、114d而互相串联在一起，最后形成一个由发光二极管芯片108a、108b、108c、108d串联起来的多晶串联电路130，图4为利用图3的配置方式的多晶串联电路130的等效电路图。但是与现有技术不同的是，由于测试垫112a、112b、112c、112d、112e是分别电连接至焊垫106a、106b、106c、106d、106e，所以测试垫112a是与发光二极管芯片108a的正极等电位，在等效电路图上是以节点A来表示；测试垫112b是与发光二极管芯片108a的负极及发光二极管芯片108b的正极等电位，在等效电路图上是以节点B来表示；测试垫112c是与发光二极管芯片108b的负极及发光二极管芯片108c的正极等电位，在等效电路图上是以节点C来表示；测试垫112d是与发光二极管芯片108c的负极与发光二极管芯片108d的正极等电位，在等效电路图上是以节点D来表示；测试垫112e是与发光二极管芯片108d的负极等电位，在等效电路图上是以节点E来表示。请参考图5，图5为图3的测试基板100的背面示意图。整个多晶串联电路130的正极(与节点A等电位)被拉至测试基板100的一下表面132的正电极134，负极(与节点B等电位)被拉至下表面132的负电极136，下表面132上另设置有一导热层138，用以将发光二极管芯片108a、108b、108c、108d所发出的热导出。

因此，当测试时，只要将探针142点在测试垫112a、112b之上，就可以直接测试发光二极管芯片108a的电气特性。同理，若要测试发光二极管芯片108b，就只要将探针142点在测试垫112b、112c之上；若要测试发光二极管芯片108c，就只要将探针142点在测试垫112c、112d之上；若要测试发光二极管芯片108d，就只要将探针142点在测试垫112d、112e之上。而此处的电气特性，除了正向电压(V_F)、正向电流之外(I_F)，尚包含逆向电压(V_R)、逆向电流(I_R)，完全视加在各测试垫112a、112b、112c、112d、112e上的电压极性而定。当然，如果想要测试整个多晶串联电路130的电气特性，也可以直接将探针142点在测试垫112a、112e，或是将探针142点在下表面132的正电极134与负电极136，所得到的结果也会与现有测试方式相同。

请参考图6，图6为图3的测试基板100沿6-6’剖线的剖面示意图。如图6所示，陶瓷基板102位于最下方，用低温共烧陶瓷技术制作的外框104设置于陶瓷基板102之上，而玻璃基板144覆盖于外框104之上，以将发光二极管芯片(未显示)封闭在密闭的空间内，进而保护其不受环境因素的伤害。请一并参考图3，外框104并非围绕整个陶瓷基板102的周边，玻璃基板144的覆盖范围也未超过外框104，使陶瓷基板102上表面103的部份边缘被暴露出来。而被暴露出来的部分，正好用以设置有多个测试垫112a、112b、112c、112d、112e，以方便点测之用。

本发明方法是利用元件上的布局方式，来达到简便测试的目的。换言之，只要测试基板100的布局完成，并依照布局来制作出测试基板100，就可以随时测试个别芯片或是整串芯片。与传统方法中，需要精密设计测试针脚以与测试基板背面各芯片的正、负电极兼容相较，可说是简单很多。同时，本发明方法不需要利用测试设备端的电线搭接，或是特别的电路设计就能运作，与现有技术的概念完全不同。不仅可以免除繁复的电路设计，也不需要在测试过程中重复操作切换开关。另外，本发明测试方法是直接点测于靠近芯片正、负极的节点，可以很直接及真实地反映出个别芯片电性不良的情形，进而快速锁定可能造成不良的缺陷种类，以期迅速解决品质问题。并且本发明方法无需考虑因做换线、搭接等动作，所产生的不预期的短路问题，而当短路发生时，无疑地将造成测试结果的不正确，进而影响产线的运作。

然而，上述所揭露的实施例并非唯一的实施方式，事实上，任何设计，只要能让发光二极管芯片108a、108b、108c、108d被容置在焊垫106a、106b、106c、106d、106e上，并顺利打线串联，之后再利用陶瓷基板102上表面103所暴露出来的边缘部份，将图4中A、B、C、D、E节点的电位拉到测试垫112a、112b、112c、112d、112e上，都在本发明的范围之内。焊垫106a、106b、106c、106d、106e的形状、排列秩序及排列方式可以有各种变化，测试垫112a、112b、112c、112d、112e的形状、排列秩序及排列方式也可以有各种变化，只要在布局及工艺上做得到的，都可以达到本发明的目的。此外，本发明方法并不限于将发光二极管芯片108a、108b、108c、108d的正极固定至焊垫106a、106b、106c、106d，再将负极打线电连接至焊垫106b、106c、106d、106e，制作上亦有可能是将负极固定至焊垫，再将正极打线连接至焊垫以形成等效串联，同理，于此情形中正极的数量依照芯片的功率，并不限定为一个。除此之外，陶瓷基板102亦可被其它材质的基板置换，例如硅基板。

请参考图7，图7为本发明另一实施例中一测试基板200的剖面示意图。如图7所示，测试基板200包含有一基板202以及一透镜206，透镜206设置于基板202的一上表面203，且透镜206与基板202形成一密闭空间，以将发光二极管芯片(未显示)封闭在密闭的空间内，进而保护其不受环境因素的伤害。基板202包含有一陶瓷基板或是一硅基板，于图7中透镜206是一ㄇ型透镜，但事实上，透镜206可能为各种形状。请参考图8，图8为本发明再一实施例中一测试基板300的剖面示意图。如图8所示，测试基板300包含有一基板302、一外框304以及一透镜306，外框304设置于基板302的一上表面303，透镜306系设置于外框304之上，并藉此与基板302形成一密闭空间，以将发光二极管芯片(未显示)封闭在密闭的空间内，进而保护其不受环境因素的伤害。基板302包含有一陶瓷基板或是一硅基板，于图8中透镜306是一碗型透镜，但事实上，透镜306可能为各种形状。

综上所述，在本发明的实施例的测试方法及测试基板中，不必在元件尺寸日益缩小的情况下，还要勉强设计设备的各针脚，使其与测试基板背面的各个芯片的正、负电极妥善接触。同时因为不必要进行电源线的相互搭接才能造成多颗芯片的等效串联，只需要准备单个独立电源，操作上方便省时，又不必担心因为搭接所产生的不预期短路情形。此外，本发明方法可以在多晶串联电路中任意测试个别芯片，实时反映出个别问题，并且也不需要频繁的切换开关及复杂的电路设计。

虽然本发明已以实施例揭露如上，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作出种种等同的改变或替换，故本发明的保护范围当视后附的本申请权利要求范围所界定的为准。

Claims

1.一种具有测试垫的发光二极管封装，其特征在于，包含：

一第一基板；

一外框，设置于该第一基板的一上表面；

一第二基板，设置于该外框之上，与该第一基板以及该外框形成一密闭空间，且该外框以及该第二基板暴露出部分的该上表面；

一第一至第N焊垫，设置于该上表面且位于该密闭空间之内；

一第一至第N-1芯片，该第一至该第N-1芯片的至少一第一电极分别被固定至该第一至该第N-1焊垫，该第一至该第N-1芯片的至少一第二电极分别被打线连接至该第二至该第N焊垫；以及

一第一至第N测试垫，设置于被暴露出来的该上表面，该第一至第N测试垫分别电连接于该第一至第N焊垫。

2.根据权利要求1所述的具有测试垫的发光二极管封装，其特征在于，该第一基板包含一陶瓷基板或一硅基板。

3.根据权利要求1所述的具有测试垫的发光二极管封装，其特征在于，该外框是一利用低温共烧陶瓷技术制作的外框。

4.根据权利要求1所述的具有测试垫的发光二极管封装，其特征在于，该芯片是一发光二极管芯片。

5.根据权利要求1所述的具有测试垫的发光二极管封装，其特征在于，该第二基板是一玻璃基板。

6.根据权利要求1所述的具有测试垫的发光二极管封装，其特征在于，该第一电极是正极，该第二电极是负极。

7.根据权利要求1所述的具有测试垫的发光二极管封装，其特征在于，该第一电极是负极，该第二电极是正极。

8.一种具有测试垫的发光二极管封装，其特征在于，包含：

一基板；

一透镜，设置于该基板之上，与该基板形成一密闭空间，且该透镜暴露出部分的该基板；

一第一至第N焊垫，设置于该基板之上且位于该密闭空间之内；

一第一至第N测试垫，设置于被暴露出来的该基板之上，该第一至第N测试垫分别电连接于该第一至第N焊垫。

9.根据权利要求8所述的具有测试垫的发光二极管封装，其特征在于，该基板包含一陶瓷基板或是一硅基板。

10.根据权利要求8所述的具有测试垫的发光二极管封装，其特征在于，还包含一外框，设置于该基板与该透镜之间。

11.根据权利要求10所述的具有测试垫的发光二极管封装，其特征在于，该外框是一利用低温共烧陶瓷技术制作的外框。

12.根据权利要求8所述的具有测试垫的发光二极管封装，其特征在于，该透镜包含一ㄇ形透镜或是一碗形透镜。

13.根据权利要求8所述的具有测试垫的发光二极管封装，其特征在于，该芯片是一发光二极管芯片。

14.根据权利要求8所述的具有测试垫的发光二极管封装，其特征在于，该第一电极是正极，该第二电极是负极。

15.根据权利要求8所述的具有测试垫的发光二极管封装，其特征在于，该第一电极是负极，该第二电极是正极。

16.一种测试方法，适于测试具有测试垫的发光二极管封装，其特征在于，包含有下列步骤：

提供一测试基板，该测试基板包含有：

一第一基板；

一外框，设置于该第一基板的一上表面；

一第一至第N焊垫，设置于该上表面且位于该密闭空间之内；

一第一至第N测试垫，设置于被暴露出来的该上表面，该第一至第N测试垫分别电连接于该第一至第N焊垫；

提供一电源；以及

利用二电连接至该电源的测试探针分别电连接于该第N-1测试垫及该第N测试垫，以测量该第N-1芯片的电性。

17.根据权利要求16所述的测试方法，其特征在于，该芯片是一发光二极管芯片。

18.根据权利要求16所述的测试方法，其特征在于，该第一电极是负极，该第二电极是正极。

19.根据权利要求16所述的测试方法，其特征在于，该第一电极是正极，该第二电极是负极。

20.一种测试方法，适用于测试具有测试垫的发光二极管封装，其特征在于，包含有下列步骤：

提供一测试基板，该测试基板包含有：

一基板；

一第一至第N测试垫，设置于被暴露出来的该基板之上，该第一至第N测试垫分别电连接于该第一至第N焊垫；

提供一电源；以及

21.根据权利要求20所述的测试方法，其特征在于，该芯片是一发光二极管芯片。

22.根据权利要求20所述的测试方法，其特征在于，该第一电极是负极，该第二电极是正极。

23.根据权利要求20所述的测试方法，其特征在于，该第一电极是正极，该第二电极是负极。