CN102290088B - 存储器及其冗余替代方法 - Google Patents
存储器及其冗余替代方法 Download PDFInfo
- Publication number
- CN102290088B CN102290088B CN201110185887.2A CN201110185887A CN102290088B CN 102290088 B CN102290088 B CN 102290088B CN 201110185887 A CN201110185887 A CN 201110185887A CN 102290088 B CN102290088 B CN 102290088B
- Authority
- CN
- China
- Prior art keywords
- working cell
- induction amplifier
- matching factor
- redundancy
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明提供了一种存储器及其冗余替代方法，所述冗余替代方法包括：检测数据读取失效的工作单元；根据各工作单元的平均输出的位线电流，调节感应放大器的匹配系数；重新检测各工作单元的数据读取是否失效；在工作单元的数据读取仍失效时，使用冗余单元对失效的工作单元进行同址替代。本发明能够根据存储单元不同的输出位线电流自适应调节感应放大器的匹配系数，并通过冗余替代的方式替换失效的存储单元，进而延长存储器的使用寿命。
Description
技术领域
本发明涉及集成电路设计领域，尤其涉及一种存储器及其冗余替代方法。
背景技术
现有的半导体存储器在数据读取时，通常采用感应放大器来检测存储单元上的位线电流与基准电流的差值，从而判断存储单元内的存储数据为“0”或“1”位元。如图1所示，传统的感应放大器主要包含MOS管M2、M3、M5及M6。其中，M3与存储单元M4相匹配，可将M4上输出电流Icell镜像到M3上的输出电流，即Icell＝Im3；M2与M1相匹配，可将M1上输出电流Iref镜像到M2上的输出电流，即Iref＝Im2；M5与M6相匹配，即Im5＝Im6。M6的漏极电压Ve将取决于Im3与Im6的大小。当感应放大器用于测试存储单元M4存储位元为“0”或“1”时，由于Icell＝Im3、Iref＝Im2、Im5＝Im6、又Im2＝Im5，如果存储单元M4为“0”位元，则Icell＜Iref，M6的漏极电压被Im6拉向地线，为低电平，即缓存器buffer输出Dout(感应电压)为“0”；如果存储单元M4单元M4为“1”位元，则Icell＞Iref，M6的漏极电压被Im3拉向电源线Vdd，为高电平，即缓存器buffer输出Dout为“1”。上述感应放大器是在与存储单元理想匹配的情况下，根据缓存器的输出判断存储单元存储“0”或“1”位元。
但实际情况下，感应放大器并不一定能够与存储单元理想匹配，如M1与M2、M3与M4、M5与M6之间由于制造工艺等很难做到完全匹配(即长宽比W/L一致)。如果感应放大器与存储单元不匹配(M1与M2、M3与M4)，及本身电路内部(M5与M6)不匹配，缓存器输出错误的判断信息，导致实际检测存储单元存储“0”或“1”位元时，出现误判的缺陷。感应放大器实际工作时，现有技术通常初始设定感应放大器的匹配系数，如并联多个MOS管构成M2，通过电熔丝或者存储单元来控制构成MOS管的个数，从而设置感应放大器的匹配系数X。所述匹配系数X的定义为公知技术，更多关于调节匹配系数X的内容可以参见申请号为“201010121420.7”的中国专利申请。
由于传统做法只是简单的预先设定匹配系数，依然难以避免检测中出现逻辑错误。此外随着存储器长期使用，存储单元的擦除次数达到100～100000次后，其内部半导体结构出现老化，阻值上升输出的位线电流也相应减弱，而基准电流保持不变，最终也将导致感应放大器匹配度下降，无法检测出存储单元内的数据，存储单元失效，进而导致整个存储器报废。
发明内容
本发明的目的在于提供一种存储器及其冗余替代方法，能够延长存储器的使用寿命。
本发明提供的一种存储器，包括存储单元所组成的存储阵列以及用于读取存储单元数据的感应放大器，其特征在于，所述存储单元包括工作单元以及冗余单元，所述工作单元用于数据的存储，所述冗余单元与工作单元的器件结构相同，并与位线以及字线连接，作为所述工作单元的备份，用于在工作单元失效时替代所述工作单元。
本发明还提供了应用于上述存储器的存储器冗余替代方法，其特征在于，包括：检测数据读取失效的工作单元；根据各工作单元的平均输出的位线电流，调节感应放大器的匹配系数；重新检测各工作单元的数据读取是否失效；在工作单元的数据读取仍失效时，使用冗余单元对失效的工作单元进行同址替代。
可选的，在存储器中通过字线选中各工作单元，在所述工作单元内产生极大值的位线电流，将各位线电流的值求和并取平均得到平均输入电流；将所述平均输入电流以及基准电流输入感应放大器，调节感应放大器的匹配系数。
可选的，所述调节感应放大器匹配系数包括：设定感应放大器的初始匹配系数；输入平均输入电流及基准电流，所述基准电流等于所述平均输入电流；检测感应电压，依据所述感应电压调节所述感应放大器的匹配系数；若所述感应电压稳定为“1”，递增调节所述匹配系数直至所述感应电压为“0”；若所述感应电压稳定为“0”，递减调节所述匹配系数直至所述感应电压为“1”。
可选的，所述初始匹配系数范围为0.4～1.6，所述递增调节或递减调节的幅度为0.01～0.1。
可选的，所述同址替代包括：任意选择一冗余单元作为替代的单元；变更存储器译码器的地址表，将该失效的工作单元的译码地址赋于所选择的冗余单元，使得所述冗余单元成为新的工作单元；检测所述新工作单元数据读取是否正常。优选的，所述同址替代还包括标识并屏蔽所述失效的工作单元。
与现有技术相比，本发明提供的存储器主要具有以下优点：能够根据存储单元不同的输出位线电流自适应调节感应放大器的匹配系数，并通过冗余替代的方式替换失效的存储单元，进而延长存储器的使用寿命。
附图说明
图1为现有的存储器及其感应放大器的电路原理图；
图2为本发明所述存储器及其感应放大器的电路原理图；
图3为本发明所述存储器冗余替代方法的流程示意图；
图4为本发明调节感应放大器的匹配系数的原理示意图；
图5为本发明实施例调节感应放大器的匹配系数的步骤示意图；
图6为本发明同址替代的步骤示意图。
具体实施方式
根据现有技术的描述，在半导体存储器中，因感应放大器自身器件的参数漂移，以及存储单元老化所造成的感应放大器与存储单元匹配度下降，进而导致存储单元失效，是影响存储器寿命的重要因素。
本发明提供的存储器电路则依据多个存储单元的输出平均位线电流作为感应放大器的输入电流，依据该输入电流调节感应放大器的匹配系数，使得感应放大器总能及时准确地检测到存储单元的输出位线电流，从而判断存储单元的存储数据。进一步的，随着个别存储单元老化，即使经过感应放大器的匹配系数调整，依然无法准确检测其存储数据，本发明存储器利用冗余单元对失效的存储单元进行同址替换，避免存储器因个别存储单元的失效而报废，从而延长存储器寿命。
具体的，图2示出了本发明所述存储器及其感应放大器的电路原理图。如图2所示，与现有的存储器相比，本发明存储器的存储单元包括工作单元以及冗余单元，所述工作单元用于数据的存储，所述冗余单元与工作单元的器件结构相同，并与位线以及字线连接，作为所述工作单元的备份，用于在工作单元失效时替代工作单元；感应放大器电路则与现有存储器中感应放大器电路的结构相同，不再赘述。
图3为本发明所述存储器冗余替代方法的流程示意图，所述方法包括如下步骤：
S1、检测数据读取失效的工作单元；
其中判断工作单元是否失效，可以对测试数据进行存储并读取，然后验证读取的数据是否与原先存储的数据一致，如果某一工作单元存在读取错误则表示该工作单元失效(类似于硬盘中的坏道)；若不存在失效的工作单元，则表示存储器工作正常，无需进行冗余替代。
S2、根据各工作单元的平均输出的位线电流，调节感应放大器的匹配系数；
工作单元存储的数据通常为“0”或“1”，因此在正常工作进行读取时，其位线电流只有极大值以及极小值(近似于0)两个状态，而基准电流应当处于上述极大值以及极小值的中间位置；所述平均输出的位线电流指各工作单元在输出极大值位线电流时的位线电流平均值。
S3、重新检测各工作单元的数据读取是否失效；
S4，在工作单元的数据读取失效时，使用冗余单元对失效的工作单元进行同址替代，并返回步骤S3。
其中，在经过步骤S2的匹配系数调节后，应当可以有效修复部分失效的工作单元，但如果工作单元老化严重，仅通过匹配系数调节也无法修复时，便需要选择冗余单元对其进行同址替代。所述同址替代中的“址”指的是存储器的逻辑地址，即系统对工作单元的标识，而字线的连接决定的是存储单元的物理地址；所述同址替代包括：系统通过物理地址选中冗余单元，然后将失效工作单元的逻辑地址赋予该冗余单元，使其成为新的工作单元。上述同址替代方法由软件实现。
图4为本发明所述调节感应放大器的匹配系数的原理示意图，包括：在存储器中通过字线选中各工作单元，在所述工作单元内产生位线电流(事先往工作单元中写入数据，使其在读取时能够获得极大值的位线电流)，将各位线电流的值求和并取平均得到平均输入电流；将所述平均输入电流以及基准电流输入感应放大器，调节感应放大器的匹配系数。
图5示出了所述调节感应放大器匹配系数的具体调节步骤，结合图5以及图3所示，具体步骤如下：
当感应放大器开始工作时，由于感应放大器的匹配系数X在存储器生产出厂时已有初始的预设值，通常在0.4～1.6左右，故可以直接输入平均输入电流及基准电流(步骤S201)，当然也可以通过熔丝处理等方法先人为预设匹配系数X的初始值。根据前述内容平均输入电流为多个存储单元的输出极大值位线电流的平均值，因此是个定值，记为Icell-ave，基准电流记为Iref，且须调节外界的电流源使得基准电流Iref等于所述平均输入电流Icell-ave。
接着检测感应放大器的感应电压Dout(步骤S202)。
由于输入的基准电流Iref与平均输入电流Icell-ave相等，则所述感应系数的最佳匹配状态应当能够使得感应电压Dout处于“1”或“0”的临界状态。
若感应电压Dout稳定为“1”，表明感应放大器的匹配系数X偏小，则需给匹配系数X增加一个增量b(步骤S217)，其中b的取值范围为0.01～0.1，可以通过重新设置外部的电调整寄存器(该设备与感应放大器各晶体管连接，能够通过熔丝处理等手段变更晶体管参数进而调节匹配系数)，从而给匹配系数X一个增量b。增加增量后，重新检测感应电压Dout的大小(步骤S219)，若Dout仍为“1”，则需继续增加匹配系数值，重复上述操作逐级增加所述匹配系数X，直至感应电压Dout刚好输出变为“0”，才停止调节感应放大器的匹配系数X，表明感应放大器匹配已达到最佳。当Dout刚好为“0”时，即达到前述的临界状态，此时增加或减小匹配系数X均会使得X由“1”变“0”或由“0”变“1”。
同理，若感应电压Dout稳定为“0”，表明感应放大器的匹配系数X偏大，则需给匹配系数X一个减量b’(步骤S207)，所述b’的取值范围为0.01～0.1，同样可以通过重新设置外部的电调整寄存器降低所述匹配系数。减少减量b’后，重新检测感应电压Dout的大小(步骤S209)，若Dout仍为“0”，则需继续减少匹配系数值，重复上述操作逐级减少所述匹配系数X，直至感应电压Dout刚好输出变为“1”，才停止调节感应放大器的匹配系数X，表明感应放大器匹配已达到最佳。
由于可以调节基准电流Iref等于平均输入电流Icell-ave本发明在匹配系数的初始值基础上，通过不断的逐级调节匹配系数X，即给匹配系数的初始值一个补偿，让匹配系数达到一个临界状态，使得增加或减少匹配系数值X均会改变感应电压Dout的输出值。
如果上述感应放大器已调至最佳匹配状态，即增加或减少匹配系数X均会导致感应电压Dout输出改变，此时，若输入的存储单元的待测位线电流与工作单元的平均输出位线电流偏差过大，感应放大器可以很灵敏的判断出来，判定其失效。需要另外指出的是，在进行匹配系数调节时所使用的基准电流与存储器正常工作时的基准电流并不相同，在存储器读取数据时，应当重新调节基准电流，使其介于位线电流的极大值与极小值之间。
上述匹配系数的调整，可以修复部分失效的工作单元。但即使感应放大器已经调至最佳匹配状态，由于个别工作单元老化严重，其输出的位线电流已经明显偏离于平均值，导致检测时出现输出逻辑错误是无法避免的。这样的工作单元已无法使用，必须使用冗余单元对其进行同址替代。
根据前述内容，同址替代是存储器系统通过软件实现(通过存储器的操作指令)的，基本思想是将失效工作单元的逻辑地址赋予冗余单元，使得所述冗余单元成为新的工作单元。图6为所述同址替代的流程示意图，基本步骤包括：
S301、任意选择一冗余单元作为替代的单元；
S302、变更存储器译码器的地址表，将该失效的工作单元的译码地址赋于所选择的冗余单元，使得所述冗余单元成为新的工作单元；
S303、检测所述新工作单元数据读取是否正常。
根据公知原理，存储器中每个存储单元通过字线连接从而具有唯一的物理地址，此外在存储器系统中还对应一个译码地址(即逻辑地址)，外部应用服务对存储器进行数据读取时，提供所需调用数据的存储位置也即译码地址，通常存储器的译码器会根据地址表(包含译码地址与物理地址的对应关系信息)找到该存储单元，并通过字线选中，以便于感应放大器读取数据。上述同址替换即变更译码地址与存储单元的物理地址对应关系，使得所述选择的冗余单元替代原失效的工作单元对应该译码地址。
作为优选的方案，通常在同址替代后，还需将原失效的工作单元屏蔽，即在存储器系统中标识该工作单元已失效，以避免存储器将其作为冗余单元替代其他工作单元，同样通过软件实现。
综上，经过调节感应放大器的匹配系数以及替换失效的工作单元，本发明的存储器能够获得较长的使用寿命。
本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (5)
1.一种存储器，包括存储单元所组成的存储阵列以及用于读取存储单元数据的感应放大器，其特征在于，所述存储单元包括工作单元以及冗余单元，所述工作单元用于数据的存储，所述冗余单元与工作单元的器件结构相同，并与位线以及字线连接，作为所述工作单元的备份，用于在工作单元的数据读取失效时同址替代所述工作单元，所述同址替换为变更译码地址与存储单元的物理地址对应关系，使所述冗余单元替代所述失效的工作单元对应该译码地址；其中，所述工作单元用于通过字线被选中产生极大值的位线电流；所述感应放大器用于接收输入的平均输入电流以及基准电流，调节感应放大器的匹配系数；所述平均输入电流为将各位线电流的值求和并取平均得到平均输入电流。
2.一种应用权利要求1所述存储器的存储器冗余替代方法，其特征在于，包括：检测数据读取失效的工作单元；根据各工作单元的平均输出的位线电流，调节感应放大器的匹配系数；重新检测各工作单元的数据读取是否失效；在工作单元的数据读取仍失效时，使用冗余单元对失效的工作单元进行同址替代；所述同址替代包括：任意选择一冗余单元作为替代的单元；变更存储器译码器的地址表，将该失效的工作单元的译码地址赋于所选择的冗余单元，使得所述冗余单元成为新的工作单元；检测所述新工作单元数据读取是否正常；其中，在存储器中通过字线选中各工作单元，在所述工作单元内产生极大值的位线电流，将各位线电流的值求和并取平均得到平均输入电流；将所述平均输入电流以及基准电流输入感应放大器，调节感应放大器的匹配系数。
3.如权利要求2所述的冗余替代方法，其特征在于，所述调节感应放大器匹配系数包括：设定感应放大器的初始匹配系数；输入平均输入电流及基准电流，所述基准电流等于所述平均输入电流；检测感应电压，依据所述感应电压调节所述感应放大器的匹配系数；若所述感应电压稳定为“1”，递增调节所述匹配系数直至所述感应电压为“0”；若所述感应电压稳定为“0”，递减调节所述匹配系数直至所述感应电压为“1”。
4.如权利要求3所述的冗余替代方法，其特征在于，所述初始匹配系数范围为0.4～1.6，所述递增调节或递减调节的幅度为0.01～0.1。
5.如权利要求2所述的冗余替代方法，其特征在于，所述同址替代还包括标识并屏蔽所述失效的工作单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110185887.2A CN102290088B (zh) | 2011-07-04 | 2011-07-04 | 存储器及其冗余替代方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110185887.2A CN102290088B (zh) | 2011-07-04 | 2011-07-04 | 存储器及其冗余替代方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102290088A CN102290088A (zh) | 2011-12-21 |
| CN102290088B true CN102290088B (zh) | 2016-06-01 |
Family
ID=45336422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110185887.2A Active CN102290088B (zh) | 2011-07-04 | 2011-07-04 | 存储器及其冗余替代方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102290088B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103247345A (zh) * | 2012-02-03 | 2013-08-14 | 北京兆易创新科技股份有限公司 | 快闪存储器及快闪存储器失效存储单元检测方法 |
| CN103383863B (zh) * | 2012-05-04 | 2017-04-05 | 北京兆易创新科技股份有限公司 | 改善快闪存储器擦除性能的方法 |
| CN102682845B (zh) * | 2012-05-09 | 2018-10-16 | 上海华虹宏力半导体制造有限公司 | Eeprom存储单元以及eeprom存储器 |
| CN106354652B (zh) * | 2015-07-15 | 2019-09-27 | 上海华虹集成电路有限责任公司 | 非易失性存储器读写控制电路 |
| CN105761760B (zh) * | 2016-02-16 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 实现冗余功能存储器芯片测试的方法 |
| CN115757196B (zh) * | 2022-11-09 | 2023-09-01 | 超聚变数字技术有限公司 | 内存、访问内存方法及计算设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1909114A (zh) * | 2005-08-01 | 2007-02-07 | 株式会社日立制作所 | 半导体存储器件 |
| CN102105940A (zh) * | 2009-06-24 | 2011-06-22 | 松下电器产业株式会社 | 半导体存储装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4008907B2 (ja) * | 2004-08-24 | 2007-11-14 | 株式会社東芝 | 半導体記憶装置 |
| US8315117B2 (en) * | 2009-03-31 | 2012-11-20 | Freescale Semiconductor, Inc. | Integrated circuit memory having assisted access and method therefor |
-
2011
- 2011-07-04 CN CN201110185887.2A patent/CN102290088B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1909114A (zh) * | 2005-08-01 | 2007-02-07 | 株式会社日立制作所 | 半导体存储器件 |
| CN102105940A (zh) * | 2009-06-24 | 2011-06-22 | 松下电器产业株式会社 | 半导体存储装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102290088A (zh) | 2011-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102290088B (zh) | 存储器及其冗余替代方法 | |
| EP2284551B1 (en) | Method and device for correcting and obtaining reference voltage | |
| US7307911B1 (en) | Apparatus and method for improving sensing margin of electrically programmable fuses | |
| US6831872B2 (en) | Semiconductor memory device and method for correcting a reference cell | |
| JP3923982B2 (ja) | 半導体集積回路 | |
| US7385851B1 (en) | Repetitive erase verify technique for flash memory devices | |
| US8427877B2 (en) | Digital method to obtain the I-V curves of NVM bitcells | |
| JP2005302091A5 (zh) | ||
| US9105357B2 (en) | Semiconductor memory device and defective judging method thereof | |
| CN103366790A (zh) | 用于读出放大器的可调整参考发生器 | |
| US9543034B2 (en) | Non-volatile memory and a method of operating the same | |
| CN102543211B (zh) | 与非闪存中的退化的早期检测方法和装置 | |
| CN103426478B (zh) | 一种快闪存储器的读电路 | |
| KR20120122142A (ko) | 비휘발성 메모리 장치 및 검증 방법 | |
| US7924647B2 (en) | Fuse circuit and driving method thereof | |
| US7688640B2 (en) | Flash memory device and method for driving the same | |
| CN102568610A (zh) | 或非闪存中的退化的早期检测 | |
| CN104903966A (zh) | 非易失性半导体存储装置及其测试方法 | |
| CN102163461A (zh) | 一种提高eeprom良率和读取可靠性的方法 | |
| CN104575614A (zh) | 一种存储单元失效筛选的方法 | |
| CN104733048A (zh) | 一种提高大容量反熔丝存储器成品率的方法 | |
| CN102522108B (zh) | 存储器的冗余替代方法 | |
| CN110739021A (zh) | 半导体存储器的测试方法 | |
| US6381550B1 (en) | Method of utilizing fast chip erase to screen endurance rejects | |
| KR20150018092A (ko) | 반도체 장치 테스트 방법 및 이를 이용한 테스트 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140403 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140403 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |