CN102568610A - 或非闪存中的退化的早期检测 - Google Patents

Abstract

本公开提供了或非闪存中的退化的早期检测。本公开中的本发明实施例描述了用于通过在读取操作期间估计一组NOR闪存单元的阈值电压(V_T′s)的离散度来对在NOR闪存中的退化进行早期报警的技术。在本发明的实施例的NOR闪存设备和操作NOR闪存设备的方法中，存储器单元的读取操作的完成时间(TTC)值用作阈值电压(V_T′s)的离散度的代理。如果所测量的TTC离散度与基准离散度值相差大于所选的量，则提供报警信号以指示存储器的页已经显著退化。系统中的更高级组件可以使用报警信号来采取合适的动作。由于可以估计理想分布中每个单元的V_T位置，所以来自每个单元的数据可以具有基于与理想分布的平均值的偏差而分配的置信度水平。

Description

或非闪存中的退化的早期检测

相关申请

本申请的发明人的相关申请(该相关申请是共同转让的申请并且与本申请同时提交)的名称为“Early Detection of Degradation in NAND Flash Memory(NAND闪存中的退化的早期检测)”。在可获得时即可提供序号。

技术领域

本公开总的来说涉及非易失性半导体存储器，并且更具体地涉及用于通过NOR闪存中的性能退化的早期检测来提高NOR闪存的可靠性的技术。

背景技术

EEPROM和闪存(NOR和NAND)使用浮置栅极(FG)来存储表示信息的电荷。这些存储器设备遭受在编程/擦除循环之后的退化机制。它们还遭受存储单元的不稳定擦除。与NOR闪存相比，NAND闪存的特定矩阵结构导致更多的“读取干扰”错误。当通过读取物理上接近干扰的单元或与干扰的单元共享控制线的另一单元而改变在存储器单元(memory cell)中的电荷量时，发生“读取干扰”。单个的读取干扰事件不会产生电荷内容上的足以产生错误的改变，但是累积的读取干扰则可能最终产生电荷内容上的足以产生错误的改变。

为了提高的存储密度而每单元存储多于一位的技术和兴趣的缩放(Scaling)要求更紧密的制造和操作容差。对于更密集的EEPROM和闪存需要强调不可避免的偶然性位错误这一认识导致包括误差校正码的解决方案。

多级单元(MLC)闪存设备可以通过将晶体管的浮置栅极充电到不同的所选阈值电压(V_T)电平而每个存储器单元存储多个位，并且由此在将位模式(bitpattern)映射到特定的电压电平时使用单元的模拟特性(analog characteristic)。在NAND闪存的情况下，在概念上，通过将所选的读取电压(V_READ)电平顺序地施加到单元的浮置门来读取MLC设备的V_T。典型地，选择电压范围使得在每个范围之间具有防卫带(guardband)，以有助于确保正常的V_T分布不重叠。

在NOR闪存中，单元并联连接到位线，这允许单元被单独地读取和编程。

Tieniu Li的公开的美国专利申请20080307270(2008年12月11日)描述了在主机设备上实现的用于检测在NAND中的新出现的坏块的方案，其包括至少保持在读取操作期间的错误的部分历史。

Nishihara等人的公开的美国专利申请20100214847描述了NAND闪存系统，该系统被认为通过包括外围电路(该外围电路包括用于存储和检索(retrieving)由存储器控制器使用的已校正的读取电压的装置)来减少从芯片到芯片的读取干扰特性的变化。存储器控制器执行数据输入/输出控制和闪存上的数据管理，在写入时添加误差校正码(ECC)，并且在读取时分析误差校正码。

假定存储器内容的退化是随着时间和编程/擦除循环的次数而进展的并且是不可避免的，因此需要早期报警系统，其在数据仍被正确读取时检测退化并且可以采取解决措施而不损失数据。这样的系统可以独立地存在或与误差校正方案互补地使用以进一步提高EEPROM和闪存的可靠性和操作寿命。

发明内容

本公开中本发明的实施例描述了用于通过在读取操作期间估计一组NOR闪存单元的阈值电压(V_T′s)的离散度来对NOR闪存中的退化进行早期报警的技术。通过这样的早期报警系统，例如，通过识别处于将要毁坏的风险中的数据(该数据然后可以响应于退化的早期征兆而被移动到闪存芯片中的另一位置)，可以延长闪存的操作寿命。特别对于新写入的数据将有可能先行读取的应用，这将导致设备的操作寿命延长到如下的极限，(a)存在数据可以移动到其中的可用空间，和(b)与退化机制损坏新写入的数据所用的时间相比，这些更新的动作花费显著更少的时间来重建数据。

在本发明的实施例中，存储器单元的读取操作中的完成时间(time-to-completion)(TTC)值用作阈值电压(V_T′s)的离散度的代理(proxy)。TTC是从触发闪存感测放大器(sense amplifier)电路中的感测至在存储器单元的读取操作中使用的那些感测放大器中的完全电压发展的时间。在这种本发明的实施例中，用于NOR闪存存储器单元结构的读取控制器包括TTC测量单元，其测量读取操作的完成时间(TTC)并且向离散度分析器报告TTC。TTC测量单元包括用于确定每个感测放大器的TTC的装置。然后由多路复用器(MUX)使用来自温度计解码器的输出来选择读取操作的代表性TTC。

离散度分析器获得一组中每个单元的TTC数据并且确定该组TTC值的离散度。在一个实施例中，在最大和最小TTC值之间的增量(delta)用作离散度测量值。然后将所测量的TTC离散度与基准离散度值比较。如果所测量的TTC离散度与基准离散度值相差大于所选的量，则提供报警信号以指示存储器的页已经显著退化。系统中的更高级组件可以使用报警信号来采取适当的动作、诸如将数据移动到新的页或将退化的页标记为坏的，即，不适于使用，因此废除该页。

在一个实施例中，将TTC作为模拟电压报告，并且离散度分析器确定在最大和最小电压模拟电压值之间的分布，作为该页的TTC值的离散度的测量值。

替代的实施例包括用于NOR闪存存储器的集成系统，其提供用于在单个读取操作中基于V_T′s的离散度的误差校正码的软信息。早期报警系统也可以用作为给从存储器读取的数据的正确性分配概率的基础。利用单个的读取，软信息可以被添加到读取数据中，这允许对于高密度闪存使能新颖的编码和解码方案。单个读取意指在没有读取吞吐量性能损失的情况下实现软信息的检索。由于每个单元的V_T在理想分布中的位置可以以如该公开中描述的早期退化检测系统来估计，所以在实施例中，来自于每个单元的数据可以具有根据来自于每个单元的V_T与理想分布的平均值有多远而分配的置信度级别。

附图说明

图1A示出现有技术的NAND闪存单元结构。

图1B示出图1A的现有技术的NAND闪存单元的读取操作的所选的时序曲线。

图1C示出一组图1A的现有技术的NAND闪存单元的读取操作的所选的时序曲线，其示出该组时序曲线的可能范围。

图2A和图2B示出现有技术的多级NOR闪存，其具有用于快速读出的感测放大器的并行库。图2A是概念上的示意图，而图2B示出了具有电流镜和并联的几个感测放大器的改进，每个感测放大器具有在同时切换的其自己的基准电压。

图3示出按照本发明的实施例的NOR闪存系统中所选的组件。

图4示出按照本发明的实施例的用于完成时间测量单元的所选的功能设计块。

图5示出按照本发明的实施例的离散度分析器的所选的功能性设计块。

图6示出了在按照本发明的实施例的离散度分析器中使用的最大电压检测器的设计。

图7示出了在本发明实施例中使用的多路复用器(MUX)的设计。

具体实施方式

图1A示出了现有技术中的NAND闪存单元结构20。注意，具有任意有效编程的V_T电平的其它存储器单元与所询问的NAND闪存单元串联放置。(注意这不是NOR闪存的情况。)NAND结构化单元被划分为两个单元串，即，作为实际存储器阵列的左手列晶体管示出的单元串(a)和作为右手列基准晶体管的单元串(b)。单元结构20包括逐位验证(BV)电路21a、21b，其连接到两个位线BLai，BLbi中的每一个。两个位线和BV电路共享类似于DRAM的开放位线架构的公共READWRITE(R/W)电路。R/W电路在读取操作时作为触发器型差分感测放大器22工作并且在编程/写入操作时作为数据锁存电路工作。

图1B示出了图1A的结构的读取操作的所选的时序曲线，其中选择了时间点t1，t2和t3。为简单起见，所有的时序图和讨论都假定一页中的所有单元的并行读取的完美匹配的读出电路。那些电路中的错配(Mismatches)可以通过简单的校准过程来解决。例如，使用具有已知内容的特定单元的基准读取可以用来校正在存储器阵列的单元的后续读出中的感测放大错配。

感测放大器22(其是比较器)典型地使用再生环路来将在通过门之后的输入线与在图1中的位线BLai，BLbi的小的分离发展成为完全发展的输出电压电平。图1A中的电路和图1B中的曲线是NAND闪存读出的很好的代表。图1C示出了1.8v读取的BLai“1”的t3之后所选的部分，图1C的一组现有技术的NAND闪存单元结构示出了典型的时序曲线26和由线27、28限定的对于一组单元的时序曲线的可能范围。一组单元的BLbi信号将显示时序曲线的类似分布。以下将要讨论的NOR闪存电路也示出时序曲线的类似分布。用于NAND和NOR闪存的本发明实施例通过测量或估计该组单元的完成时间(TTC)来检测离散度在单元的页的性能上的改变。在曲线的上升部分的时序中的离散度将变为读取操作的完成时间(TTC)的差。应当注意，FLASH(闪存)读出电路典型地包括如下特征，以确保在时序性能中的正常的离散度绝不会导致读出的错误，即，电路是“强制的(sandbagged)”。因此，该公开中的本发明发现本领域技术人员和使用新应用的现象的人员所不知道的闪存的一个方面。

如图2A和图2B中指示的那样按照简化的示意图布置现有技术的NOR闪存单元和各个感测放大器以强调基本的操作。调用(Recall)仅列解码器晶体管与NOR闪存单元和感测电路串联放置。因为这点，NOR闪存单元(单级单元(SLC)或多级单元(MLC))的读出可以如在模拟数字转换电路和以单个询问确定的每个单元中编程的V_T中那样并联进行(这与NAND闪存情况不同，那里需要顺序询问)。比较器COMP1-3典型地使用再生回路来将输入线(位线MAT1-3，REF1-3)的小的分离发展成为完全发展的输出电压电平。电路和时序性能是单级单元(SLC)和多级单元(MLC)读出两者的很好的代表。

图2A和图2B的现有技术的多级单元(MLC)闪存电路已经被修改为包括如所指示的合适的基准比较(REF1-3)。使用感测放大器97、98(COMP1-3)的库的并行的同时操作是因为如上所述仅列解码器晶体管与NOR闪存中正读取的存储器单元串联，并且为了确定在读取操作下的存储器单元的阈值电压可以限定合适的基准电压。

按照本发明的NOR闪存的早期检测系统的原理可以通过以下评述来解释：

1)由于在NOR闪存中并行读取几个存储器单元，并且该读取操作由相同地适当定义的时间信号来启动(该时间信号使得在读取操作中涉及的所有感测放大器的线均衡并且触发感测)，更强和更弱的单元将(在均衡化之后)不同地分离感测放大器线并且从触发感测到在感测放大器的输出端处的完全电压发展的时间(这将被称为“完成时间”(TTC))将对于更强和更弱的单元不同。

2)由于NAND闪存矩阵中的所有存储器单元一般是相同的，并且每一个被编程到阈值电压，V_T，当以直接高于其编程的V_T的特定电压电平(V_READ)询问时其产生预定的电流电平，则：

(i)如(1)中定义的TTC时间的离散度将是正被读取的单元的V_T的离散度的代理。

(ii)在闪存的寿命的开始的TTC的离散度值可以被保存并且与后来读出的TTC的离散度比较，以确定存储器单元何时退化到保证数据保护动作的极限之外。离散度基准值的所选的值也可以用来代替实际测量的值。

(iii)在读取操作中所有单元的TTC的离散度的知识可以用来将软信息分配给每个确定的存储器单元内容。

图3示出了具有按照本发明的实施例的早期检测系统的NOR闪存80中的所选组件。本发明实施例的NOR的离散度分析器50可与本发明实施例的NAND的离散度分析器相似，但是如下所述输入不同。离散度分析器50从多个(1...n)TTC测量单元120接收输入，以下被 示为产生MUX1_OUT...MUXn_OUT信号。对于实施例假定四级NOR闪存，但不是限制条件。当输入基准高于在读取操作(MAT1-3)下的存储器单元的V_T时，感测放大器98仅将其输出(OUT1-3)发展成完全正轨迹。因此，三个完成时间(TTC1-3)单元32A-C将发展用于完成时间的有限值，即，仅对于V_READ高于V_T的那些比较的其输出处的电压的有限值。其他TTC单元的块将其输出饱和在完全轨迹电压。

现有技术的温度计解码器(TD)25(其在该示例中按照二进制格式输出存储器单元的内容)也提供模拟多路复用器(MUX)23的筛选(screening)信号，以合适选择表示要发送到离散度分析器50的存储器单元内容的完成时间的电压。如果在读出操作中读取的所有单元(或所有单元的子集)的完成时间(TTC)中的值的离散度大于预先配置的值，则离散度分析器50将设置离散度报警信号。

图7示出了本发明实施例的多路复用器(MUX)23的设计。MUX 23的输入是来自于各个TTC单元32A-C的输出(TTC1_OUT 33A，TTC2_OUT 33B，TTC3_OUT 33C)。MUX选择这些输入中的一个来作为MUX1_OUT信号传递到离散度分析器。MUX 23可以在概念上被描述为通过门的模拟阵列。但是对于以合适的缓冲器和信号调节电路将电压电平从三个TTC单元32A-C中的一个的输出传输到离散度分析器50的输入的功能，一些不同的实现是可能的。

在NOR闪存读出电路的实施例中，来自于被询问的存储器单元的信号相应于基准复制电压(REF1-3)并行地比较，该基准复制电压与所询问的存储器单元可以保持的不同内容电荷电平相对应。根据设计选择，来自于该示例中的比较器COMP1-3的一些输出将呈现值“0”而一些保持值‘1’，其中‘0’和‘1’就好像在温度计标尺中那样出现，即，作为可能的输出的两个例子，例如在OUT2和OUT3处输出‘0’而在OUT1处输出‘1’，或在OUT3处输出‘0’而在OUT1和OUT2处输出‘1’。

然后温度计解码器25将该温度计标尺输出转换为二进制编码。在实施例中，OUT1-3信号中的第一个保持输出‘1’表示在所询问的单元的阈值电平(V_T)之上的第一基准电平并且其位置也将被编码为要发送到MUX23的来自于温度计解码器25的信号S(s0，s1)。信号S由温度计解码器25确定，该温度计解码器在实施例中作为用于存储器单元内容读出的温度计解码器工作。在概念上的描述中，但是非限制的意义上，信号S(s0，s1)选择哪个TTC1-3信号是要由MUX向前报告给离散度分析器的完成时间(TTC)。

图4示出了TTC单元32A-C的实施例。其类似于在锁相环路(PLL)中使用的电荷泵电路，其中为校正动作确定在VCO频率和基准频率之间的相位分离。从感测放大器均衡化(SAEQ)信号上升到V_out(分别OUT1-3)上升的时间被转换成在电容器C_out上的电压电平。也使用标准时序信号地址转换检测(ATD)和ENDREAD或其他相似的信号。可以在TTC块和MUX电路的输出之间使用(未示出的)缓冲器电路。

图5示出了按照本发明实施例的离散度分析器50的所选的功能性设计块。离散度分析器50是模拟信号处理块。在该实施例中，其功能包括对于页读取操作确定如在来自于多个TTC测量单元120的输出信号中所指示的最大和最小完成时间。每个TTC 32A-C输出传输到MUX 23的模拟电压电平，该MUX 23又选择其三个输入中的一个来发送到离散度分析器50。在离散度分析器中的最小/最大检测器51从多个TTC测量单元120确定在其多个输入处的最大电压和最小电压。由减法器52将在整个最大值和最小值之间的差(增量)确定为页的离散度的测量值。离散度分析器使用比较器54来确定所计算的增量是否大于基准值53并且相应地设置报警信号。基准值是预定阈值或者在闪存的寿命开始时建立的初始值。在一个实施例中，在存储系统中的闪存芯片的操作开始时，在编程命令之后，发布读取命令以建立用于在每个读取操作对V_T中的将来的离散度进行比较的基准值。因此，通过使离散度分析器计算在整个最大和最小值之间的初始增量可以作为制造过程的一部分来设置基准值，并且将该初始增量作为基准值保存。

图6示出了在按照本发明的实施例的离散度分析器中的最小/最大检测器51使用的最大电压检测器51A的设计。在图6中示出了用于最大输入电压确定的CMOS电路的例子。它是“赢者带走一切(winner-takes-all)”电路。该电路的输出遵循(follow)最大输入电压至输入电平之间的1mV差的精度。在电路中输入的数量可以通过电路的复制来直接地增大，或者两个输入电路可以以等级树布置。为了遵循(follow)最小输入电压，使用从NMOS至PMOS的嵌入电路中的合适的改变。

通过注意到离散度分析器具有关于来自于被读取的所有单元的完成时间的信息，可以对于本发明的实施例开发对于其中要求软信息的误差校正码方案的支持。正确性的合适的概率可以被分配给来自在完成时间结果的离散度中其最初单元的位置的最终的二进制结果。所有要求单个读出。

虽然已经参照特定实施例示出并描述了本发明，但是本发明的范围仅如所附权利要求中规定的那样被限定。

Claims (20)

1.一种NOR闪存设备，包括：

一组NOR闪存单元；

一组测量单元，每个测量单元产生测量信号，该测量信号是在读取操作中存储器单元的完成时间的测量值；和

离散度分析器，接收测量信号并确定该组存储器单元的测量信号的当前离散度值，并产生输出信号，该输出信号指示当前离散度值与基准离散度值的差大于阈值量。

2.根据权利要求1所述的NOR闪存设备，其中，

每个存储器单元包括多个感测放大器，该感测放大器比较存储的输入值与基准值并且产生具有‘0’或‘1’值的相应的二进制输出信号；

每个测量单元进一步包括用于产生多个完成时间值的装置，该装置测量每个感测放大器的读取操作的完成时间；并且

每个测量单元进一步包括用于通过确定多个完成时间值中的哪个对应于二进制输出信号中的要发展‘1’输出值的第一个二进制输出信号，来从多个完成时间值中选择测量信号的装置。

3.根据权利要求2所述的NOR闪存设备，其中，

每个测量单元还包括温度计解码器，该温度计解码器从每个感测放大器接收输出并且确定哪个感测放大器是要发展‘1’输出值的第一个感测放大器；并且

用于选择测量信号的装置进一步包括多路复用器，该多路复用器接收多个完成时间值并且使用来自温度计解码器的信号来选择多个完成时间值中的一个，其对应于二进制输出信号中的要发展‘1’输出值的第一个二进制输出信号。

4.根据权利要求1所述的NOR闪存设备，其中，每个测量信号是模拟电压。

5.根据权利要求4所述的NOR闪存设备，其中，该离散度分析器进一步包括：

最大值检测器，其输出第一电压，该第一电压对应于来自该组测量单元的测量信号中的最大电压；

最小值检测器，其输出第二电压，该第二电压对应于来自该组测量单元的测量信号中的最小电压；和

用于确定在最大电压和最小电压之间的增量作为当前离散度值的装置。

6.根据权利要求1所述的NOR闪存设备，其中，每个测量信号是通过在读取操作期间以所选的电流对电容器充电所获得的模拟电压。

7.根据权利要求1所述的NOR闪存设备，其中，该基准离散度值是通过记录由离散度分析器在所选的先前时间确定的当前离散度值而建立的。

8.根据权利要求1所述的NOR闪存设备，进一步包括用于响应于离散度分析器的输出信号将在该组存储器单元上记录的数据移动到第二组存储器单元的装置。

9.根据权利要求1所述的NOR闪存设备，其中，每个测量单元测量存储器单元的完成时间，作为从触发在读取操作中使用的感测放大器到完全输出电压的时间。

10.根据权利要求1所述的NOR闪存设备，进一步包括用于基于测量信号与预定平均值的偏差来确定每个存储器单元的置信度水平的装置。

11.一种操作NOR闪存设备的方法，包括：

产生一组NOR闪存单元的一组测量值，每个测量值指示在读取操作中存储器单元之一的完成时间；

分析该组测量值中的离散度以确定该组存储器单元的当前离散度值；并且

产生输出信号，该输出信号指示当前离散度值与基准离散度值的差大于阈值量。

12.根据权利要求11所述的方法，其中，每个测量值被表示为模拟电压。

13.根据权利要求12所述的方法，其中，每个存储器单元包括在读取操作期间并行操作的多个感测放大器，并且每个测量值是在存储器单元中发展完全输出电压的第一个感测放大器的读取操作的完成时间。

14.根据权利要求13所述的方法，其中，对于每个感测放大器确定完成时间，并且通过从每个感测放大器接收输出的温度计解码器确定在存储器单元中发展完全输出电压的第一个感测放大器。

15.根据权利要求13所述的方法，其中，对于每个感测放大器确定完成时间，并且每个完成时间被作为输入传输到多路复用器，并且由温度计解码器来确定存储器单元中的发展完全输出电压的第一感测放大器，该温度计解码器从每个感测放大器接收输出并且向多路复用器通知哪个输入要传输到离散度分析器。

16.根据权利要求12所述的方法，其中，分析离散度进一步包括：

检测在该组测量值中的最大值；

检测在该组测量值中的最小值；并且

确定在最大时间和最小时间之间的增量作为当前离散度值。

17.根据权利要求11所述的方法，其中，基准离散度值是通过在所选的先前时间记录当前离散度值来确定的。

18.根据权利要求11所述的方法，进一步包括响应于指示当前离散度值与基准离散度值的差大于阈值量的输出信号，而将在该组存储器单元上记录的数据移动到第二组存储器单元。

19.根据权利要求11所述的方法，进一步包括基于测量值与预定平均值的偏差来确定每个存储器单元的置信度水平。

20.根据权利要求11所述的方法，进一步包括使用一个或多个存储器单元的测量值与预定平均值的偏差来校正误差。

Images