CN102231045A - 光刻方法及半导体器件 - Google Patents

光刻方法及半导体器件 Download PDF

Info

Publication number
CN102231045A
CN102231045A CN2011101765172A CN201110176517A CN102231045A CN 102231045 A CN102231045 A CN 102231045A CN 2011101765172 A CN2011101765172 A CN 2011101765172A CN 201110176517 A CN201110176517 A CN 201110176517A CN 102231045 A CN102231045 A CN 102231045A
Authority
CN
China
Prior art keywords
photoresist layer
photoetching method
etched
exposure
lightsensitivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101765172A
Other languages
English (en)
Inventor
于世瑞
孔蔚然
宗登刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2011101765172A priority Critical patent/CN102231045A/zh
Publication of CN102231045A publication Critical patent/CN102231045A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明提供了一种光刻方法及半导体器件。根据本发明的光刻方法包括:第一光致抗蚀剂层涂覆步骤,用于在待刻蚀结构上涂覆第一光致抗蚀剂层;第二光致抗蚀剂层涂覆步骤,用于在待刻蚀结构上涂覆第二光致抗蚀剂层;以及曝光步骤,用于利用掩膜对涂覆了第一光致抗蚀剂层和第二光致抗蚀剂层的结构进行曝光。其中,第一光致抗蚀剂层的材料的光敏感度大于第二光致抗蚀剂层的材料的光敏感度。

Description

光刻方法及半导体器件
技术领域
本发明涉及半导体制造领域,更具体地说,本发明涉及一种光刻方法及采用该刻蚀方法制成的半导体器件。
背景技术
在半导体制造过程中,光刻是一种很重要的工艺。在半导体器件的光刻过程中,经常会出现需要使用厚光致抗蚀剂层的情况。在使用厚光致抗蚀剂层时,由于随着光在光致抗蚀剂层中的深入,光强逐渐减弱。图2示意性地示出了光强与光致抗蚀剂层深度之间的对应关系。从图2可以看出,当光越来越进入光致抗蚀剂层时,光强也随之减弱。
这样,图1示意性地示出了根据现有技术采用厚光致抗蚀剂层时的曝光情况。如图1所示,在光致抗蚀剂层R的厚度方向上,当利用掩膜M来对光致抗蚀剂层R进行曝光时,底部的光致抗蚀剂可能由于光强太弱而未被曝光完全,从而形成如标号A所示的未曝光区域。
由于未曝光区域A的存在,使得后续的刻蚀工艺产生了误差或者错误,从而可能会进一步导致所制造的器件的失效。
如果采用敏感度高的光致抗蚀剂材料来作为厚光致抗蚀剂层R,则虽然有可能不会再出现未曝光区域A,但是由于所采用的光致抗蚀剂材料太敏感,而无法控制厚光致抗蚀剂层R上的开口的大小,即有可能在厚光致抗蚀剂层R上产生的开口图案的大小大于掩膜M的开口图案的大小。
因此,希望提出一种既能够有效的控制厚光致抗蚀剂层R上产生的开口图案的大小又能消除厚光致抗蚀剂层R上的未曝光区域A的技术方案。
发明内容
本发明的一个目的是提出一种既能够有效的控制厚光致抗蚀剂层R上产生的开口图案的大小又能消除厚光致抗蚀剂层R上的未曝光区域A的光刻方法、以及根据所述光刻方法制成的半导体器件。
根据本发明的第一方面,提供了一种光刻方法,其包括:第一光致抗蚀剂层涂覆步骤,用于在待刻蚀结构上涂覆第一光致抗蚀剂层;第二光致抗蚀剂层涂覆步骤,用于在待刻蚀结构上涂覆第二光致抗蚀剂层;以及曝光步骤,用于利用掩膜对涂覆了第一光致抗蚀剂层和第二光致抗蚀剂层的结构进行曝光。其中,第一光致抗蚀剂层的材料的光敏感度大于第二光致抗蚀剂层的材料的光敏感度。
通过采用根据本发明第一方面的光刻方法,由于第二光致抗蚀剂层的材料的光敏感度较小,所以即使由于第二光致抗蚀剂层处的光强减弱,仍能有效地对第二光致抗蚀剂层进行完整曝光;并且,由于第一光致抗蚀剂层的光敏感度较大,所以第一光致抗蚀剂层处的曝光不会产生很大的开口,即不会使得第一光致抗蚀剂层处的开口图案大于相应的掩膜开口图案的大小;由此本发明提供了一种既能够有效的控制厚光致抗蚀剂层上产生的开口图案的大小又能消除厚光致抗蚀剂层上的未曝光区域的光刻方法。
根据本发明的第二方面,提供了一种光刻方法,其包括:第一光致抗蚀剂层涂覆步骤,用于在待刻蚀结构上涂覆第一光致抗蚀剂层;烘烤步骤,用于对涂覆有第一光致抗蚀剂层的结构进行烘烤;第二光致抗蚀剂层涂覆步骤,用于在待刻蚀结构上涂覆第二光致抗蚀剂层;以及曝光步骤,用于利用掩膜对涂覆了第一光致抗蚀剂层和第二光致抗蚀剂层的结构进行曝光。
优选地,在所述的光刻方法中,第一光致抗蚀剂层和第二光致抗蚀剂层采用同一种材料。
优选地,在所述的光刻方法中,烘烤步骤采用的是软烘烤工艺。
在根据本发明第二方面的光刻方法中,由于,在第一光致抗蚀剂层涂覆步骤之后,并且在第二光致抗蚀剂层涂覆步骤之前,采用了烘烤工艺来对第一光致抗蚀剂层进行了烘烤,由此使得曝光步骤中的第一光致抗蚀剂层的光敏感度大于第二光致抗蚀剂层的材料的光敏感度;从而与根据本发明第一方面的光刻方法类似:由于第二光致抗蚀剂层的材料的光敏感度较小,所以即使由于第二光致抗蚀剂层处的光强减弱,仍能有效地对第二光致抗蚀剂层进行完整曝光;并且,由于第一光致抗蚀剂层的光敏感度较大,所以第一光致抗蚀剂层处的曝光不会产生很大的开口,即不会使得第一光致抗蚀剂层处的开口图案大于相应的掩膜开口图案的大小;由此本发明提供了一种既能够有效的控制厚光致抗蚀剂层上产生的开口图案的大小又能消除厚光致抗蚀剂层上的未曝光区域的光刻方法。
并且,在根据本发明第二方面的光刻方法中,即使第一光致抗蚀剂层和第二光致抗蚀剂层采用同一种材料,也能实现上述效果。
根据本发明的第三发明,提供了一种采用根据本发明第一方面所述的光刻方法或根据本发明第二方面所述的光刻方法而制成的半导体器件。
由于采用了根据本发明第一方面所述的光刻方法或根据本发明第二方面所述的光刻方法;因此,本领域技术人员可以理解的是,根据本发明第三方面的半导体器件同样能够实现根据本发明的第一方面的光刻方法或根据本发明第二方面所述的光刻方法所能实现的有益技术效果。即,本发明能够提供一种既能够有效的控制厚光致抗蚀剂层上产生的开口图案的大小又能消除厚光致抗蚀剂层上的未曝光区域的半导体器件结构。
附图说明
结合附图,并通过参考下面的详细描述,将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征,其中:
图1示意性地示出了根据现有技术采用厚光致抗蚀剂层时的曝光情况。
图2示意性地示出了光强与光致抗蚀剂层深度之间的对应关系。
图3示意性地示出了根据本发明的光刻方法的示意图。
图4示意性地示出了根据本发明的光刻方法的示意图。
图5示意性地示出了根据本发明第一实施例的光刻方法的流程图。
图6示意性地示出了根据本发明第二实施例的光刻方法的流程图。
需要说明的是,附图用于说明本发明,而非限制本发明。注意,表示结构的附图可能并非按比例绘制。并且,附图中,相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂,下面结合具体实施例和附图对本发明的内容进行详细描述。
[第一实施例]
图5示意性地示出了根据本发明第一实施例的光刻方法的流程图。如图5所示,本发明第一实施例提供了一种光刻方法,其包括:
第一光致抗蚀剂层涂覆步骤S1,用于在待刻蚀结构E上涂覆第一光致抗蚀剂层R1;
第二光致抗蚀剂层涂覆步骤S3,用于在待刻蚀结构E上涂覆第二光致抗蚀剂层R2(如图3所示);
曝光步骤S4,用于利用掩膜M对涂覆了第一光致抗蚀剂层R1和第二光致抗蚀剂层R2的结构进行曝光。
其中,第一光致抗蚀剂层R1的材料的光敏感度大于第二光致抗蚀剂层R2的材料的光敏感度。
如图4所示,其中示出了曝光步骤S4之后得到的结构,其中通过曝光得到了标号B所示的上窄下宽的开口形状。
具体地说,通过采用根据本发明第一实施例的光刻方法,由于第二光致抗蚀剂层R2的材料的光敏感度较小,所以即使由于第二光致抗蚀剂层R2处的光强减弱,仍能有效地对第二光致抗蚀剂层进行完整曝光;并且,由于第一光致抗蚀剂层R1的光敏感度较大,所以第一光致抗蚀剂层R1处的曝光不会产生很大的开口,即不会使得第一光致抗蚀剂层处的开口图案大于相应的掩膜M开口图案的大小。由此,可以得到如图4所示的上窄下宽的开口形状B。
本发明第一实施例提供了一种既能够有效的控制厚光致抗蚀剂层上产生的开口图案的大小又能消除厚光致抗蚀剂层上的未曝光区域的光刻方法。
[第二实施例]
图6示意性地示出了根据本发明第二实施例的光刻方法的流程图。如图6所示,本发明第二实施例提供了一种光刻方法,其包括:
第一光致抗蚀剂层涂覆步骤S1,用于在待刻蚀结构E上涂覆第一光致抗蚀剂层R1;
烘烤步骤S2,用于对涂覆有第一光致抗蚀剂层R1的结构进行烘烤;
第二光致抗蚀剂层涂覆步骤S3,用于在待刻蚀结构E上涂覆第二光致抗蚀剂层R2;
曝光步骤S4,用于利用掩膜M对涂覆了第一光致抗蚀剂层R1和第二光致抗蚀剂层R2的结构进行曝光。
在根据本发明第二实施例的光刻方法中,由于,在第一光致抗蚀剂层R1涂覆步骤之后,并且在第二光致抗蚀剂层涂覆步骤之前,采用了烘烤步骤S2中的烘烤工艺来对第一光致抗蚀剂层R1进行了烘烤,由此可以有效地使得曝光步骤中的第一光致抗蚀剂层R1的光敏感度大于第二光致抗蚀剂层R2的材料的光敏感度。
这样,在根据本发明第二实施例的光刻方法中,第一光致抗蚀剂层R1和第二光致抗蚀剂层R2可以采用同一种材料,也可以采用如第一实施例所述的材料,因此扩大了光致抗蚀剂材料的选择范围。
从而与根据本发明第一实施例的光刻方法类似:由于第二光致抗蚀剂层R2的材料的光敏感度较小,所以即使由于第二光致抗蚀剂层R2处的光强减弱,仍能有效地对第二光致抗蚀剂层进行完整曝光;并且,由于第一光致抗蚀剂层R1的光敏感度较大,所以第一光致抗蚀剂层R1处的曝光不会产生很大的开口,即不会使得第一光致抗蚀剂层处的开口图案大于相应的掩膜M开口图案的大小;由此,本发明第二实施例的光刻方法同样可以得到如图4所示的上窄下宽的开口形状B。
因此,本发明第二实施例同样提供了一种既能够有效的控制厚光致抗蚀剂层上产生的开口图案的大小又能消除厚光致抗蚀剂层上的未曝光区域的光刻方法。
优选地,在本发明第二实施的光刻方法中,第一光致抗蚀剂层R1和第二光致抗蚀剂层R2采用同一种材料。由于第一光致抗蚀剂层和第二光致抗蚀剂层采用同一种材料,由此可以简化制造工艺。
优选地,在所述的光刻方法中,烘烤步骤采用的例如是软烘烤工艺。
根据本发明的另一实施例,本发明还涉及通过上述方法得到的半导体器件结构。
可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (6)

1.一种光刻方法,其特征在于包括:
第一光致抗蚀剂层涂覆步骤,用于在待刻蚀结构上涂覆第一光致抗蚀剂层;
第二光致抗蚀剂层涂覆步骤,用于在待刻蚀结构上涂覆第二光致抗蚀剂层;以及
曝光步骤,用于利用掩膜对涂覆了第一光致抗蚀剂层和第二光致抗蚀剂层的结构进行曝光。
2.根据权利要求1所述的光刻方法,其特征在于,其中第一光致抗蚀剂层的材料的光敏感度大于第二光致抗蚀剂层的材料的光敏感度。
3.一种光刻方法,其特征在于包括:
第一光致抗蚀剂层涂覆步骤,用于在待刻蚀结构上涂覆第一光致抗蚀剂层;
烘烤步骤,用于对涂覆有第一光致抗蚀剂层的结构进行烘烤;
第二光致抗蚀剂层涂覆步骤,用于在待刻蚀结构上涂覆第二光致抗蚀剂层;以及
曝光步骤,用于利用掩膜对涂覆了第一光致抗蚀剂层和第二光致抗蚀剂层的结构进行曝光。
4.根据权利要求3所述的光刻方法,其特征在于,其中第一光致抗蚀剂层和第二光致抗蚀剂层采用同一种材料。
5.根据权利要求3或4所述的光刻方法,其特征在于,其中烘烤步骤采用的是软烘烤工艺。
6.一种采用了根据权利要求1至5之一所述的光刻方法制成的半导体器件。
CN2011101765172A 2011-06-28 2011-06-28 光刻方法及半导体器件 Pending CN102231045A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101765172A CN102231045A (zh) 2011-06-28 2011-06-28 光刻方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101765172A CN102231045A (zh) 2011-06-28 2011-06-28 光刻方法及半导体器件

Publications (1)

Publication Number Publication Date
CN102231045A true CN102231045A (zh) 2011-11-02

Family

ID=44843619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101765172A Pending CN102231045A (zh) 2011-06-28 2011-06-28 光刻方法及半导体器件

Country Status (1)

Country Link
CN (1) CN102231045A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992200A (zh) * 2015-12-30 2017-07-28 乐金显示有限公司 有机发光显示装置及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51114931A (en) * 1975-04-02 1976-10-09 Hitachi Ltd Photoresist pattern formation method
JPS57192027A (en) * 1981-05-20 1982-11-26 Matsushita Electric Ind Co Ltd Forming method of photosensitive resin window
JPS62144161A (ja) * 1985-12-19 1987-06-27 Toshiba Corp レジストパタ−ン形成方法
JP2003233067A (ja) * 2002-02-07 2003-08-22 Matsushita Electric Ind Co Ltd 反射型液晶表示素子の製造方法
JP2005084312A (ja) * 2003-09-08 2005-03-31 Seiko Epson Corp レジストパターニング方法及び半導体装置の製造方法
CN1825207A (zh) * 2002-01-30 2006-08-30 株式会社东芝 成膜方法/装置、图形形成方法及半导体器件的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51114931A (en) * 1975-04-02 1976-10-09 Hitachi Ltd Photoresist pattern formation method
JPS57192027A (en) * 1981-05-20 1982-11-26 Matsushita Electric Ind Co Ltd Forming method of photosensitive resin window
JPS62144161A (ja) * 1985-12-19 1987-06-27 Toshiba Corp レジストパタ−ン形成方法
CN1825207A (zh) * 2002-01-30 2006-08-30 株式会社东芝 成膜方法/装置、图形形成方法及半导体器件的制造方法
JP2003233067A (ja) * 2002-02-07 2003-08-22 Matsushita Electric Ind Co Ltd 反射型液晶表示素子の製造方法
JP2005084312A (ja) * 2003-09-08 2005-03-31 Seiko Epson Corp レジストパターニング方法及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992200A (zh) * 2015-12-30 2017-07-28 乐金显示有限公司 有机发光显示装置及其制造方法
CN106992200B (zh) * 2015-12-30 2020-07-24 乐金显示有限公司 有机发光显示装置及其制造方法

Similar Documents

Publication Publication Date Title
KR101491399B1 (ko) 전도성 유리 기판 및 전도성 유리 기판 제조방법
EP1580607A3 (en) Process solutions containing surfactants
JP2014072523A (ja) 活性層のイオン注入方法及び薄膜トランジスタの活性層のイオン注入方法
US20150029411A1 (en) Touch panel, conductive film and method for manufacturing the same
JP2014211474A (ja) ペリクル及びペリクルの製造方法
WO2017185921A1 (zh) 形成过孔的方法、阵列基板及其形成方法、显示装置
WO2015180357A1 (zh) 阵列基板及其制作方法和显示装置
CN106371294B (zh) 一种显示基板的制作方法、显示基板及显示装置
WO2016155429A1 (zh) 显示基板及其制造方法、显示装置
CN107272326B (zh) 一种光掩模和利用其制造用于滤色器的柱状间隔件的方法
CN104076599B (zh) 一种掩膜板及其制造方法
US20140377690A1 (en) Manufacturing Method of Mask Plate and Array Substrate
KR102323956B1 (ko) Tft 어레이 기판의 제조 방법 및 디스플레이 장치의 제조 방법
CN102231045A (zh) 光刻方法及半导体器件
CN106094427B (zh) 一种隔垫物的制备方法
CN105137710A (zh) 掩膜版及薄膜晶体管的制造方法
CN109917616A (zh) 用于双重图案化的掩模版的制作方法及双重图案化方法
JP2008153373A (ja) 半導体装置の製造方法
CN107818945B (zh) 一种功能层开孔的方法、阵列基板以及显示装置
JP6086245B2 (ja) スロープ及び該スロープの形成方法
US20090200619A1 (en) Systems and methods for mems device fabrication
CN102646576A (zh) 具有细微图案的半导体元件的制备方法
TW200741334A (en) Pattern forming method and gray-tone mask manufacturing method
CN113130383B (zh) 一种半导体结构及其制作方法
CN104282547B (zh) 麦克风mems减薄工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140425

C10 Entry into substantive examination
C41 Transfer of patent application or patent right or utility model
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20140425

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corp.

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Grace Semiconductor Manufacturing Corp.

WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111102

WD01 Invention patent application deemed withdrawn after publication