CN102222639A - 一种双镶嵌结构的形成方法 - Google Patents

一种双镶嵌结构的形成方法 Download PDF

Info

Publication number
CN102222639A
CN102222639A CN2010101547262A CN201010154726A CN102222639A CN 102222639 A CN102222639 A CN 102222639A CN 2010101547262 A CN2010101547262 A CN 2010101547262A CN 201010154726 A CN201010154726 A CN 201010154726A CN 102222639 A CN102222639 A CN 102222639A
Authority
CN
China
Prior art keywords
etching
hole
dielectric layer
formation method
watts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101547262A
Other languages
English (en)
Other versions
CN102222639B (zh
Inventor
韩宝东
张海洋
孙武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010154726.2A priority Critical patent/CN102222639B/zh
Publication of CN102222639A publication Critical patent/CN102222639A/zh
Application granted granted Critical
Publication of CN102222639B publication Critical patent/CN102222639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种双镶嵌结构的形成方法，提供衬底，所述衬底上形成有介质层，对所述介质层进行刻蚀，形成露出衬底表面的通孔；对位于通孔间的介质层进行刻蚀，以形成沟槽，所述沟槽用于连接相邻的通孔；对所述通孔间的介质层进行修复刻蚀，使其具有光滑的表面，所述刻蚀气体中包含有碳氟比例大于等于1∶2的气体。本发明可以提高填充的导电材料与通孔间介质层之间的密致程度，减少导电材料的填充孔洞，对应地，也减少了因孔洞产生的电子迁移失效的散点，提高双镶嵌结构的电学性能。

Description

一种双镶嵌结构的形成方法
技术领域
本发明涉及半导体制造工艺，特别涉及一种双镶嵌结构的形成方法。
背景技术
随着半导体器件的发展，半导体器件已经具有深亚微米结构，半导体集成电路IC中包含巨大数量的半导体元件。在这种大规模集成电路中，不仅包括单层互连结构，而且要在多层之间进行互连，因此，还包括多层互连结构，其中多个互连层互相堆叠，并通过位于多个互连层之间的介质层进行隔离。特别地，利用双镶嵌(dual-damascene)工艺形成多层互连结构时，需要预先在介质层中形成用于互连的沟槽和通孔，然后用导电材料如铜填充所述沟槽和通孔。
所述双镶嵌工艺，按照工艺实现先后方式的不同可分为两类：先沟槽工艺(Trench First)和先通孔(Via First)工艺。先沟槽工艺包括：首先在已沉积的介质层上刻蚀出沟槽图形，然后再刻蚀出通孔图形；先通孔工艺包括：首先在介质层中定义出穿过介质层的通孔，然后利用另一光刻胶层定义并形成沟槽。
在申请号为200610025649.4的中国专利申请中，提供了一种先通孔工艺的双镶嵌结构的形成方法，包括：
如图1所示，提供衬底100、依次在所述衬底100上形成刻蚀阻挡层101、介质层102、及位于所述介质层102上的光刻胶层103。其中，所述衬底100上还具有导电材料导线层(图中未标示)，所述刻蚀阻挡层101用以避免衬底100中的导电材料导线层暴露于氧气中或其他腐蚀层性化学工艺中，所述光刻胶层103中具有通孔图案；
如图2所示，以光刻胶层103为刻蚀掩膜，将光刻胶层103的通孔图案转移到介质层102中，形成穿过介质层102厚度的通孔201，露出其下方的刻蚀阻挡层101的表面；
如图3所示，在介质层102上和通孔201中形成抗反射层104，即通孔填充(gap filling)过程。抗反射层104用以降低曝光显影工艺中反射光的干扰，以提高图形定义的质量，增强后期的沟槽刻蚀效果；
如图4所示，在所述抗反射层104上形成具有沟槽图案的光刻胶层105；
如图5所示，形成沟槽202。具体工艺同时参考图4，包括以光刻胶层105为刻蚀掩膜，通过等离子刻蚀工艺，将光刻胶层105的沟槽图案转移到介质层102中，形成沟槽202，最后去除抗反射层104和光刻胶层105，以形成具有通孔201和沟槽202的双镶嵌图案，本图示出的沟槽202用于连通相邻的通孔201，连通的通孔201之间的区域为通孔间介质层203。
但是，在所述形成沟槽202的等离子刻蚀中，未被光刻胶105遮挡，即待形成沟槽202的介质层102暴露于等离子氛围中，其表面收集刻蚀离子的密度与表面形状有关，在凹的部位离子密度接近零，在平缓的部位小，在尖的部位最大。如图5所示，待形成沟槽202的介质层102边角，因其形状较尖，将会收集到更多的刻蚀离子，使该处被过刻蚀，造成位于沟槽下方的通孔间介质层203表面不光滑，如具有突起。
继续参考图6，在所述通孔和沟槽内填充导电材料，并对导电材料进行平坦化处理。但是，上述通孔间介质层不光滑的表面会造成导电材料与通孔间介质层203之间出现多个孔洞301。对于导电材料来讲，这些孔洞301具有良好的绝缘特性，对应的孔洞301位置将形成电子迁移率失效的散点，进而影响双镶嵌结构的电学性能。
发明内容
本发明解决的问题是提供一种双镶嵌结构的形成方法，使得通孔间的介质层具有光滑的表面，减少后续填充的导电材料的孔洞，对应地，也减少了因孔洞产生的电子迁移失效的散点，提高双镶嵌结构的电学性能。
为解决上述问题，本发明提供一种双镶嵌结构的形成方法，包括：
提供衬底，所述衬底上形成有介质层，对所述介质层进行刻蚀，形成露出衬底表面的通孔；
对位于通孔间的介质层进行刻蚀，以形成沟槽，所述沟槽用于连接相邻的通孔；
对所述通孔间的介质层进行修复刻蚀，使其具有光滑的表面，所述刻蚀气体中包含有碳氟比例大于等于1∶2的气体。
可选的，所述碳氟比例大于等于1∶2的气体为C4F8或C5F8。
可选的，所述刻蚀气体为C4F8和O2，其中，所述C4F8流量为10SCCM至50SCCM，O2流量为100SCCM至500SCCM。
可选的，所述刻蚀时间为10秒至60秒。
可选的，所述刻蚀的腔体压力为20毫托至40毫托，功率为200瓦至800瓦。
可选的，所述刻蚀气体为C5F8和O2，其中，所述C5F8流量为10SCCM至50SCCM，O2流量为100SCCM至500SCCM。
可选的，所述刻蚀时间为10秒至100秒。
可选的，所述刻蚀的腔体压力为40毫托至100毫托，功率为200瓦至1000瓦。
可选的，所述沟槽刻蚀的具体工艺为等离子体刻蚀，所述刻蚀气体包括有CF4和Ar。
可选的，所述CF4流量为100SCCM至500SCCM，Ar流量为200SCCM至500SCCM。
可选的，所述刻蚀时间为10秒至60秒。
可选的，所述等离子体刻蚀的腔体压力为50毫托至100毫托，功率为300瓦至1000瓦。
可选的，还包括对所述通孔及沟槽填充导电材料。
与现有技术相比，上述技术方案具有以下优点：本发明通过对位于沟槽下方的通孔间介质层进行修复，使所述通孔间介质层具有光滑的表面，以提高填充的导电材料与通孔间介质层之间的密致程度，减少导电材料的填充孔洞，对应地，也减少了因孔洞产生的电子迁移失效的散点，提高双镶嵌结构的电学性能。
附图说明
图1至图6是现有工艺双镶嵌结构制造方法的剖面结构示意图；
图7至图15为本发明一个实施例的双镶嵌结构制造方法的剖面结构示意图。
具体实施方式
实际双镶嵌结构制造中，需要刻蚀通孔间的介质层，以形成连通相邻通孔的沟槽，但通孔间的介质层的边角因其较尖的形状会被过刻蚀，造成剩下用作隔离部分的通孔间介质层具有不光滑的表面，所述不光滑的表面将导致在进行导电材料填充时形成孔洞，所述孔洞将成为电子迁移率失效的散点，进而影响双镶嵌结构的电学性能。
基于上述研究，本发明提供了一种双镶嵌结构的形成方法，包括：
提供衬底，所述衬底上形成有介质层，对所述介质层进行刻蚀，形成露出衬底表面的通孔；
对位于通孔间的介质层进行刻蚀，以形成沟槽，所述沟槽用于连接相邻的通孔；
对所述通孔间的介质层进行修复刻蚀，使其具有光滑的表面，所述刻蚀气体中包含有碳氟比例大于等于1∶2的气体。
通过本发明，可以使所述通孔间的介质层具有光滑的表面，以提高填充的导电材料与通孔间介质层之间的密致程度，减少导电材料的孔洞，对应地，也减少了因孔洞产生的电子迁移失效的散点，提高双镶嵌结构的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
图7至图15为本发明一个实施例的双镶嵌结构形成方法的结构剖面示意图。
首先，如图7所示提供基底。所述基底包括衬底1100及位于衬底上的介质层1102。因为双镶嵌结构是用于层间导电材料导线连通的，在所述衬底1100表面上应具有至少一处导电区域，使后面最终形成的双镶嵌结构的底部是与该衬底表面上的导电区域相电连通，以实现互连结构间的电连通。
继续参考图7，还可在所述介质层1102与所述衬底1100之间形成刻蚀阻挡层1101。所述刻蚀阻挡层1101是用于保护下面的衬底1100，要求刻蚀阻挡层1101在刻蚀速率方面要低于其上的介质层1102，以防止后续刻蚀介质层1102时发生过刻蚀，损伤到下面的衬底1100。根据选取的介质层1102的不同，对应的刻蚀阻挡层1101不同。选取的介质层1102若为掺氟的氧化硅、掺碳的氧化硅、或者利用液态的胶状氧化硅基材料形成的多孔介质层，则刻蚀阻挡层1101可为氮化硅、氮氧化硅，或氮碳化硅。作为一个实施例，所述介质层1102为掺碳的氧化硅，所述刻蚀阻挡层1101为氮化硅。
然后，如图8和图9所示，对所述介质层1102进行图形化处理，以形成通孔1201的基底结构。具体形成过程为：在介质层1102上涂布光刻胶1103并进行图形化处理，再以所述光刻胶1103为掩膜对介质层1102进行刻蚀形成通孔1201，所述刻蚀的工艺为反应离子刻蚀工艺。
在本实施例中，是直接以光刻胶为掩膜对通孔1201进行刻蚀的，在本发明的其他实施例中，还可以在介质层1102上再形成一层硬掩膜层进行图形化后，再以光刻胶及该硬掩膜层一起作为掩膜进行通孔1201的刻蚀，该硬掩膜层的存在，可以令形成的通孔边缘形状更好，在此不加详细描述。
对于所述双镶嵌结构，在形成通孔以后，还需要再次进行图形化及干法刻蚀步骤以形成沟槽。形成沟槽以前，需要对所述双镶嵌结构的介质层1102上和通孔1201内形成抗反射层，所述形成抗反射层的目的在于提高曝光显影工艺的分辨率。
如图10所示，在所述介质层1102上和通孔1201内形成抗反射层1104，所述抗反射层1104为胶状氧化硅基材料，形成方式为自动旋转涂覆。
紧接着，如图11所示，结合图12，在抗反射层1104上形成图形化的光刻胶1103后，需要对所述介质层1102进行沟槽1202的图形化处理，并刻蚀所述抗反射层1104以及部分的介质层1102以形成沟槽1202，所述沟槽1202位于通孔上，用于同多个相邻的通孔进行导通连接。位于通孔间的剩余的介质层用作通孔间介质层1203。本图示出的沟槽与相邻的三个通孔进行连接，作为其它实施例，也可以用于连接其它数目的通孔。
所述沟槽的刻蚀工艺为反应离子刻蚀工艺，可以使用等离子体型刻蚀设备，所述刻蚀设备的腔体压力为50毫托至100毫托，功率为300瓦至1000瓦，CF4流量为100SCCM至500SCCM，Ar流量为200SCCM至500SCCM，刻蚀反应时间为10秒至60秒。
如图12所示形成有沟槽1202，在形成沟槽1202的等离子刻蚀中，待刻蚀的介质层1102表面暴露于等离子氛围中，其表面刻蚀离子的密度与形状有关，在凹的部位离子密度接近零，在平缓的离子密度部位小，在尖的离子密度部位最大。因此，介质层1102边角因其形状较尖，相对于其他位置将会收集到更多的刻蚀离子，使该处被过刻蚀，造成位于沟槽1202下方的通孔间介质层1203表面不光滑，如具有突起。
在后续填充导电材料时，所述不光滑的通孔间介质层1203表面会造成导电材料与通孔间介质层1203之间出现多个孔洞。对于导电材料来讲，这些孔洞具有良好的绝缘特性，对应的孔洞位置将形成电子迁移率失效的散点，进而影响双镶嵌结构的电学性能。
紧接着，如图13所示，对所述不光滑的通孔间介质层1203表面进行修复。具体工艺可以为采用等离子体型刻蚀设备，刻蚀设备的腔体压力为20毫托至40毫托，功率为200瓦至800瓦，C4F8流量为10SCCM至50SCCM，O2流量为100SCCM至500SCCM，刻蚀反应时间为10秒至60秒。
所述刻蚀气体为C4F8，因为含碳量较高，侧重于对大面积的刻蚀，可以有针对性的对隔离部分进行修复，使其具有光滑的表面，最佳的为如图13所示的具有半球形表面的通孔间介质层1302。
作为其它实施例，还可以使用其它的刻蚀气体，所述刻蚀气体需满足碳氟比例大于或等于1∶2，如C5F8。具体工艺可以为采用等离子体型刻蚀设备，刻蚀设备的腔体压力为40毫托至100毫托，功率为200瓦至1000瓦，C5F8流量为10SCCM至50SCCM，O2流量为100SCCM至500SCCM，刻蚀反应时间为10秒至100秒。
如图14所示，去除图13中的光刻胶层1105和抗反射层1104，形成双镶嵌结构。
再接着，如图15所示，向通孔1201和沟槽开口1202中填充导电材料3301，所述导电材料3301为铜、氮化钽或钽。因为所述修复后的通孔间介质层1302具有光滑的表面，使得填充的导电材料1301与通孔间介质层1302具有良好的接触表面，减少导电材料的填充孔洞，对应地，也减少了因孔洞产生的电子迁移失效的散点，提高双镶嵌结构的电学性能。
最后，对导电材料进行平坦化处理，形成双镶嵌结构。即对导电材料3301进行平坦化处理，形成与具有导电结构的衬底1101相连的导电材料互连双镶嵌结构。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (13)

1.一种双镶嵌结构的形成方法，其特征在于，包括：
提供衬底，所述衬底上形成有介质层，对所述介质层进行刻蚀，形成露出衬底表面的通孔；
对位于通孔间的介质层进行刻蚀，以形成沟槽，所述沟槽用于连接相邻的通孔；
对所述通孔间的介质层进行修复刻蚀，使其具有光滑的表面，所述刻蚀气体中包含有碳氟比例大于等于1∶2的气体。
2.根据权利要求1所述的形成方法，其特征在于，所述碳氟比例大于等于1∶2的气体为C4F8或C5F8。
3.根据权利要求2所述的形成方法，其特征在于，所述刻蚀气体为C4F8和O2，其中，所述C4F8流量为10SCCM至50SCCM，O2流量为100SCCM至500SCCM。
4.根据权利要求3所述的形成方法，其特征在于，所述刻蚀时间为10秒至60秒。
5.根据权利要求3所述的形成方法，其特征在于，所述刻蚀的腔体压力为20毫托至40毫托，功率为200瓦至800瓦。
6.根据权利要求2所述的形成方法，其特征在于，所述刻蚀气体为C5F8和O2，其中，所述C5F8流量为10SCCM至50SCCM，O2流量为100SCCM至500SCCM。
7.根据权利要求6所述的形成方法，其特征在于，所述刻蚀时间为10秒至100秒。
8.根据权利要求6所述的形成方法，其特征在于，所述刻蚀的腔体压力为40毫托至100毫托，功率为200瓦至1000瓦。
9.根据权利要求1所述的形成方法，其特征在于，所述沟槽刻蚀的具体工艺为等离子体刻蚀，所述刻蚀气体包括有CF4和Ar。
10.根据权利要求9所述的形成方法，其特征在于，所述CF4流量为100SCCM至500SCCM，Ar流量为200SCCM至500SCCM。
11.根据权利要求10所述的形成方法，其特征在于，所述刻蚀时间为10秒至60秒。
12.根据权利要求10所述的形成方法，其特征在于，所述等离子体刻蚀的腔体压力为50毫托至100毫托，功率为300瓦至1000瓦。
13.根据权利要求1所述的形成方法，其特征在于，还包括对所述通孔及沟槽填充导电材料。
CN201010154726.2A 2010-04-14 2010-04-14 一种双镶嵌结构的形成方法 Active CN102222639B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010154726.2A CN102222639B (zh) 2010-04-14 2010-04-14 一种双镶嵌结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010154726.2A CN102222639B (zh) 2010-04-14 2010-04-14 一种双镶嵌结构的形成方法

Publications (2)

Publication Number Publication Date
CN102222639A true CN102222639A (zh) 2011-10-19
CN102222639B CN102222639B (zh) 2015-03-11

Family

ID=44779154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010154726.2A Active CN102222639B (zh) 2010-04-14 2010-04-14 一种双镶嵌结构的形成方法

Country Status (1)

Country Link
CN (1) CN102222639B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713402B2 (en) * 2002-05-31 2004-03-30 Texas Instruments Incorporated Methods for polymer removal following etch-stop layer etch
CN1577794A (zh) * 2003-07-09 2005-02-09 台湾积体电路制造股份有限公司 镶嵌式金属内连线的制造方法及介电层的修复程序
CN1716564A (zh) * 2004-06-28 2006-01-04 中芯国际集成电路制造(上海)有限公司 集成电路器件形成隔离物后修复等离子体损伤的方法
CN101057314A (zh) * 2004-11-16 2007-10-17 应用材料股份有限公司 移除残余物的后蚀刻处理
CN101086978A (zh) * 2006-06-08 2007-12-12 中芯国际集成电路制造(上海)有限公司 提高存储单元电容器面积的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713402B2 (en) * 2002-05-31 2004-03-30 Texas Instruments Incorporated Methods for polymer removal following etch-stop layer etch
CN1577794A (zh) * 2003-07-09 2005-02-09 台湾积体电路制造股份有限公司 镶嵌式金属内连线的制造方法及介电层的修复程序
CN1716564A (zh) * 2004-06-28 2006-01-04 中芯国际集成电路制造(上海)有限公司 集成电路器件形成隔离物后修复等离子体损伤的方法
CN101057314A (zh) * 2004-11-16 2007-10-17 应用材料股份有限公司 移除残余物的后蚀刻处理
CN101086978A (zh) * 2006-06-08 2007-12-12 中芯国际集成电路制造(上海)有限公司 提高存储单元电容器面积的方法

Also Published As

Publication number Publication date
CN102222639B (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
CN104425357B (zh) 双镶嵌结构的形成方法
KR101747481B1 (ko) 비아들에 의해 접속된 도체들의 네트워크들을 만들기 위한 리소그래피 방법
CN101055421A (zh) 双镶嵌结构的形成方法
US8030779B2 (en) Multi-layered metal interconnection
CN101295665A (zh) 一种喇叭状接触的制作方法
CN102097361B (zh) 双镶嵌结构的形成方法
CN102222639B (zh) 一种双镶嵌结构的形成方法
KR100800786B1 (ko) 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크
KR100827436B1 (ko) 서로 다른 다공성 특성을 갖는 다층의 평탄화층을 이용하여반도체 기판 상에 듀얼 다마신 배선 구조를 형성하는 방법
CN102446814A (zh) 双镶嵌结构的形成方法
CN102867741B (zh) 半导体的制造方法
KR101204919B1 (ko) 반도체 소자 및 그 제조 방법
KR100289672B1 (ko) 자기배열된언랜디드비아의금속화방법
JP2007165603A (ja) 配線構造の製造方法
US7300872B2 (en) Method for manufacturing semiconductor device using dual-damascene pattern
KR100364819B1 (ko) 반도체 소자의 제조방법
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100271403B1 (ko) 반도체 소자내의 콘택트 홀 형성방법
KR101181271B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100226786B1 (ko) 반도체소자의 배선 형성방법
JPH04359544A (ja) 平坦型配線層の形成法
KR100421280B1 (ko) 반도체 소자의 다층 금속 배선 형성 방법
KR100755133B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100861838B1 (ko) 반도체 소자의 금속배선 형성 방법
JP2006054296A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA

Effective date: 20121102

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121102

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant