CN101086978A - 提高存储单元电容器面积的方法 - Google Patents

提高存储单元电容器面积的方法 Download PDF

Info

Publication number
CN101086978A
CN101086978A CN 200610027449 CN200610027449A CN101086978A CN 101086978 A CN101086978 A CN 101086978A CN 200610027449 CN200610027449 CN 200610027449 CN 200610027449 A CN200610027449 A CN 200610027449A CN 101086978 A CN101086978 A CN 101086978A
Authority
CN
China
Prior art keywords
etching
capacitor
dielectric
glass
wet etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200610027449
Other languages
English (en)
Inventor
吴金刚
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200610027449 priority Critical patent/CN101086978A/zh
Publication of CN101086978A publication Critical patent/CN101086978A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及提高DRAM存储单元电容器面积的方法，该方法包括：在硅衬底上形成DRAM的字线；在硅衬底上形成浅沟隔离；制作位线；电介质覆盖，并形成存储电容的接触窗；填充材料到接触窗；交替形成两种电介质层；第一次刻蚀形成电容器图案；第二次刻蚀形成两种电介质层的不同刻蚀度；进行电容器的制作。由于该方法采用两种电介质材料和两步刻蚀方法，使两种电介质材料的刻蚀速率不同，因此，得到不规则的表面，由此增加其存储单元电容的面积，从而提高存储单元电容值。

Description

提高存储单元电容器面积的方法
技术领域
本发明涉及动态随机存取存储器(Dynamic Random Access Memory，DRAM)存储电容的制作方法，特别是涉及利用多层未掺杂玻璃(UndopedSilicon Glass，USG)和硼磷硅玻璃(Borophosphosilicate Glass，BPSG)提高DRAM存储单元电容器面积的方法。
背景技术
高密度和高性能的DRAM需要足够的存储单元电容。随着DRAM尺寸的降低和密度的提高，电容器关键尺寸越来越小。为了满足电容要求，本领域的技术人员作了很多努力以提高电容，如应用HSG(HemisphericGrain)和寻找如Al2O3、HfO2(Hafnium oxide)或Ta2O5的高介电常数电介质。现在常用的是Al2O3，正在开发HfO2，Ta2O5，大使后者的漏电流太大，会影响产品的可靠性。随着半导体存储器件的高度集成，单位单元的面积以及单元之间的间距减小，但是又需要在小区域内具有大电容量的电容器，以提供预定的电容量。如本领域的普通技术人员公知的，半导体存储器件的电容器包括存储节点电极的下电极、也称为极板电极的上电极以及两者之间的电介质层。确保电容器的大电容量的常规方法包括使用电介质材料作为电介质层、减小电介质层的厚度、和/或增加电容器的存储节点电极的表面积。增加存储节点电极表面积的方法包括形成三维存储节点电极，例如圆柱形凹形电极。
发明内容
为解决上述问题，提出了本发明。
本发明的目的是通过提高DRAM存储电容器的面积来提高其电容量。
为了达到上述目的，本发明采用两种不同的电介质材料交替形成多层电介质提高DRAM存储单元的电容量。
本发明的利用多层电介质提高存储单元电容器面积的方法，包括：
在硅衬底上形成DRAM的字线；
在硅衬底上形成浅沟隔离；
制作位线；
电介质覆盖，并形成存储电容的接触窗；
填充接触窗材料；
交替形成两种电介质层；
第一次刻蚀形成电容器图案；
第二次刻蚀形成两种电介质层的不同刻蚀度；
进行电容器的制作。
根据本发明，两种电介质层材料为掺杂硅玻璃和未掺杂硅玻璃。
掺杂硅玻璃是硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)或硼硅玻璃(BSG)，而未掺杂硅玻璃是二氧化硅，是四乙氧基硅烷通过等离子增强化学气相淀积(PECVD)形成。
本发明的提高存储单元电容器面积的方法，采用两种电介质交替形成多层电介质，并进行两次刻蚀，所述的第一次刻蚀为干式刻蚀，采用C4F6或C5F8刻蚀气体，第二次刻蚀为湿式刻蚀。湿式刻蚀是热SCl(H2O2+NH3+H2O)湿式刻蚀，其采用氨气、过氧化氢、去离子水。热SCl湿式刻蚀在50～65℃进行，较好是在60℃进行。湿式刻蚀也可以是氢氟酸/硫酸(HF/H2SO4)。
本发明的提高DRAM存储单元电容器面积的方法，由于采用两种电介质材料和两步刻蚀方法，使两种电介质材料的刻蚀速率不同，因此，得到不规则的表面，由此增加其存储单元电容的面积，从而提高存储单元电容量。
附图说明
下面结合附图详细介绍本发明。然而需要注意的是，这些附图只是用来说明本发明的典型实施例，而不构成为对本发明的任何限制，在不背离本发明的构思的情况下，可以具有其他更多等效实施例。而本发明的保护范围由权利要求书决定。
图1是根据本发明，在DRAM的字线、位线形成后，交替覆盖两种电介质层的截面图。
图2是根据本发明，两种电介质层在第一次干式刻蚀形成电容器图案后的截面图。
图3是根据本发明，两种电介质层在第二次湿式刻蚀后，形成不同刻蚀度，电容器面积增加的截面示意图。
附图标记说明
1浅沟隔离      2字线
3位线          4多晶硅接触窗
5掺杂硅玻璃    6未掺杂硅玻璃
具体实施方式
下面结合附图和实施例详细介绍本发明。
实施例
如图1所示，首先在硅衬底上形成DRAM的字线2；再形成浅沟隔离1；形成位线3，并覆盖电介质材料，以及在电介质层形成存储电容器的接触4，填充接触窗材料；由于这些都是常规工艺，在此不进行详细说明。
采用常规技术，如化学气相淀积(CVD)方法淀积一层掺杂硅玻璃层5，如硼磷硅玻璃，厚度为1500；再用等离子增强化学气相淀积方法采用四乙氧基硅烷淀积形成一层未掺杂硅玻璃层6，厚度为1500；这样交替淀积5～6层，电介质层的数量一般根据产品要求来决定，总厚度为2μm以下，一般根据产品要求来定。
采用干式刻蚀，如采用C4F6或C5F8刻蚀气体，对交替形成的电介质层进行第一次刻蚀，形成如图2所示的结构。
然后，采用湿式刻蚀，如热SC1湿式刻蚀，就是用氨气、过氧化氢、去离子水的混合物，在60℃下进行第二次刻蚀，形成刻蚀度不同的侧表面外观，如图3所示。
然后填充导电材料，如多晶硅等，进行电容器的后续制程。
图4A～4D是本发明的实施例的电容器的截面的扫描电子显微镜照片。
其中图4A为电容器整个侧表面的图，图4B为电容器侧表面的底部图，图4C为电容器侧表面的中部图，图4D为电容器侧表面的顶部图。
从中可以看出电容器的侧表面面积明显增加。
比较例
采用标准方法形成电容器结构。
前面字线、位线及电容器接触窗的形成同实施例1。
与实施例1不同的是只淀积一层掺杂多晶硅，如采用化学气相淀积方法形成一层硼磷硅玻璃，厚度为2μm以下。
采用等离子刻蚀方法，如采用C4F6或C5F8刻蚀气体，进行刻蚀形成侧表面平滑的外观。
再进行导电材料如多晶硅的填充以及进行电容器的后续制程。
对实施例的多层结构电容器和比较例的标准结构电容器进行比较，结果如表1。
表1
    项目   单位               标准结构(比较例)          多层结构(实施例)
单元电容(高) fF/单元 32.45  32.44  32.40  32.93  35.98  36.36  35.15
单元电容(低) fF/单元 26.86  26.91  26.67  27.08  29.27  29.62  28.63
漏电流() fF/单元 2.81  2.45  2.88  3.13  5.37  5.27  5.45
漏电流() fF/单元 1.95  1.79  1.62  1.94  1.16  1.05  1.75
击穿电压 伏 -3.20  -3.21  -3.19  -3.19  -3.20  -3.21  -3.21
从表1中可以看出，采用本发明的多层结构的电容器比标准结构的电容器电容量高约2fF/单元，而漏电流和击穿电压则相同。
虽然以上所述是针对本发明的实施例，但本发明的其它及进一步的实施例可以在不背离其基本范围之下设计出，而其保护范围是由权利要求书的范围决定。

Claims (12)

1.提高DRAM存储单元电容器面积的方法，包括：
在硅衬底上形成DRAM的字线；
在硅衬底上形成浅沟隔离；
制作位线；
电介质覆盖，并形成存储电容的接触窗；
填充材料到接触窗；
交替形成两种电介质层；
第一次刻蚀形成电容器图案；
第二次刻蚀形成两种电介质层的不同刻蚀度；
进行电容器的后续制程。
2.根据权利要求1所述的方法，其特征在于，所述的两种电介质层材料为掺杂硅玻璃和未掺杂硅玻璃。
3.根据权利要求2所述的方法，其特征在于，所述的掺杂硅玻璃是硼磷硅玻璃(BPSG)。
4.根据权利要求2所述的方法，其特征在于，所述的掺杂硅玻璃是磷硅玻璃(PSG)。
5.根据权利要求2所述的方法，其特征在于，所述的掺杂硅玻璃是硼硅玻璃(BSG)。
6.根据权利要求2所述的方法，其特征在于，所述的未掺杂硅玻璃是二氧化硅。
7.根据权利要求2所述的方法，其特征在于，所述的二氧化硅是四乙氧基硅烷通过等离子增强化学气相淀积(PECVD)形成。
8.根据权利要求1所述的方法，其特征在于，所述的第一次刻蚀为干式刻蚀，采用C4F6或C5F8刻蚀气体。
9.根据权利要求1所述的方法，其特征在于，所述的第二次刻蚀为湿式刻蚀。
10.根据权利要求9所述的方法，其特征在于，所述的湿式刻蚀是热SC1(H2O2+NH3+H2O)，即氨气、过氧化氢、去离子水湿式刻蚀或者氢氟酸/硫酸(HF/H2SO4)或者BHF。
11.根据权利要求10所述的方法，其特征在于，所述的热SC1湿式刻蚀在50～65℃进行。
12.根据权利要求10所述的方法，其特征在于，所述的热SC1湿式刻蚀在60℃进行。
CN 200610027449 2006-06-08 2006-06-08 提高存储单元电容器面积的方法 Pending CN101086978A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610027449 CN101086978A (zh) 2006-06-08 2006-06-08 提高存储单元电容器面积的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610027449 CN101086978A (zh) 2006-06-08 2006-06-08 提高存储单元电容器面积的方法

Publications (1)

Publication Number Publication Date
CN101086978A true CN101086978A (zh) 2007-12-12

Family

ID=38937838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610027449 Pending CN101086978A (zh) 2006-06-08 2006-06-08 提高存储单元电容器面积的方法

Country Status (1)

Country Link
CN (1) CN101086978A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222639A (zh) * 2010-04-14 2011-10-19 中芯国际集成电路制造(上海)有限公司 一种双镶嵌结构的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222639A (zh) * 2010-04-14 2011-10-19 中芯国际集成电路制造(上海)有限公司 一种双镶嵌结构的形成方法
CN102222639B (zh) * 2010-04-14 2015-03-11 中芯国际集成电路制造(上海)有限公司 一种双镶嵌结构的形成方法

Similar Documents

Publication Publication Date Title
CN108538835B (zh) 电容器阵列结构及其制备方法
JP3079021B2 (ja) 半導体コンデンサ構造体および形成方法
US7888725B2 (en) Electronic devices including electrode walls with insulating layers thereon
US7902081B2 (en) Methods of etching polysilicon and methods of forming pluralities of capacitors
US20010012224A1 (en) Rugged metal electrodes for metal-insulator-metal capacitors
KR100517577B1 (ko) 자기-정렬된 다중 크라운 저장 캐패시터 형성방법
US7696056B2 (en) Methods of forming capacitors
CN102339832A (zh) 半导体器件的柱型电容器及其制造方法
KR20120093731A (ko) 반도체소자의 스토리지노드 형성방법 및 이를 이용한 커패시터 형성방법
CN110957304A (zh) 一种电容器结构及其制造方法
US8828864B2 (en) Semiconductor device and method for manufacturing the same
US6143605A (en) Method for making a DRAM capacitor using a double layer of insitu doped polysilicon and undoped amorphous polysilicon with HSG polysilicon
CN101086978A (zh) 提高存储单元电容器面积的方法
US20020093090A1 (en) Method to form a corrugated structure for enhanced capacitance
US6162680A (en) Method for forming a DRAM capacitor
KR100960471B1 (ko) 반도체 소자 및 그 제조 방법
US20130078782A1 (en) Method for manufacturing semiconductor device
US6426527B1 (en) Semiconductor memory and method for fabricating the same
CN116584163A (zh) 用于控制底部电极结构及提供其顶部支撑的设备及方法
US6090664A (en) Method for making a stacked DRAM capacitor
US6043131A (en) Method for making a flower shaped DRAM capacitor
CN1121065C (zh) 动态随机存取存储器的电容器的制造方法
US20040198045A1 (en) Method for forming a titanium nitride layer
US20090152677A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN101685801B (zh) 堆叠电容的存储电极的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20071212