CN102208351A - 空气侧墙围栅硅纳米线晶体管的制备方法 - Google Patents

空气侧墙围栅硅纳米线晶体管的制备方法 Download PDF

Info

Publication number
CN102208351A
CN102208351A CN 201110139383 CN201110139383A CN102208351A CN 102208351 A CN102208351 A CN 102208351A CN 201110139383 CN201110139383 CN 201110139383 CN 201110139383 A CN201110139383 A CN 201110139383A CN 102208351 A CN102208351 A CN 102208351A
Authority
CN
China
Prior art keywords
etching
sin
preparation
sio
deposit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201110139383
Other languages
English (en)
Other versions
CN102208351B (zh
Inventor
黄如
诸葛菁
樊捷闻
艾玉杰
王润声
黄欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201110139383A priority Critical patent/CN102208351B/zh
Publication of CN102208351A publication Critical patent/CN102208351A/zh
Application granted granted Critical
Publication of CN102208351B publication Critical patent/CN102208351B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公布了一种以空气为侧墙的围栅硅纳米线晶体管的制备方法。包括：隔离并淀积SiO2；定义纳米线区域和大源漏区域；将光刻胶上的图形转移到SiO2硬掩膜上；淀积与Si有高刻蚀选择比的材料A；定义Fin硬掩膜；将光刻胶上的图形转移到材料A硬掩膜上；源漏注入；形成Si Fin和大源漏；形成纳米线；定义沟道区；将光刻胶上露出来区域的材料A去除；将光刻胶露出来区域的SiO2去除；形成栅氧化层；淀积多晶硅；多晶硅注入；淀积SiN；定义栅线条；形成栅线条；淀积SiN；形成SiN侧墙；淀积和化学机械抛光SiO2；湿法腐蚀SiN；淀积SiO2；退火；完成器件制备。本发明空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，适用于高性能逻辑电路应用。

Description

空气侧墙围栅硅纳米线晶体管的制备方法
技术领域
本发明属于CMOS超大规模集成电路(ULSI)制造领域，具体涉及一种以空气为侧墙的围栅硅纳米线晶体管的制备方法。
背景技术
随着器件尺寸深入到深亚微米和纳米领域，由于电荷分享作用导致阈值电压随着沟道长度的减小而减小(Vt roll-off)。另外，漏端电势对沟道的影响变强，使得栅对沟道的控制能力相对变弱，表现出较明显的漏致势垒降低效应。栅对沟道的控制能力减弱又带来亚阈值斜率的退化，亚阈区泄漏电流增加。
为了增强栅对沟道的控制能力，可以采用双栅、多栅结构。由于围栅结构和纳米级的沟道直径，围栅硅纳米线晶体管具有非常优秀的短沟道效应控制能力，有希望在极短沟长时实现一维准弹道输运，是在10nm以下有希望得到应用的新型器件类型。另外，围栅硅纳米线晶体管具有良好的CMOS工艺兼容能力，故近年来，围栅硅纳米线晶体管得到了广泛的关注。
但是由于其围栅结构和纳米级沟道尺寸，寄生边缘(fringing)电容在总电容中的比重较大，有可能导致器件瞬态响应的严重退化。围栅硅纳米线晶体管的边缘电容示意图如图1所示。
发明内容
为了减小栅和源漏之间的电容耦合效应，从而减小边缘寄生电容，可以采用较低介电常数的材料作为侧墙。空气具有极低的介电常数，本发明提供了一种以空气为侧墙的围栅硅纳米线晶体管的制备方法。
本发明提供的技术方案如下：
一种以空气为侧墙的围栅硅纳米线晶体管的制备方法，其特征在于，该晶体管在SOI衬底上制备，步骤如下：
1)隔离工艺；
2)采用淀积或者氧化工艺形成SiO2层，其厚度需满足：使步骤8)的注入离子能穿过SiO2层到达下方的Si，同时能耐步骤9)的刻蚀；
3)光刻定义纳米线区域和大源漏区域；
4)通过刻蚀将光刻胶上的图形转移到SiO2硬掩膜上；
5)淀积与Si有较高刻蚀选择比的材料A(如SiN、SiO2等)，淀积的厚度需满足：能够阻挡步骤8)的注入离子到达材料A下的Si，同时能耐步骤9)的刻蚀；
6)光刻定义Fin(鳍状细线条)硬掩膜；
7)通过刻蚀将光刻胶上的图形转移到材料A硬掩膜上；
8)注入源漏；
9)以SiO2和材料A硬掩膜作为阻挡层，刻蚀Si形成Si Fin和大源漏；
10)干氧氧化，形成纳米线；
11)光刻定义沟道区；
12)通过刻蚀将光刻胶上露出来区域的材料A去除；
13)通过湿法腐蚀将光刻胶露出来区域的SiO2去除；
14)形成栅氧化层；
15)淀积多晶硅；
16)注入多晶硅；
17)淀积SiN；
18)光刻定义栅线条；
19)通过刻蚀将光刻胶上的图形转移到多晶硅和SiN上，形成栅线条；
20)淀积SiN；
21)刻蚀SiN形成SiN侧墙；
22)淀积SiO2；
23)化学机械抛光(CMP)SiO2，以SiN为停止层；
24)湿法腐蚀SiN；
25)淀积SiO2；
26)退火激活杂质；
27)采用常规CMOS后端工艺完成后续流程，完成器件制备。
所述步骤1)采用硅岛隔离或者硅的局部氧化(LOCOS)隔离。
所述步骤4)、7)、9)、12)、19)、21)采用的是各项异性干法刻蚀。
所述步骤2)、5)、15)、17)、20)、22)、25)采用的是化学气相淀积方法。
所述步骤8)采用的是0度角注入。
所述步骤10)采用的是干氧氧化或氢氧合成氧化。
所述步骤13)采用的是氢氟酸去掉氧化硅。
所述步骤14)采用的是干氧氧化形成SiO2介质层，或采用其他高介电常数的介质层。
所述步骤24)采用的是用170℃浓磷酸去除SiN。
本发明的有益效果：本发明提供的方法，与CMOS工艺流程相兼容，空气侧墙的引入能有效减小器件的寄生电容，提高器件瞬态响应特性，适用于高性能逻辑电路应用。
附图说明
图1围栅硅纳米线器件边缘电容示意图
图2到图11是实施实例的工艺流程图，图中各层材料的说明如下：
1-Si            2-埋氧化层
3-SiO2          4-SiN
5-多晶硅        6-空气
具体实施方式
下面结合附图和具体实施例对本发明作进一步阐述。
实施例1：空气侧墙的围栅硅纳米线器件的工艺制备流程如下：
从SOI(Silicon-On-Insulator，绝缘衬底上的硅)衬底(埋氧化层上的Si厚度为 
Figure BDA0000064218220000031
出发：
1.采用硅岛隔离方法
2.采用低压化学气相淀积技术(LPCVD)淀积 
Figure BDA0000064218220000032
3.光刻定义纳米线区域和大源漏区
4.采用反应离子刻蚀技术(RIE)刻蚀 
Figure BDA0000064218220000033
将光刻胶上的图形转移到SiO2上形成大源漏的硬掩模，并去胶清洗，如图2所示
5.采用低压化学气相淀积技术(LPCVD)淀积 
Figure BDA0000064218220000034
6.光刻定义Fin条
7.采用反应离子刻蚀技术(RIE)刻蚀 
Figure BDA0000064218220000035
将光刻胶上的图形转移到SiN上，形成SiN的Fin条硬掩模
8.0度角源漏注入，如图3所示
9.以SiN和SiO2为硬掩膜，采用感应耦合等离子(ICP)刻蚀方法刻蚀 
Figure BDA0000064218220000041
形成Si Fin条和大源漏，如图4所示
10.干氧氧化，形成硅纳米线，如图5所示
11.光刻定义沟道区
12.采用反应离子刻蚀技术(RIE)刻蚀 
13.采用缓冲氢氟酸(BHF)将干氧氧化的SiO2腐蚀掉，形成悬空纳米线，如图6所示
14.栅氧氧化，形成5nm栅氧化层
15.采用低压化学气相淀积技术(LPCVD)淀积多晶硅 
Figure BDA0000064218220000043
16.As注入，能量60Kev，剂量4×1015cm-2
17.淀积 
Figure BDA0000064218220000044
18.光刻定义栅线条
19.采用反应离子刻蚀技术(RIE)刻蚀 
Figure BDA0000064218220000045
和感应耦合等离子(ICP)刻蚀多晶硅 
Figure BDA0000064218220000046
将光刻胶上的图形转移到多晶硅上形成栅线条，如图7所示
20.采用低压化学气相淀积技术(LPCVD)淀积 
Figure BDA0000064218220000047
21.采用反应离子刻蚀技术(RIE)刻蚀 形成SiN侧墙，如图8所示
22.采用低压化学气相淀积技术(LPCVD)淀积 
Figure BDA0000064218220000049
如图9所示
23.化学机械抛光(CMP) 
Figure BDA00000642182200000410
以SiN为停止层，如图10所示
24.170℃浓磷酸湿法选择腐蚀SiN，形成空气侧墙
25.采用低压化学气相淀积技术(LPCVD)淀积 
Figure BDA00000642182200000411
如图11所示
26.氮气中1050℃快速热退火(RTP)5秒钟，激活杂质
27.光刻金属接触孔
28.采用反应离子刻蚀技术(RIE)刻蚀 
Figure BDA00000642182200000412
采用缓冲氢氟酸(BHF)将孔内剩余的氧化硅腐蚀干净，去胶清洗
29.溅射Ti/Al， 
30.光刻金属引线
31.RIE刻蚀Al/Ti 
Figure BDA00000642182200000414
去胶清洗
32.N2+H2中430℃下退火30分钟，合金化，器件制备完成
实施例2：如实施实例1，不同之处在于下列步骤：
1.采用LOCOS隔离方法
2.干氧氧化 
Figure BDA0000064218220000051
5.低压化学气相淀积(LPCVD)淀积 
Figure BDA0000064218220000052
7.采用反应离子刻蚀技术(RIE)刻蚀 
Figure BDA0000064218220000053
将光刻胶上的图形转移到SiO2上，形成SiO2的Fin条硬掩模
9.以SiO2为硬掩膜，采用感应耦合等离子(ICP)刻蚀方法刻蚀 
Figure BDA0000064218220000054
形成Si Fin条和大源漏
10.氢氧合成氧化，形成纳米线
12.采用反应离子刻蚀技术(RIE)刻蚀 
Figure BDA0000064218220000055
13.采用缓冲氢氟酸(BHF)将氢氧合成氧化的SiO2腐蚀掉，形成悬空纳米线。

Claims (9)

1.一种以空气为侧墙的围栅硅纳米线晶体管的制备方法，其特征在于，该晶体管在SOI衬底上制备，步骤如下：
1)隔离工艺；
2)采用淀积或者氧化工艺形成SiO2层，其厚度需满足：使步骤8)的注入离子能穿过SiO2层到达下方的Si，同时能耐步骤9)的刻蚀；
3)光刻定义纳米线区域和大源漏区域；
4)通过刻蚀将光刻胶上的图形转移到SiO2硬掩膜上；
5)淀积与Si有较高刻蚀选择比的材料A，淀积的厚度需满足：能够阻挡步骤8)的注入离子到达材料A下的Si，同时能耐步骤9)的刻蚀；
6)光刻定义Fin硬掩膜；
7)通过刻蚀将光刻胶上的图形转移到材料A硬掩膜上；
8)注入源漏；
9)以SiO2和材料A硬掩膜作为阻挡层，刻蚀Si形成Si Fin和大源漏；
10)氧化，形成纳米线；
11)光刻定义沟道区；
12)通过刻蚀将光刻胶上露出来区域的材料A去除；
13)通过湿法腐蚀将光刻胶露出来区域的SiO2去除；
14)形成栅氧化层；
15)淀积多晶硅；
16)注入多晶硅；
17)淀积SiN；
18)光刻定义栅线条；
19)通过刻蚀将光刻胶上的图形转移到多晶硅和SiN上，形成栅线条；
20)淀积SiN；
21)刻蚀SiN形成SiN侧墙；
22)淀积SiO2；
23)化学机械抛光SiO2，以SiN为停止层；
24)湿法腐蚀SiN；
25)淀积SiO2；
26)退火激活杂质；
27)采用常规CMOS后端工艺完成后续流程，完成器件制备。
2.如权利要求1所述的制备方法，其特征在于，所述步骤1)采用硅岛隔离或者硅的局部氧化隔离。
3.如权利要求1所述的制备方法，其特征在于，所述步骤4)、7)、9)、12)、19)、21)采用的是各项异性干法刻蚀。
4.如权利要求1所述的制备方法，其特征在于，所述步骤2)、5)、15)、17)、20)、22)、25)采用的是化学气相淀积方法。
5.如权利要求1所述的制备方法，其特征在于，所述步骤8)采用的是0度角注入。
6.如权利要求1所述的制备方法，其特征在于，所述步骤10)采用的是干氧氧化或氢氧合成氧化。
7.如权利要求1所述的制备方法，其特征在于，所述步骤13)采用的是氢氟酸去掉氧化硅。
8.如权利要求1所述的制备方法，其特征在于，所述步骤14)采用的是干氧氧化形成SiO2介质层，或采用其他高介电常数的介质层。
9.如权利要求1所述的制备方法，其特征在于，所述步骤24)采用的是用170℃浓磷酸去除SiN。
CN201110139383A 2011-05-27 2011-05-27 空气侧墙围栅硅纳米线晶体管的制备方法 Active CN102208351B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110139383A CN102208351B (zh) 2011-05-27 2011-05-27 空气侧墙围栅硅纳米线晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110139383A CN102208351B (zh) 2011-05-27 2011-05-27 空气侧墙围栅硅纳米线晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN102208351A true CN102208351A (zh) 2011-10-05
CN102208351B CN102208351B (zh) 2012-10-10

Family

ID=44697119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110139383A Active CN102208351B (zh) 2011-05-27 2011-05-27 空气侧墙围栅硅纳米线晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN102208351B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165428A (zh) * 2011-12-14 2013-06-19 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577734A (zh) * 2003-07-28 2005-02-09 英特尔公司 制造超窄沟道半导体器件的方法
US6855606B2 (en) * 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
US20080128760A1 (en) * 2006-12-04 2008-06-05 Electronics And Telecommunications Research Institute Schottky barrier nanowire field effect transistor and method for fabricating the same
US20080246021A1 (en) * 2006-10-04 2008-10-09 Samsung Electronic Co., Ltd., Single electron transistor and method of manufacturing the same
US20080254579A1 (en) * 2007-04-13 2008-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855606B2 (en) * 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
CN1577734A (zh) * 2003-07-28 2005-02-09 英特尔公司 制造超窄沟道半导体器件的方法
US20080246021A1 (en) * 2006-10-04 2008-10-09 Samsung Electronic Co., Ltd., Single electron transistor and method of manufacturing the same
US20080128760A1 (en) * 2006-12-04 2008-06-05 Electronics And Telecommunications Research Institute Schottky barrier nanowire field effect transistor and method for fabricating the same
US20080254579A1 (en) * 2007-04-13 2008-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165428A (zh) * 2011-12-14 2013-06-19 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
CN103165428B (zh) * 2011-12-14 2015-12-09 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法

Also Published As

Publication number Publication date
CN102208351B (zh) 2012-10-10

Similar Documents

Publication Publication Date Title
CN102214595B (zh) 一种空气为侧墙的围栅硅纳米线晶体管的制备方法
CN102214596B (zh) 一种以空气为侧墙的围栅硅纳米线晶体管的制备方法
CN102227001B (zh) 一种锗基nmos器件及其制备方法
CN105810729B (zh) 鳍式场效应晶体管及其制造方法
Liu et al. Characteristics of gate-all-around junctionless polysilicon nanowire transistors with twin 20-nm gates
CN102136428B (zh) 一种锗基肖特基n型场效应晶体管的制备方法
CN110571192A (zh) 半导体结构及其形成方法
CN102142376A (zh) 硅纳米线围栅器件的制备方法
CN104269439A (zh) 一种嵌入层异质结隧穿场效应晶体管及其制备方法
CN103515283B (zh) 半导体器件制造方法
CN102214611B (zh) 以空气为侧墙的围栅硅纳米线晶体管的制备方法
JP2007123880A (ja) 電界効果トランジスタ（ｆｅｔ）およびその製造方法（高性能および低リーク電界効果トランジスタを製造するための構造および方法）
CN102208351B (zh) 空气侧墙围栅硅纳米线晶体管的制备方法
CN104217948B (zh) 半导体制造方法
CN112652664B (zh) 一种半导体器件及其制造方法、集成电路、电子设备
CN100392859C (zh) 一种鱼脊形场效应晶体管的结构和制备方法
CN104576381B (zh) 一种非对称超薄soimos晶体管结构及其制造方法
CN104167363A (zh) 在FinFET器件上形成离子注入侧墙保护层的方法
CN104253049B (zh) 半导体器件制造方法
US20220246742A1 (en) Gate all around device with fully-depleted silicon-on-insulator
CN103094326B (zh) 半导体器件
Lin et al. Investigation of the novel attributes of a vertical MOSFET with internal block layer (bVMOS): 2-D simulation study
Wu et al. A novel polysilicon field-enhanced nanowire thin-film transistor with the TiN-hafnia-nitride-vacuum-silicon (THNVAS) structure for nonvolatile memory applications
CN102810544B (zh) 一种基于SOI衬底的双应变BiCMOS集成器件及制备方法
CN102751289B (zh) 一种基于晶面选择的三应变SOI Si基BiCMOS集成器件及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING UNIV.

Effective date: 20130529

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: BEIJING UNIV.

Effective date: 20130529

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100871 HAIDIAN, BEIJING TO: 100176 DAXING, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20130529

Address after: 100176 No. 18, Wenchang Avenue, Beijing economic and Technological Development Zone

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Peking University

Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5

Patentee before: Peking University