CN102201848A - 基于发射天线的多通道同步上变频系统及方法 - Google Patents
基于发射天线的多通道同步上变频系统及方法 Download PDFInfo
- Publication number
- CN102201848A CN102201848A CN2011100715937A CN201110071593A CN102201848A CN 102201848 A CN102201848 A CN 102201848A CN 2011100715937 A CN2011100715937 A CN 2011100715937A CN 201110071593 A CN201110071593 A CN 201110071593A CN 102201848 A CN102201848 A CN 102201848A
- Authority
- CN
- China
- Prior art keywords
- data
- channel
- unit
- clock
- transmitting antenna
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种基于发射天线的多通道同步上变频系统及方法，该系统包括数据高速传输单元、同步时钟单元、多路数据帧同步处理单元、数据解包单元、数据相位同步调整单元、多通道数字上变频单元及发射机和发射天线。本发明的多通道同步上变频方法为：接收的串行数据经过帧同步处理和数据解包变为并行数据，并行数据在同步时钟的控制下再进行相位同步调整，在完成帧同步和相位同步的基础上采用全数字式进行信号的频谱搬移，最后通过发射机将射频信号通过天线馈源发射出去。本发明能在通信信道存在干扰和延迟情况下，精确实现多通道同步上变频，解决了发射天线多路相干发射的同步性问题，保证了系统各发射通道通信的可靠性与稳定性。
Description
技术领域
本发明涉及雷达通信技术领域，更进一步涉及一种可用于雷达发射多波束检测、地面测控通信一站多星的发射数字多波束形成系统的同步上变频方法，可用于解决多波束多路相干发射同步性问题。
背景技术
目前，上变频技术主要有模拟上变频和数字上变频(Digital Up Converter，DUC)两种实现方法，已成熟使用的是数字上变频技术。
胡应添等人在其专利申请文件《多通道数字上变频系统及其数字上变频方法》(公开号CN 101119356A，申请号200710145181.7，申请日2007.8.21)中公开了一种多通道数字上变频方法。该方法对每个通道数据先进行通道选择处理，然后将通道数据进行独立处理，最后对通道数据进行累加计算，输出高速的调制信号。该方法虽然实现了多通道数字上变频功能，但对于大阵列发射通信系统而言，该方法不仅需要大量硬件资源，而且难以保证系统的多路相干发射同步性问题。由此导致该数字上变频方法在大阵列发射通信系统中难以广泛应用。
梁广、龚文斌、刘会杰、余金培等人在文献“星载多波束发射阵列天线多通道数字上变频设计”(《宇航学报》2009年11月第30卷，第6期，第2270页)中公开了一种多波束多通道上变频技术。该上变频技术采用多通道数字上变频并行处理算法，同时设计了一个集混频滤波和预加重处理功能于一体的复合滤波器，并结合反馈式增强锁相环技术提高了阵列天线各通道的幅相一致性。该技术虽然提高了射频通道幅频响应的平坦性与一致性，但没有解决多通道通信的同步问题。对于一些实时性能要求高的实际通信环境中，要求精确地实现载波同步、时钟同步与帧同步来保证系统的优越性和先进性，否则直接影响整个通信系统的性能。由此导致该数字上变频方法在发射数字多波束技术中难以广泛应用。
发明内容
本发明的目的在于克服现有技术不足，提出一个基于发射天线的多通道数字上变频系统，用于对处理速度、精度、稳定度要求较高的数字信号处理领域，并使用多路通道时钟同步、信号帧同步和信号相位同步的处理方法，避免了多通道间由于干扰和延迟造成的不同步现象，从而解决了多波束多路相干发射的同步性问题，保证了系统的稳定性和可靠性。
为实现上述目的，本发明的多通道数字上变频系统，包括数据高速传输单元、同步时钟单元、多路数据帧同步处理单元、数据解包单元、数据相位同步调整单元、多通道多通道数字上变频单元及发射机和发射天线。
串行数据高速传输单元通过总线和线缆分别与多路数据帧同步处理单元和同步时钟单元相连，同步时钟单元和多路数据帧同步处理单元分别通过线缆和数据总线与数据解包单元相连，数据解包单元通过数据总线与数据相位调整单元相连，数据相位调整单元通过数据总线与多通道数字上变频单元连接。
发射机和发射天线设置多个通道。
本发明实现多通道同步上变频方法的具体步骤如下：
(1)接收串行数据
数据高速传输单元将系统输入端口接收的时钟和高速定点数据，经同步串行总线分别传输到同步时钟单元和多路数据帧同步单元。
(2)同步时钟设计
同步时钟单元将数据高速传输单元送来的1路时钟分为N路时钟，选标准通道的时钟作为标准时钟，其余N-1路时钟信号以该标准时钟为参考进行并行处理。
(3)多路数据帧同步处理
多路数据帧同步处理单元中的LVDS接收器对步骤1接收的串行数据进行字节边界对准，实现了多路数据帧同步处理。
(4)数据解包
数据解包单元将步骤(3)得到的帧同步数据，在步骤(2)输出的同步时钟控制下进行帧头检测，然后重新分配通道数据，解析出各个通道的原始数据。
(5)数据相位同步调整
数据相位调整单元接收步骤4的输出结果，将标准通道对应的DUC芯片配置为主片，对应的数据相位做为标准相位，其余N-1个参考通道的数据相位内部依次以标准相位为参考，对每个参考通道进行相位差补偿。
(6)数字上边频
多通道数字上变频单元将步骤(5)的输出对应送入DUC芯片，对其进行频谱搬移和数模转换。
本发明与现有技术相比具有以下优点：
第一，由于本发明多通道同步上变频系统采用了全局并行、局部串行的结构提高了系统实时性能，保证系统能够实时、快速、稳定的并行处理获得数据。
第二，本发明的数据解包方法采用帧头标记技术，在保证前后级接口间数据流速匹配的基础上简单、快捷、准确地解析出各个通道的原始数据。
第三，本发明的多通道数字上变频单元在多通道并行数据帧同步和相位同步的基础上采用全数字式处理，实现了多通道数据同步变频，不仅解决了发射天线多路相干发射的同步性问题，而且提高了多通道同步上变频系统的可靠性和通用性。
附图说明
图1为本发明多通道同步上变频系统的方框图。
图2为本发明同步时钟单元的方框图。
图3为本发明多路数据帧同步处理单元的方框图。
图4为本发明同步上变频方法的流程图。
图5为本发明同步上变频系统实现同步的测试结果图。
具体实施方式：
下面结合图1对本发明的基于发射天线的多通道同步上变频系统做进一步描述。
本发明的基于发射阵列天线平台的多通道同步上变频系统包括数据高速传输单元、同步时钟单元、多路数据帧同步处理单元、数据解包单元、数据相位同步调整单元、多通道数字上变频单元及发射机和发射天线。发射通道包括N个发射机通道和与之一一对应的N个发射天线通道，本实施例中选取的通道个数N为16，其中通道1根据用户实际需要选为标准通道，其余15路为参考通道。
本发明的所有单元均在一片FPGA芯片和16片DUC芯片上实现，其中FPGA芯片将高速传输单元接收的串行数据依次经过帧同步处理和数据解包处理，得到的16路帧同步信号并行发送至对应的DUC芯片。DUC芯片用于完成时钟同步、相位同步调整和数字上变频，每一片DUC与一路发射通道对应，本实施例中选用AD公司的AD9957芯片作为DUC芯片。
数据高速传输单元接收串行高速数据。接收的串行数据传输格式定义如下：标准通道的数据帧头以一些特殊的码形或自定义的特殊字节标记，其余15个通道数据依次排列在标准通道数据之后，然后16路数据依次串行输出。本实施例中，接收的标准通道数据帧头定义为十六进制数EB。
串行数据输入数据帧同步处理单元，通过字节边界对准找到数据字节边界，完成数据的串并转换，实现了16路并行数据的帧同步。
同步时钟单元将1路系统时钟分为N路时钟，N路时钟并行处理，实现多路时钟同步。
数据解包单元接收时钟同步单元和数据帧同步单元的时钟与数据，即16路帧同步数据在16路同步时钟的独立控制下送入数据解包单元。数据解包单元检测输入的并行数据，寻找特殊码标记的数据帧头，然后将含帧头标记的一路数据送至标准通道，其余15路数据按顺序并行送入参考通道。本实施例中数据解包单元检测并行16路数据的帧头，一旦检测出帧头为EB的通道数据，开始并行分配通道数据，即解析出各个通道的原始数据。
解析数据通过数据总线送至AD9957芯片的数据相位同步调整单元。参考通道的数据相位依次以标准通道的相位为参考，对各个参考通道进行相位差补偿，实现多路并行数据的相位同步。
多通道数字上变频单元通过使用16片AD9957芯片，采用全数字模式，将完成了帧同步和相位同步的16路信号进行频谱搬移，并实现通道数据的数模转换。
为了保证数据传输时钟的同步性，本发明的同步时钟单元由2片时钟分配器、16片AD9957组成，结合图2对同步时钟单元实现16路时钟同步的方法做进一步描述，其具体步骤如下：
步骤1.获取16路同源时钟。
将系统时钟经过时钟分配器1得到16路同源时钟，16路同源时钟从FPGA芯片并行送至对应的AD9957芯片。这里必须在绘制电路原理图时将16路同源时钟从FPGA到16片AD9957的时钟线缆设计为等长，避免AD9957内部控制字因为板间线路距离不等而不能同时写入多通道数字上变频单元引起的时钟延迟。
步骤2.时钟同步处理。
由步骤1得到的16路同源时钟分别分配给16片AD9957芯片，将标准通道对应的DUC芯片设为主片，主片在同步时钟接口输出一个时钟，将这个时钟经过时钟分配器2分出16路时钟，新的16路时钟分别接至对应的16片DUC芯片的同步时钟接口，在DUC芯片内部同步脉冲的作用下得到16路同步时钟。
图3为本发明的多路数据帧同步处理单元方框图。当数据高速传输时，时钟不能保证对数据的正确采样，所以要对数据进行帧同步处理。实现多路数据帧同步有以下两个步骤：
步骤1.实现数据的串并转换。
多路数据帧同步处理单元接收数据高速传输单元的串行数据。该单元使用经PLL倍频后产生的位时钟控制串行位流。因为传输信道上存在干扰和延时，所以该单元必须添加动态相位调整(DPA)和通道数据排列(CDA)电路补偿数据和数据、数据和时钟间的走线偏斜，串行位流经DPA和CDA进入移位寄存器。移位寄存器中的数据在位时钟控制下并行打出，实现串行位流的并行转换。
步骤2.完成并行数据的帧同步处理。
因为数据高速传输单元接收的数据字节是一位接一位串行传送过来的，所以关键是在LVDS接收器内找到这些以特殊码定义的数据字节边界。CDA电路有一控制端，此端每加上一个脉冲，串行数据流加入一位延迟，对应的并行输出数据右移一位，直至找到数据字节边界。对脉冲的要求是高电平至少一个帧同步时钟周期，低电平至少一个帧同步时钟周期。例如，当解串因子为4时，串行数据为0101_1100_0101_1100，则输出中间两个并行数据应该为1100和0101，当在CDA控制端加一脉冲后并行数据为1110_0010，再加脉冲并行数据为0111_0001。
图4为本发明的同步上变频方法流程图。本发明使用16片AD9957实现数字上变频功能，其方法为通过配置AD9957芯片内部寄存器RAM1～RAM5来实现的。根据AD9957芯片的串口写操作时序，每个寄存器写控制字时必须保证IO_UPDATE信号为低电平状态。这里在同步寄存器RAM4配置完毕后应将IO_UPDATE信号置高一段时间，保证寄存器RAM1～RAM4控制字完全写入AD9957芯片，然后再对RAM5写控制字。所有寄存器写完控制字之后，16片AD9957的初始化完成，即实现了16路数字上变频。
图5为本发明同步上变频系统实现同步的测试结果图。为检测本发明效果，系统实现多通道同步上变频的方法为：系统输入端接收串行多通道数据，每个通道的数据相同，如果各通道对应的DUC芯片输出端数据在每一时刻完全一致，则系统实现了同步上变频的功能。本实施例的检测环境为Altera公司的QuartusII7.2开发平台，利用QuartusII7.2开发平台自带的测试工具SignalTap在线观察。检测结果显示：输入相同的串行多路数据，在AD9957输出端得到的16路数据在每一时刻的值完全相同，即实现了多通道同步上变频。
Claims (10)
1.一种基于发射天线的多通道同步上变频系统，包括数据高速传输单元、同步时钟单元、多路数据帧同步处理单元、数据解包单元、数据相位同步调整单元、多通道数字上变频单元及发射机和发射天线；串行数据高速传输单元通过总线和线缆分别与多路数据帧同步处理单元和同步时钟单元相连，同步时钟单元和多路数据帧同步处理单元分别通过线缆和数据总线与数据解包单元相连，数据解包单元通过数据总线与数据相位调整单元相连，数据相位调整单元通过数据总线与多通道数字上变频单元连接。
2.根据权利要求1所述的一种基于发射天线的多通道同步上变频系统，其特征在于，所述的发射机和发射天线设置N个发射通道，任选其中一个作为标准通道，其余为参考通道。
3.根据权利要求1所述的一种基于发射天线的多通道同步上变频系统，其特征在于，所述系统中的所有单元均由一片FPGA芯片和N片DUC芯片实现。
4.根据权利要求1所述的一种基于发射天线的多通道同步上变频系统，其特征在于，所述的DUC芯片选用AD9957芯片。
5.一种基于发射天线的多通道同步上变频方法，包括如下步骤：
(1)接收串行数据
数据高速传输单元将系统输入端口接收的时钟和高速定点数据，经同步串行总线分别传输到同步时钟单元和多路数据帧同步单元；
(2)同步时钟设计
同步时钟单元将数据高速传输单元送来的1路时钟分为N路时钟，选标准通道的时钟作为标准时钟，其余N-1路时钟信号以该标准时钟为参考进行并行处理；
(3)多路数据帧同步处理单元中的LVDS接收器对步骤1接收的串行数据进行字节边界对准，实现了多路数据帧同步处理；
(4)数据解包
数据解包单元将步骤(3)得到的帧同步数据，在步骤(2)输出的同步时钟控制下进行帧头检测，然后重新分配通道数据，解析出各个通道的原始数据；
(5)数据相位同步调整
数据相位调整单元接收步骤4的输出结果，将标准通道对应的DUC芯片配置为主片，对应的数据相位做为标准相位，其余N-1个参考通道的数据相位内部依次以标准相位为参考，对每个参考通道进行相位差补偿；
(6)数字上边频
多通道数字上变频单元将步骤(5)的输出对应送入DUC芯片，对其进行频谱搬移和数模转换。
6.根据权利要求5所述的基于发射天线的多通道同步上变频方法，其特征在于，所述步骤(2)中的时钟同步方法具体步骤如下：
2a)获取N路同源时钟
同步时钟单元中的时钟分配器1将标准通道的系统时钟分为N路同源时钟，然后并行的N路同源时钟分别并行驱动对应通道的DUC芯片；
2b)时钟同步处理
主片DUC芯片的同步时钟接口经过时钟分配器2，分出的新的N路时钟在DUC芯片内部同步脉冲的控制下分别驱动对应DUC芯片的同步时钟产生寄存器，在同步时钟接口得到N路同步时钟。
7.根据权利要求5所述的基于发射天线的多通道同步上变频方法，其特征在于，所述步骤(3)中的多路数据帧同步处理方法具体步骤如下：
3a)实现数据的串并转换
多路数据帧同步处理单元以PLL倍频后产生的位时钟传输串行数据，经过多路数据帧同步处理单元中的动态相位调整(DPA)和通道数据排列(CDA)电路补偿数据和数据、数据和时钟间的走线偏斜，再将串行数据进入移位寄存器，然后在位时钟的控制下并行打出数据；
3b)完成并行数据的帧同步处理
多路数据帧同步处理单元通过对CDA电路控制端加脉冲，将数据高速传输单元接收的串行数据进行右移操作，直至找到以特殊码定义的数据字节边界。
8.根据权利要求5所述的基于发射天线的多通道同步上变频方法，其特征在于，所述步骤(4)中的数据解包方法的步骤为：在并行数据中寻找特殊码标记的数据帧头，数据解包单元将含特殊码标记帧头的一路数据分配给标准通道，其余数据按顺序并行分配给参考通道，解析出各个通道的原始数据。
9.根据权利要求5所述的基于发射天线的多通道同步上变频方法，其特征在于，所述步骤(5)中的相位同步调整方法的步骤为：参考通道的数据相位依次以标准通道的相位为参考，对每个参考通道进行相位差补偿。
10.根据权利要求5所述的基于发射天线的多通道同步上变频方法，其特征在于，所述步骤(6)中的多通道数字上变频通过AD9957芯片中的寄存器RAM1～RAM5配置实现。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100715937A CN102201848A (zh) | 2011-03-23 | 2011-03-23 | 基于发射天线的多通道同步上变频系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100715937A CN102201848A (zh) | 2011-03-23 | 2011-03-23 | 基于发射天线的多通道同步上变频系统及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102201848A true CN102201848A (zh) | 2011-09-28 |
Family
ID=44662263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100715937A Pending CN102201848A (zh) | 2011-03-23 | 2011-03-23 | 基于发射天线的多通道同步上变频系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102201848A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103560785A (zh) * | 2013-10-28 | 2014-02-05 | 中国电子科技集团公司第四十一研究所 | 一种产生相位相干信号的方法与装置 |
| CN105955915A (zh) * | 2016-04-21 | 2016-09-21 | 浪潮电子信息产业股份有限公司 | 一种并行数据去偏斜的方法、装置及系统 |
| CN108449086A (zh) * | 2018-02-27 | 2018-08-24 | 灿芯创智微电子技术（北京）有限公司 | 一种多通道高速串行总线发送端并行端口同步方法、电路及芯片 |
| CN111416649A (zh) * | 2020-05-22 | 2020-07-14 | 西安电子科技大学 | 基于零中频架构的数字波束形成方法 |
| CN114003530A (zh) * | 2021-10-29 | 2022-02-01 | 上海大学 | 一种基于fpga的串行差分通信数据采集系统及方法 |
| CN115664628A (zh) * | 2022-10-24 | 2023-01-31 | 中国电子科技集团公司第二十九研究所 | 一种多通道数字同步变频方法及系统 |
| CN116170831A (zh) * | 2023-01-16 | 2023-05-26 | 上海山源电子科技股份有限公司 | 一种基于5g网络的数据多通道传输方法、装置、设备及介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5912927A (en) * | 1994-12-29 | 1999-06-15 | Motorola, Inc. | Multi-channel transmitter having an adaptive antenna array |
| CN1259833A (zh) * | 1998-12-18 | 2000-07-12 | 朗迅科技公司 | 在高速数据信道上不连续的传输 |
| EP1065817A2 (de) * | 1999-06-26 | 2001-01-03 | Alcatel | Verfharen zum Generieren eines Taktes für den Rückkanal eines bidirektionalen Punkt-zu-Mehrpunkt Netzwerkes |
| CN101625262A (zh) * | 2009-08-11 | 2010-01-13 | 中国人民解放军第四军医大学 | 一种基于毫米波雷达的非空气传导语音探测仪 |
| CN101980048A (zh) * | 2010-09-29 | 2011-02-23 | 中国科学院国家天文台 | 基于天线组阵技术的空间碎片地基雷达系统 |
-
2011
- 2011-03-23 CN CN2011100715937A patent/CN102201848A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5912927A (en) * | 1994-12-29 | 1999-06-15 | Motorola, Inc. | Multi-channel transmitter having an adaptive antenna array |
| CN1259833A (zh) * | 1998-12-18 | 2000-07-12 | 朗迅科技公司 | 在高速数据信道上不连续的传输 |
| EP1065817A2 (de) * | 1999-06-26 | 2001-01-03 | Alcatel | Verfharen zum Generieren eines Taktes für den Rückkanal eines bidirektionalen Punkt-zu-Mehrpunkt Netzwerkes |
| CN101625262A (zh) * | 2009-08-11 | 2010-01-13 | 中国人民解放军第四军医大学 | 一种基于毫米波雷达的非空气传导语音探测仪 |
| CN101980048A (zh) * | 2010-09-29 | 2011-02-23 | 中国科学院国家天文台 | 基于天线组阵技术的空间碎片地基雷达系统 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103560785A (zh) * | 2013-10-28 | 2014-02-05 | 中国电子科技集团公司第四十一研究所 | 一种产生相位相干信号的方法与装置 |
| CN103560785B (zh) * | 2013-10-28 | 2017-05-10 | 中国电子科技集团公司第四十一研究所 | 一种产生相位相干信号的方法与装置 |
| CN105955915A (zh) * | 2016-04-21 | 2016-09-21 | 浪潮电子信息产业股份有限公司 | 一种并行数据去偏斜的方法、装置及系统 |
| CN105955915B (zh) * | 2016-04-21 | 2018-10-26 | 浪潮电子信息产业股份有限公司 | 一种并行数据去偏斜的方法、装置及系统 |
| CN108449086A (zh) * | 2018-02-27 | 2018-08-24 | 灿芯创智微电子技术（北京）有限公司 | 一种多通道高速串行总线发送端并行端口同步方法、电路及芯片 |
| CN108449086B (zh) * | 2018-02-27 | 2021-11-16 | 灿芯创智微电子技术（北京）有限公司 | 多通道高速串行总线发送端并行端口同步方法及电路 |
| CN111416649A (zh) * | 2020-05-22 | 2020-07-14 | 西安电子科技大学 | 基于零中频架构的数字波束形成方法 |
| CN114003530A (zh) * | 2021-10-29 | 2022-02-01 | 上海大学 | 一种基于fpga的串行差分通信数据采集系统及方法 |
| CN115664628A (zh) * | 2022-10-24 | 2023-01-31 | 中国电子科技集团公司第二十九研究所 | 一种多通道数字同步变频方法及系统 |
| CN116170831A (zh) * | 2023-01-16 | 2023-05-26 | 上海山源电子科技股份有限公司 | 一种基于5g网络的数据多通道传输方法、装置、设备及介质 |
| CN116170831B (zh) * | 2023-01-16 | 2023-09-12 | 上海山源电子科技股份有限公司 | 一种基于5g网络的数据多通道传输方法、装置、设备及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102201848A (zh) | 基于发射天线的多通道同步上变频系统及方法 | |
| CN1747376B (zh) | 同步装置和半导体装置 | |
| CN113467696B (zh) | 多通道ad数据同步传输系统 | |
| KR100986041B1 (ko) | 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템 | |
| CN101512956B (zh) | 用于高速lvds通信的同步的方法和设备 | |
| CN108631809A (zh) | 一种多通道数字tr组件 | |
| CN113533815B (zh) | 一种基于时间戳的多通道采样同步方法 | |
| CN101706580A (zh) | 基于PXIe总线的GNSS信号模拟器及其实现方法 | |
| CN101237318B (zh) | 一种多通道数据传输的同步装置 | |
| CN104378114A (zh) | 一种实现多通道模数转换器同步的方法 | |
| CN106301378B (zh) | 一种高速dac同步方法及电路 | |
| CN105187232B (zh) | 一种动态信道模拟装置及方法 | |
| CN111193891A (zh) | 一种基于FPGA的Camera Link数据接收系统及传输方法 | |
| CN102904550A (zh) | 基于ad9959的多通道同步波形发生器 | |
| CN102123060A (zh) | 一种基于fpga的误码测试方法 | |
| EP1779506A2 (en) | Data transmission synchronization | |
| CN103369662B (zh) | 适配器、基带处理单元和基站系统 | |
| CN103595522B (zh) | 一种双通道数模转换器同步方法 | |
| CN107247252A (zh) | 产生多路相参模拟信号的装置 | |
| CN105515610B (zh) | 一种数字接收机模块及其信号处理方法与射频卡布线方法 | |
| CN105337677A (zh) | 一种高带宽大规模mimo信道模拟的方法与装置 | |
| CN103326808B (zh) | 一种数据传输方法、装置及系统 | |
| CN204362064U (zh) | 数据接收器、数据接收系统和数据传输系统 | |
| CN115361064B (zh) | 一种多路光纤数据传输的同步信号自动对准方法 | |
| CN209861022U (zh) | 一种多路sdi视频收发装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110928 |