CN102197433A - 在自旋转移力矩磁阻随机存取存储器中加电期间的数据保护 - Google Patents

在自旋转移力矩磁阻随机存取存储器中加电期间的数据保护 Download PDF

Info

Publication number
CN102197433A
CN102197433A CN2009801431543A CN200980143154A CN102197433A CN 102197433 A CN102197433 A CN 102197433A CN 2009801431543 A CN2009801431543 A CN 2009801431543A CN 200980143154 A CN200980143154 A CN 200980143154A CN 102197433 A CN102197433 A CN 102197433A
Authority
CN
China
Prior art keywords
voltage level
control signal
electric control
stt
adds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801431543A
Other languages
English (en)
Other versions
CN102197433B (zh
Inventor
杨赛森
升·H·康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102197433A publication Critical patent/CN102197433A/zh
Application granted granted Critical
Publication of CN102197433B publication Critical patent/CN102197433B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明揭示一种自旋转移力矩磁阻随机存取存储器(STT-MRAM)阵列，其包括多个位单元(420到432)、一加电控制器(405)及第一多个预充电晶体管(410到413)。所述多个位单元各自耦合到多个位线(BL)及字线(WL)中的一者。所述加电控制器经配置以在加电期间提供加电控制信号以控制所述位线或所述字线中的至少一者的电压电平。所述第一多个预充电晶体管分别耦合到所述多个位线或所述多个字线中的至少一者，每一预充电晶体管经配置以基于所述加电控制信号而将对应的位线或字线放电到所要电压电平。

Description

在自旋转移力矩磁阻随机存取存储器中加电期间的数据保护
技术领域
本发明的实施例与随机存取存储器(RAM)有关。更明确地说，本发明的实施例与自旋转移力矩磁阻随机存取存储器(STT-MRAM)中加电期间的数据保护有关。
背景技术
随机存取存储器(RAM)是现代数字架构的普遍存在的组件。RAM可为独立装置或可集成或嵌入于使用RAM的装置(例如，微处理器、微控制器、专用集成电路(ASIC)、芯片上系统(SoC)及如所属领域的技术人员将了解的其它类似装置)中。RAM可为易失性或非易失性的。每当电力被移除时，易失性RAM就失去其所存储的信息。即使当电力从非易失性RAM移除时，所述存储器也可维持其存储内容。虽然非易失性RAM具有能够在未施加电力的情况下维持其内容的优点，但常规非易失性RAM与易失性RAM相比具有较慢的读取/写入时间。
磁阻随机存取存储器(MRAM)为具有与易失性存储器相当的响应(读取/写入)时间的非易失性存储器技术。与随电荷或电流流动存储数据的常规RAM技术相比来说，MRAM使用磁性元件。如图1A及图1B中所说明，磁性隧道结(MTJ)存储元件100可由两个磁性层110及130形成，磁性层110及130中的每一者可保持一磁场，所述两者通过绝缘(隧道势垒)层120而分离。所述两个层中的一者(例如，固定层110)被设置为具有特定极性。另一层(例如，自由层130)的极性132能够自由改变以与可施加的外部场的极性匹配。自由层130的极性132的改变将改变MTJ存储元件100的电阻。举例来说，当极性对准(图1A)时，出现低电阻状态。当极性未对准(图1B)时，那么出现高电阻状态。已简化MTJ 100的说明，且所属领域的技术人员将了解，所说明的每一层可包含一个或一个以上材料层，如此项技术中所已知。
参看图2A，针对读取操作说明常规MRAM的存储器单元200。单元200包括晶体管210、位线220、数字线230及字线240。可通过测量MTJ 100的电阻来读取单元200。举例来说，可通过激活相关联晶体管210来选择特定MTJ 100，此激活可使电流从位线220切换通过MTJ 100。由于隧道磁阻效应，MTJ 100的电阻基于两个磁性层(例如，110、130)中的极性的定向而改变，如上文所论述。任一特定MTJ 100内的电阻可根据因自由层的极性而产生的电流来确定。按照惯例，如果固定层110及自由层130具有相同极性，那么电阻为低，且读取“0”。如果固定层110及自由层130具有相反极性，那么电阻较高，且读取“1”。
参看图2B，针对写入操作说明常规MRAM的存储器单元200。MRAM的写入操作为磁性操作。因此，晶体管210在写入操作期间是断开的。电流传播经过位线220及数字线230以建立磁场250及260，磁场250及260可影响MTJ 100的自由层的极性及因此影响单元200的逻辑状态。因此，可将数据写入到MTJ 100且存储在MTJ 100中。
MRAM具有使其成为通用存储器的候选者的若干合意特性，例如高速度、高密度(即，较小的位单元大小)、低电力消耗及无随时间的降级。然而，MRAM具有可缩放性问题。具体地说，当位单元变得较小时，用于切换存储器状态的磁场增加。因此，电流密度及电力消耗增加以提供较高磁场，从而限制MRAM的可缩放性。
不同于常规MRAM，自旋转移力矩磁阻随机存取存储器(STT-MRAM)使用在穿过薄膜(自旋过滤器)时变为经自旋极化的电子。STT-MRAM也被称为自旋转移力矩RAM(STT-RAM)、自旋力矩转移磁化切换RAM(自旋RAM)及自旋动量转移(SMT-RAM)。在写入操作期间，经自旋极化的电子对自由层施加力矩，所述力矩可切换自由层的极性。读取操作与常规MRAM的类似之处在于，使用电流来检测MTJ存储元件的电阻/逻辑状态，如前文中所论述。如图3A中所说明，STT-MRAM位单元300包括MTJ 305、晶体管310、位线320及字线330。为读取及写入操作两者而接通晶体管310，以允许电流流经MTJ 305，使得可读取或写入逻辑状态。
参看图3B，说明STT-MRAM单元301的更详细图以进一步论述读取/写入操作。除先前论述的元件(例如，MTJ 305、晶体管310、位线320及字线330)之外，还说明源极线340、读出放大器350、读取/写入电路360及位线参考370。如上文所论述，STT-MRAM中的写入操作是与电有关的。读取/写入电路360在位线320与源极线340之间产生写入电压。视位线320与源极线340之间的电压的极性而定，可改变MTJ 305的自由层的极性，且可对应地将逻辑状态写入到单元301。同样，在读取操作期间，产生经由MTJ 305而在位线320与源极线340之间流动的读取电流。当准许电流经由晶体管310流动时，可基于位线320与源极线340之间的电压差动而确定MTJ 305的电阻(逻辑状态)，所述电压差动与参考370进行比较且接着由读出放大器350放大。所属领域的技术人员将了解，存储器单元301的操作及构造在此项技术中是已知的。举例来说，在IEDM会议录(2005)的M·细美(M.Hosomi)等人的“具有自旋转移力矩磁阻磁化切换的新颖非易失性存储器：自旋RAM(A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching：Spin-RAM)”中提供额外细节，所述文献以全文引用的方式并入本文中。
STT-MRAM的电写入操作消除了因MRAM中的磁性写入操作而导致的缩放问题。另外，对于STT-MRAM来说，电路设计较不复杂。然而，在系统加电期间，位线320及字线330中存在发生电压浪涌的可能，所述电压浪涌在量值上可类似于或大于写入阈值。此些电压浪涌可具有干扰MTJ 305的逻辑状态且因此使存储器的完整性降级的显著可能。
发明内容
本发明的示范性实施例是针对用于STT-MRAM中加电期间的数据保护的系统、电路及方法。
因此，本发明的实施例是针对一种STT-MRAM阵列，其包括多个位单元、一加电控制器及第一多个预充电晶体管。所述多个位单元各自耦合到多个位线及字线中的一者。所述加电控制器经配置以在加电期间提供加电控制信号以控制所述位线或所述字线中的至少一者的电压电平。所述第一多个预充电晶体管分别耦合到所述多个位线或所述多个字线中的至少一者，每一预充电晶体管经配置以基于所述加电控制信号而将对应的位线或字线放电到所要电压电平。
本发明的另一实施例是针对一种在STT-MRAM阵列的加电期间保护数据的方法。所述方法包括：在加电期间向第一多个预充电晶体管提供加电控制信号；以及响应于所述加电控制信号而将多个位线或多个字线中的至少一者保持到所要电压电平。
本发明的另一实施例是针对一种用于在STT-MRAM阵列的加电期间保护数据的设备。所述设备包括：用于在加电期间向第一多个预充电晶体管提供加电控制信号的装置；以及用于响应于所述加电控制信号而将多个位线或多个字线中的至少一者保持到所要电压电平的装置。
本发明的另一实施例可包括一种计算机可读取媒体，所述计算机可读取媒体包括存储在其上以用于在自旋转移力矩磁阻随机存取存储器(STT-MRAM)阵列的加电期间保护数据的程序代码。所述计算机可读取媒体包含：用以在加电期间向第一多个预充电晶体管提供加电控制信号的程序代码；以及用以响应于所述加电控制信号而将多个位线或多个字线中的至少一者保持到所要电压电平的程序代码。
附图说明
呈现附图是为了辅助描述本发明的实施例，且提供所述附图仅出于说明所述实施例而不限制所述实施例的目的。
图1A及图1B为磁性隧道结(MTJ)存储元件的说明。
图2A及图2B分别为在读取及写入操作期间的磁阻随机存取存储器(MRAM)单元的说明。
图3A及图3B为自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元的说明。
图4为STT-MRAM阵列的一部分的说明。
图5为针对图4的电路的信令的说明。
图6为说明用于在STT-MRAM阵列的加电期间保护数据的方法的流程图。
具体实施方式
本发明的实施例的方面揭示于针对本发明的特定实施例的以下描述及相关图式中。可在不脱离本发明的范围的情况下设计替代实施例。另外，本发明的众所周知的元件将不会详细描述或将被省略以免使本发明的实施例的相关细节模糊。
词“示范性”在本文中用以表示“充当实例、例项或说明”。本文中被描述为“示范性”的任何实施例未必被解释为比其它实施例优选或有利。同样，术语“本发明的实施例”不要求本发明的所有实施例均包括所论述的特征、优点或操作模式。
本文所使用的术语仅出于描述特定实施例的目的且无意限制本发明的实施例。如本文中所使用，单数形式“一”及“所述”既定还包括复数形式，除非上下文另有清晰指示。将进一步理解，当在本文中使用术语“包含”及/或“包括”时，其指定所陈述的特征、整体、步骤、操作、元件及/或组件的存在，但并不排除一个或一个以上其它特征、整体、步骤、操作、元件、组件及/或其群组的存在或添加。
如在背景技术中所论述，STT-MRAM针对每一单元使用低写入阈值，这是此存储器类型胜于MRAM的优点。然而，在系统加电期间，位线(BL)及字线(WL)电压电平中的初始电压浪涌在量值上可能类似于或大于写入阈值，这可干扰一个或若干MTJ数据存储元件的逻辑状态，且因此使存储器的完整性降级。为了减轻此问题，本发明的实施例用于在系统加电期间将位线及字线电压电平保持到低于写入阈值电压的值。
按照惯例，STT-MRAM阵列中的位线及字线电压在加电期间并不直接受到控制且实质上为浮动的。然而，本发明的实施例在系统加电期间将位线及字线电压电平保持在所要电压。将了解，所要电压可视专用设计重点而变化，但通常将为相对较低的电压或接地电平电压。
图4说明根据本发明实施例的STT-MRAM阵列的一部分。
如图所示，STT-MRAM阵列400包括四个示范性位线(BL0到BL3)。每一位线耦合到按照惯例以行(例如，行0到行n)排列的多个位单元。每一行具有一相关联的字线(WL0到WLn)及源极线(SL0到SLn)。每一位单元包括一MTJ(例如，420)及一字线晶体管(例如，430)，如背景技术中所论述(例如，见图3A及图3B)。可通过激活所述阵列中的每一位单元的对应位线及字线来选择性地寻址所述位单元，以用于读取及写入操作。
此外，每一位线BL0到BL3耦合到对应的预充电晶体管410到413，且每一字线WL0到WL1耦合到对应的预充电晶体管414到415。每一预充电晶体管410到415将其对应的位线或字线耦合到由加电控制器405提供的加电控制信号p.控制(p.control)417。加电控制器405在系统加电期间基于系统加电时序信息而激活加电控制信号417。系统加电时序信息可由(例如)此项技术中众所周知且因此将不在此处详细描述的系统控制器或其类似物(未图示)提供到加电控制器405。
另外，尽管说明为单独元件，但加电控制器405可与系统中的其它装置集成。将认识到，本文所描述的与加电控制器有关的各种动作/功能性可由特定电路(例如，专用集成电路(ASIC))、由通过一个或一个以上处理器执行的程序指令或由两者的组合来实施。另外，本文所描述的这些动作序列可被认为完全包含于存储有在执行之后将即刻致使相关联处理器实施本文所描述的功能性的一组对应计算机指令的任何形式的计算机可读取存储媒体内。
当加电控制信号p.控制417有效(例如，为高)时，本发明的实施例分别经由预充电晶体管410到415将位线及字线放电到相对较低的电压或接地电平电压。加电控制器405激活加电控制信号p.控制417的持续时间可为一预定间隔或可基于由系统控制器或其类似物提供的加电反馈信息而动态地确定。将在下文中关于图5而论述关于信令的额外细节。
将了解，提供前述电路图是仅出于说明目的，且本发明的实施例不限于此所说明实例。举例来说，位线及字线不需要根据相同的加电控制信号而放电，且可由单独的加电控制信号控制以允许所要的个别放电时序。此外，在加电期间不需要对位线及字线均放电，因为仅可将位线及字线电压电平中的一者或另一者保持到所要电压电平以实现至少某一等级的数据保护。这可简化针对一些应用的电路设计，同时仍提供合理的数据保护量。此外，可使用实现与具体展示的功能性相同的功能性的其它装置。
图5说明根据本发明实施例的针对图4的电路的信令。
最初，在系统加电期间，激活加电控制信号p.控制417，并将其维持在p.控制电压电平520，这激活预充电晶体管(例如，见图4的410)。作为响应，位线及/或字线电压电平510被维持在相对较低的电平或接地电平的所要电压电平。在系统加电结束或接近系统加电结束(在时间t0)时，进入正常操作模式。此处，去活加电控制信号p.控制417，且使p.控制电压电平520维持在接地电压电平或接近接地电压电平。因此，允许根据存储器读取操作、存储器写入操作等来控制位线及字线电压电平510，从而在系统加电之后实现存储器系统的正常操作。
尽管前述揭示内容展示本发明的说明性实施例，但将了解，本发明的实施例不限于这些说明。举例来说，只要功能性得以维持(例如，位线及/或字线电压电平被维持在大体上低于写入阈值以防止无效写入操作)，就可修改图5中所说明的信号的特定时间间隔。另外，本发明的实施例可包括用于执行本文所论述的功能、步骤、动作序列及/或算法的方法。
举例来说，图6为根据本发明实施例的说明用于在STT-MRAM阵列的加电期间保护数据的方法的流程图。如图所示，所述方法可包括：在加电期间向预充电晶体管提供加电控制信号(框602)；响应于所述加电控制信号而将位线及/或字线保持到所要电压电平(框604)；以及在给定量的时间之后去活所述加电控制信号(框606)。将从本文所揭示的动作/功能序列认识本发明的实施例的额外方法及方面，且将了解，本发明的实施例不限于图6中所说明的流程图。
在一个或一个以上示范性实施例中，所描述的功能可以硬件、软件、固件或其任何组合来实施。如果以软件实施，那么可将功能作为一个或一个以上指令或代码存储在计算机可读取媒体上或经由计算机可读取媒体来传输。计算机可读取媒体包括计算机存储媒体及通信媒体两者，通信媒体包括促进将计算机程序从一处传送到另一处的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。作为实例而非限制，此些计算机可读取媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于以指令或数据结构形式运载或存储所要程序代码且可由计算机存取的任何其它媒体。此外，严格地说，可将任何连接均称为计算机可读取媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电及微波等无线技术从网站、服务器或其它远程源传输软件，那么同轴电缆、光纤电缆、双绞线、DSL或例如红外线、无线电及微波等无线技术包括在媒体的定义中。如本文中所使用的磁盘及光盘包括压缩光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘及蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各项的组合也应包括在计算机可读取媒体的范围内。
因此，本发明的实施例可包括一种计算机可读取媒体，所述计算机可读取媒体包括存储在其上以用于在自旋转移力矩磁阻随机存取存储器(STT-MRAM)阵列的加电期间保护数据的程序代码。所述计算机可读取媒体可包括：用以在加电期间向第一多个预充电晶体管提供加电控制信号的程序代码；以及用以响应于所述加电控制信号而将多个位线或多个字线中的至少一者保持到所要电压电平的程序代码。如上文所述，程序代码可驻存在包括嵌入式存储器的任何媒体中。当程序代码由机器(例如，处理器、控制器、状态机等)存取并执行时，其致使所述机器执行所述程序代码中所定义的操作。所述操作可仅由所述机器执行，或可协同系统中可操作地耦合到所述机器的其它元件而执行。
虽然前述揭示内容展示本发明的说明性实施例，但应注意，可在不脱离如由所附权利要求书界定的本发明的实施例的范围的情况下在本文中进行各种改变及修改。举例来说，可酌情改变对应于待激活的晶体管/电路的特定逻辑信号以实现所揭示的功能性，因为晶体管/电路可被修改成互补装置(例如，互换PMOS与NMOS装置)。同样，不需要以任何特定次序来执行本文中所描述的根据本发明实施例的方法的功能、步骤及/或动作。此外，尽管可按单数形式描述或主张本发明的元件，但除非明确陈述限制于单数形式，否则还预期复数形式。

Claims (26)

1.一种自旋转移力矩磁阻随机存取存储器(STT-MRAM)阵列，其包含：
多个位单元，其各自耦合到多个位线及字线中的一者；
加电控制器，其经配置以在加电期间提供加电控制信号以控制所述位线或所述字线中的至少一者的电压电平；
第一多个预充电晶体管，其分别耦合到所述多个位线或所述多个字线中的至少一者，每一预充电晶体管经配置以基于所述加电控制信号而将对应的位线或字线放电到所要电压电平。
2.根据权利要求1所述的STT-MRAM阵列，其中所述所要电压电平小于所述位单元的写入阈值。
3.根据权利要求1所述的STT-MRAM阵列，其中所述所要电压电平为接地电压电平。
4.根据权利要求1所述的STT-MRAM阵列，其中所述加电控制信号耦合到每一预充电晶体管的栅极。
5.根据权利要求1所述的STT-MRAM阵列，其进一步包含：
第二多个预充电晶体管，其分别耦合到所述多个位线及所述多个字线中的另一者，每一预充电晶体管经配置以基于所述加电控制信号而将对应的位线或字线放电到所要电压电平。
6.根据权利要求5所述的STT-MRAM阵列，其中所述所要电压电平小于所述位单元的写入阈值。
7.根据权利要求5所述的STT-MRAM阵列，其中所述所要电压电平为接地电压电平。
8.根据权利要求5所述的STT-MRAM阵列，其中所述加电控制信号耦合到每一预充电晶体管的所述栅极。
9.根据权利要求1所述的STT-MRAM阵列，其中每一位单元包含：
存储元件；以及
字线晶体管，其耦合到所述存储元件。
10.根据权利要求9所述的STT-MRAM阵列，其中所述存储组件为磁性隧道结(MTJ)，且其中所述字线晶体管与所述MTJ串联耦合。
11.根据权利要求1所述的STT-MRAM阵列，其中所述加电控制器经配置以基于从系统控制器接收到的加电信息而提供所述加电控制信号持续一时间量。
12.根据权利要求1所述的STT-MRAM阵列，其中所述加电控制器经配置以提供所述加电控制信号持续一预定时间量。
13.一种在自旋转移力矩磁阻随机存取存储器(STT-MRAM)阵列的加电期间保护数据的方法，其包含：
在加电期间向第一多个预充电晶体管提供加电控制信号；以及
响应于所述加电控制信号而将多个位线或多个字线中的至少一者保持到所要电压电平。
14.根据权利要求13所述的方法，其进一步包含：
响应于所述加电控制信号而将所述多个位线及所述多个字线中的另一者保持到所述所要电压电平。
15.根据权利要求13所述的方法，其中所述所要电压电平小于位单元的写入阈值。
16.根据权利要求13所述的方法，其中所述所要电压电平为接地电压电平。
17.根据权利要求13所述的方法，其进一步包含：
从系统控制器接收加电信息；以及
基于所述所接收到的加电信息在一时间量之后去活所述加电控制信号。
18.根据权利要求13所述的方法，其进一步包含：
在一预定时间量之后去活所述加电控制信号。
19.一种用于在自旋转移力矩磁阻随机存取存储器(STT-MRAM)阵列的加电期间保护数据的设备，其包含：
用于在加电期间向第一多个预充电晶体管提供加电控制信号的装置；以及
用于响应于所述加电控制信号而将多个位线或多个字线中的至少一者保持到所要电压电平的装置。
20.根据权利要求19所述的设备，其进一步包含：
用于响应于所述加电控制信号而将所述多个位线及所述多个字线中的另一者保持到所述所要电压电平的装置。
21.根据权利要求19所述的设备，其中所述所要电压电平小于位单元的写入阈值。
22.根据权利要求19所述的设备，其中所述所要电压电平为接地电压电平。
23.根据权利要求19所述的设备，其进一步包含：
用于从系统控制器接收加电信息的装置；以及
用于基于所述所接收到的加电信息在一时间量之后去活所述加电控制信号的装置。
24.根据权利要求19所述的设备，其进一步包含：
用于在一预定时间量之后去活所述加电控制信号的装置。
25.一种计算机可读取媒体，其包括存储于其上用于在自旋转移力矩磁阻随机存取存储器(STT-MRAM)阵列的加电期间保护数据的程序代码，所述计算机可读取媒体包含：
用以在加电期间向第一多个预充电晶体管提供加电控制信号的程序代码；以及
用以响应于所述加电控制信号而将多个位线或多个字线中的至少一者保持到所要电压电平的程序代码。
26.根据权利要求25所述的计算机可读取媒体，其进一步包含：
用于响应于所述加电控制信号而将所述多个位线及所述多个字线中的另一者保持到所述所要电压电平的程序代码。
CN200980143154.3A 2008-11-05 2009-11-04 在自旋转移力矩磁阻随机存取存储器中加电期间的数据保护 Active CN102197433B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/265,068 US8134856B2 (en) 2008-11-05 2008-11-05 Data protection scheme during power-up in spin transfer torque magnetoresistive random access memory
US12/265,068 2008-11-05
PCT/US2009/063225 WO2010053955A1 (en) 2008-11-05 2009-11-04 Data protection during power-up in spin transfer torque magnetoresistive random access memory

Publications (2)

Publication Number Publication Date
CN102197433A true CN102197433A (zh) 2011-09-21
CN102197433B CN102197433B (zh) 2014-11-12

Family

ID=41429443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980143154.3A Active CN102197433B (zh) 2008-11-05 2009-11-04 在自旋转移力矩磁阻随机存取存储器中加电期间的数据保护

Country Status (6)

Country Link
US (1) US8134856B2 (zh)
EP (1) EP2353165B1 (zh)
JP (1) JP5230818B2 (zh)
CN (1) CN102197433B (zh)
TW (1) TW201032236A (zh)
WO (1) WO2010053955A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004100A (zh) * 2014-12-26 2017-08-01 英特尔公司 用于数据安全的事件触发擦除
CN107636762A (zh) * 2015-04-03 2018-01-26 海德威科技公司 使用mram堆叠设计实现的一次可编程存储器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6371172B2 (ja) * 2014-09-09 2018-08-08 ルネサスエレクトロニクス株式会社 半導体記憶装置
ITUB20153235A1 (it) 2015-08-26 2017-02-26 St Microelectronics Srl Decodificatore di riga per un dispositivo di memoria non volatile e relativo dispositivo di memoria non volatile
CN106558333B (zh) * 2015-09-29 2018-11-09 中国科学院物理研究所 包括环形磁性隧道结的自旋转移力矩磁随机存取存储器
US11152425B2 (en) 2019-10-29 2021-10-19 Western Digital Technologies, Inc. Cross-point spin-transfer torque magnetoresistive memory array and method of making the same
US12004357B2 (en) 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US12004356B2 (en) 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627788A (en) * 1995-05-05 1997-05-06 Intel Corporation Memory unit with bit line discharger
US20040057277A1 (en) * 2002-09-25 2004-03-25 Katsuyuki Fujita Magnetic random access memory
WO2008109768A1 (en) * 2007-03-06 2008-09-12 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
WO2008109772A1 (en) * 2007-03-06 2008-09-12 Qualcomm Incorporated Read disturb reduction circuit for spin transfer torque magnetoresistive random access memory
US20080247222A1 (en) * 2007-04-05 2008-10-09 Qualcomm Incorporated Spin Transfer Torque Magnetoresistive Random Access Memory and Design Methods

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01138679A (ja) * 1987-11-25 1989-05-31 Mitsubishi Electric Corp 半導体記憶装置
JP3122201B2 (ja) * 1991-11-30 2001-01-09 株式会社東芝 メモリカード装置
US5257239A (en) * 1992-07-14 1993-10-26 Aptix Corporation Memory cell with known state on power-up
KR0121131B1 (ko) * 1994-10-13 1997-11-10 문정환 반도체 메모리장치의 구동회로
US5576988A (en) * 1995-04-27 1996-11-19 National Semiconductor Corporation Secure non-volatile memory array
JP4219141B2 (ja) * 2002-09-13 2009-02-04 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP4819316B2 (ja) * 2004-02-23 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置
US7068533B2 (en) * 2004-09-30 2006-06-27 Infineon Technologies Ag Resistive memory cell configuration and method for sensing resistance values
US7345912B2 (en) * 2006-06-01 2008-03-18 Grandis, Inc. Method and system for providing a magnetic memory structure utilizing spin transfer
JP5013074B2 (ja) * 2007-03-28 2012-08-29 ミツミ電機株式会社 半導体集積回路装置
US8133745B2 (en) * 2007-10-17 2012-03-13 Magic Technologies, Inc. Method of magnetic tunneling layer processes for spin-transfer torque MRAM
US7663959B2 (en) * 2007-11-29 2010-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Power up/down sequence scheme for memory devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627788A (en) * 1995-05-05 1997-05-06 Intel Corporation Memory unit with bit line discharger
US20040057277A1 (en) * 2002-09-25 2004-03-25 Katsuyuki Fujita Magnetic random access memory
WO2008109768A1 (en) * 2007-03-06 2008-09-12 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
WO2008109772A1 (en) * 2007-03-06 2008-09-12 Qualcomm Incorporated Read disturb reduction circuit for spin transfer torque magnetoresistive random access memory
US20080247222A1 (en) * 2007-04-05 2008-10-09 Qualcomm Incorporated Spin Transfer Torque Magnetoresistive Random Access Memory and Design Methods

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004100A (zh) * 2014-12-26 2017-08-01 英特尔公司 用于数据安全的事件触发擦除
CN107004100B (zh) * 2014-12-26 2021-07-06 英特尔公司 用于数据安全的事件触发擦除
CN107636762A (zh) * 2015-04-03 2018-01-26 海德威科技公司 使用mram堆叠设计实现的一次可编程存储器
CN107636762B (zh) * 2015-04-03 2022-01-04 台湾积体电路制造股份有限公司 使用mram堆叠设计实现的一次可编程存储器

Also Published As

Publication number Publication date
JP2012507107A (ja) 2012-03-22
WO2010053955A1 (en) 2010-05-14
US20100110776A1 (en) 2010-05-06
TW201032236A (en) 2010-09-01
CN102197433B (zh) 2014-11-12
EP2353165B1 (en) 2015-04-01
EP2353165A1 (en) 2011-08-10
US8134856B2 (en) 2012-03-13
JP5230818B2 (ja) 2013-07-10

Similar Documents

Publication Publication Date Title
CN102197433B (zh) 在自旋转移力矩磁阻随机存取存储器中加电期间的数据保护
CN101878506A (zh) 用于自旋转移力矩磁阻随机存取存储器中的读取操作的接地电平预充电位线方案
EP2126922B1 (en) Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
CN101627435B (zh) 用于自旋转移力矩磁阻随机存取存储器的读取干扰减少电路
CN102282621B (zh) 自旋转移力矩磁阻随机存取存储器内的位线电压控制
CN102067231B (zh) 用于具有缩小的位单元尺寸的自旋转移力矩磁阻式随机存取存储器的写入操作
KR102066836B1 (ko) 스핀-토크 mram에 기록하는 기록 구동기 회로 및 방법
CN108780657B (zh) 电源切换的双单元存储器比特单元
CN101925961A (zh) 具有共享源极线的mram装置
CN102203870A (zh) Stt-mram中的字线电压控制
WO2010077609A1 (en) Data integrity preservation in spin transfer torque magnetoresistive random access memory
US20140185370A1 (en) Nonvolatile memory apparatus having magnetoresistive memory elements and method for driving the same
TW201633209A (zh) 用於資料安全之事件觸發抹除技術

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant