CN102196666A - 多层印刷电路板 - Google Patents

多层印刷电路板 Download PDF

Info

Publication number
CN102196666A
CN102196666A CN201110052817XA CN201110052817A CN102196666A CN 102196666 A CN102196666 A CN 102196666A CN 201110052817X A CN201110052817X A CN 201110052817XA CN 201110052817 A CN201110052817 A CN 201110052817A CN 102196666 A CN102196666 A CN 102196666A
Authority
CN
China
Prior art keywords
substrate
hole structure
conductive path
closed geometries
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110052817XA
Other languages
English (en)
Other versions
CN102196666B (zh
Inventor
林胜利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Zyray Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zyray Wireless Inc filed Critical Zyray Wireless Inc
Publication of CN102196666A publication Critical patent/CN102196666A/zh
Application granted granted Critical
Publication of CN102196666B publication Critical patent/CN102196666B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明涉及多层印刷电路板，提供了一种通孔结构，以从形成在多层PCB的第一最外侧基板上的第一导电通路到形成在所多层PCB的第二最外侧基板上的第二导电通路之间传递电信号。所述通孔结构使得所述电信号从所述第一最外侧基板穿过一个或多个内基板传递到所述第二最外侧基板。所述一个或多个内基板包括一个或多个闭合几何结构以围住所述通孔结构。

Description

多层印刷电路板
技术领域
本发明涉及印刷电路板(PCB)的设计和制造，更具体地说，涉及一种PCB的通孔结构(via structure)。
背景技术
印刷电路板(PCB)用于机械支撑和电连接电子组件，该电子组件使用层压在基板上的导电通路(conductive pathway)。可将每个都具有自己导电通路的多个基板结合在一起以形成常规的多层PCB。一个基板上形成的导电通路可通过使用通孔结构与另一个基板上形成的导电通路相连接。通常从一个基板到另一个基板进行钻孔，然后通过填充和/或镀上导电材料以形成常规的通孔结构。
电子组件通常安装在常规多层PCB的两侧。从常规多层PCB的第一基板上安装的第一电子组件开始传递的电信号可通过常规通孔结构到达安装在第二基板上的第二电子组件。电信号通过常规通孔结构从形成在第一基板上的第一导电通路中传递到形成在第二基板上的第二导电通路。常规通孔结构将导致从第一导电通路到第二导电通路经过的电信号的功率衰减，且还通过第一导电通路反射回一部分信号。通过第一导电通路的电信号的反射返回将损害形成在常规多层PCB上的电子组件的性能。
通常对更高频率的信号进行布线的导电通路仅限于常规多层PCB的单个导电基板。然而，常规多层PCB的尺寸越来越小，因此要求不止一个基板来连接电子组件。常规多层PCB可具有数百、数千和甚至数万个通孔来为常规多层PCB的基板间的电子信号布线。
因此需要一种通孔结构来优化电信号从多层PCB的第一基板上形成的第一导电通路到多层PCB的第二基板上形成的第二导电通路的传递通过，以克服以上所描述的弊端。通过以下的详细描述，本发明的其它方面和优点将变得显而易见的。
发明内容
依据本发明的一方面，提供了一种多层印刷电路版(PCB)，包括：
形成在第一基板上的第一导电通路；
形成在第二基板上的第二导电通路；
通过第三基板形成的通孔结构，以将所述第一导电通路连接到所述第二导电通路；和
第一闭合几何结构(closed geometric structure)，形成在所述第三基板的表面上以围住所述通孔结构。
优选地，其中所述第一闭合几何结构包括：
规则多边形。
优选地，其中所述第一闭合几何结构包括：
圆环。
优选地，其中所述第一闭合几何结构包括：
同心圆环。
优选地，所述第一闭合几何结构由宽度和厚度进行表征，
其中所述宽度表示无导电材料的所述第三基板中的区域，和
其中所述厚度表示所述第一闭合几何结构的厚度。
优选地，其中所述宽度和厚度表示电子设计自动化(EDA)软件将使用的设计参数。
优选地，多层PCB进一步包括：
第二闭合几何结构，形成在所述第三基板上以围住所述第一闭合几何结构和所述通孔结构。
优选地，其中所述第一闭合几何结构包括：
规则多边形。
优选地，其中所述第一闭合几何结构包括：
圆环。
优选地，其中所述第一闭合几何结构包括：
同心圆环。
优选地，所述第二闭合几何结构由第二宽度和第二厚度进行表征，
其中所述第二宽度表示无导电材料的所述第三基板中始于所述第一闭合几何结构的第二区域，和
其中所述第二厚度表示所述第二闭合几何结构的厚度。
优选地，所述第三基板位于所述第一基板和所述第二基板之间。
依据本发明另一方面，提供一种多层印刷电路版(PCB)，包括：
形成在第一基板上的第一导电通路；
形成在第二基板上的第二导电通路；
通过第三基板形成的通孔结构，以将所述第一导电通路连接到所述第二导电通路；和
一个或多个闭合几何结构，形成在内部非导电的表面上以形成多个电容，在所述通孔结构到所述一个或多个闭合几何结构的最外侧一个之间以串联方式设置所述多个电容。
优选地，所述串联电容包括：
第一电容，所述通孔结构形成所述电容的第一导体，所述一个或多个闭合几何结构的第一个闭合几何结构形成所述第一电容的第二导体。
优选地，所述串联电容进一步包括：
第二电容，所述一个或多个闭合几何结构的所述第一个闭合几何结构形成所述第二电容的第一导体，所述一个或多个闭合几何结构的第二个闭合几何结构形成所述第二电容的第二导体。
优选地，所述一个或多个闭合几何结构的所述第二个闭合几何结构连接到形成在所述第三基板上的一个或多个导电通路。
优选地，所述一个或多个闭合几何结构包括：
一个或多个规则多边形。
优选地，所述一个或多个闭合几何结构包括：
一个或多个规则圆环。
优选地，所述一个或多个闭合几何结构包括：
一个或多个同心圆环。
优选地，所述第三基板位于所述第一基板和所述第二基板之间。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中，相似的引用标号表示相同或功能近似的单元。另外，引用标号最左边的数字表示该引用标号第一次出现的附图。
图1A是常规多层印刷电路板的示意图；
图1B是用于常规多层印刷电路板中的第一外基板的俯视图；
图1C是用于常规多层印刷电路板中的内基板的俯视图；
图1D是用于常规多层印刷电路板中的第二外基板的俯视图；
图1E是用于常规多层印刷电路板中的内基板中的一个内基板的俯视图；
图2A是依据本发明示范实施例的多层印刷电路板的示意图；
图2B是用于依据本发明示范实施例的多层印刷电路板中的第一外基板的俯视图；
图2C是用于依据本发明示范实施例的多层印刷电路板中的内基板的俯视图；
图2D是用于依据本发明第二示范实施例的多层印刷电路板中的内基板的俯视图；
图2E是用于依据本发明第三示范实施例的多层印刷电路板中的内基板的俯视图；
图2F是用于依据本发明示范实施例的多层印刷电路板中的第二外基板的俯视图；
图3A是用于依据本发明示范实施例的多层印刷电路板中的内基板中的一个内基板的俯视图；
图3B是所述常规通孔结构和依据本发明示范实施例的所述通孔结构的第一散射参数的比较示意图；
图3C是所述常规通孔结构和依据本发明示范实施例的所述通孔结构的第二散射参数的比较示意图；
图4是用于设计依据本发明实施例的多层印刷电路板的电子设计自动化软件使用的通孔结构的设计参数的示意图。
下面将结合附图及实施例对本发明进行描述，附图中，相似的引用标号通常表示相同、功能近似和/或结构近似的单元。其中一个单元第一次出现的附图用引用标号中最左边的数字表示。
具体实施方式
以下的详细描述将参考附图对本发明相关的实施例进行阐述。详细描述中出现的引用“一个示范实施例”、“实施实施例”、“举例示范实施例”等表示所引用的示范实施例可包括独特的特点、结构或特征，但不是每个实施例都一定包括所述独特的特点、结构或特征。而且，该词句没有表明所指的一定是同一示范实施例。另外，当结合示范实施例对独特特点、结构或特征进行描述时，不管是否有明确描述，将该特点、结构和特征结合到其它示范实施例中属于相关领域技术人员应当知晓的范围。
此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。有可能有其它示范实施例，以及可在本发明的精神和原则之内对示范实施例做出改进。因此，详细描述并不用以限制本发明。而仅依据以下的权利要求及其等同来定义本发明的保护范围。
以下对示范实施例的详细描述已完全揭示了本发明的一般特性，使得其他人员不需要采用过度的实验且只要不脱离本发明的精神和范围，就能通过应用相关领域技术人员的知识容易地改进该实施例和/或将其适用于各种应用。因此，该适用和改进将在基于此处出现的教导和指引的示范实施例的含义范围内，且为该示范实施例的多个等同替代。应理解的是，此处的用语和术语仅用作描述目的，并不用以限制本发明，因此相关领域的技术人员依照此处的教导即可解释本规定的术语和用语。
常规多层印刷电路板
图1A阐述了常规多层印刷电路板。印刷电路板(PCB)用于机械支撑和电连接电子组件，该电子组件使用层压在基板上的导电通路，以诸如FR-2的纸PCB基板、诸如FR-4的玻璃纤维PCB基板、无线电频率(RF)PCB基板、挠性(Flex-Flexible)PCB基板、陶瓷/金属芯PCB基板为例。以铜为例的导电材料通常与基板的一侧或两侧结合在一起。然后除去导电材料不需要的部分以形成导电通路。这种去铜的减法方法包括以丝网印刷、照相制版和/或PBC加工为例。另外，可通过一个或多个电镀步骤将导电通路本身直接加到基板上以形成导电通路。
可通常采用环氧树脂预浸将各自具有自己导电通路的多个基板102到106结合到一起以形成常规多层PCB 100。常规多层PCB 100可包括任意数量的基板104.1到104.n，称为内基板，或者可不包括基板104.1到104.n中的任意一个。使用通孔结构可将形成在一个基板上的导电通路与形成在其它基板上的导电通路相连接。从一个基板到另一个基板进行钻孔，然后填充和/或镀上导电材料以形成通孔结构。例如，可通过在基板102到106间钻孔并将孔洞镀上铜或其它任意合适的金属以形成常规通孔结构110，使得导电通路108与导电通路112相连接。
用于常规多层PCB中的常规通孔结构
图1B阐述了用于常规多层印刷电路板中的第一外基板的俯视图。更具体地说，图1B阐述了具有导电通路108的基板102的一部分。通常在基板102到108间钻孔并将孔洞填充和/或镀上导电材料以形成常规通孔结构110。通常，用于形成该孔洞的钻头大于导电通路108的宽度。导电通路108包括导电材料形成的圆环，称为焊盘120，以使从基板102到基板108间进行安全钻孔。通常表征焊盘120特征的径向距离(radial distance)大于用于常规通孔结构110的钻孔孔洞的大小。
图1C阐述了用于常规多层印刷电路板中的第一内基板的俯视图。更具体地说，图1C阐述的基板122表示基板104.1到104.n中的一个或多个的一部分。基板122包括填充和/或镀上后以形成常规通孔结构110的孔洞。基板122包括隔离区124，可防止常规通孔结构110与基板122的导电通路接触。隔离区124表现为无导电通路的基板104的圆环。另外，从基板104上去除隔离区124可使得常规通孔结构110与基板122的导电通路相连接。
图1D阐述了用于常规多层印刷电路板中的第二外基板的仰视图。更具体地说，图1D阐述了具有导电通路112的基板106的一部分。在基板102到106间钻孔并将孔洞填充和/或镀上导电材料以形成常规通孔结构110。通常，用于形成该孔洞的钻头大于导电通路112的宽度。导电通路112包括导电材料的圆环，称为焊盘126，以使从基板102到基板106间进行安全钻孔。焊盘126通常具有的径向距离大于用于常规通孔结构110的钻孔孔洞的大小。
用于常规多层PCB中的常规通孔结构的性能
图1E阐述了用于常规多层印刷电路板中的一个内基板的俯视图。更具体地说，图1E阐述了表示基板104.1到104.n中的一个的基板152，所述基板104.1到104.n分别设置有各自的导电通路以形成诸如以接地面或电源面为例的平面。如图1E所示，常规通孔结构110形成寄生电容154的第一导体，基板152的导电通路形成寄生电容154的第二导体。寄生电容154的电容可近似表示为：
C = 2 πϵ ln ( b a ) - - - ( 1 )
其中C表示寄生电容154的电容，a表示常规通孔结构110的径向距离，b表示常规通孔结构110和隔离区124的径向距离，以及ε表示隔离区124的渗透率。
常规通孔结构110的阻抗，即寄生电容154和寄生电感有效地衰减或减少了通过常规通孔结构110的为频率的函数的信号的功率等级。寄生电容154另外增加了这些信号通过导电通路108和/或导电通路112的反射返回。因此，减少寄生电容154的电容将有效地增加通过常规通孔结构110的信号的功率等级，以及减少这些信号在更高频率时通过导电通路108和/或导电通路112的反射返回。
依据本发明示范实施例的多层印刷电路板
图2A阐述了依据本发明示范实施例的多层印刷电路板。多层PCB 200包括形成在多层PCB的内基板上的一个或多个闭合或部分闭合的几何结构以围住通孔结构210。另外，这些一个或多个闭合或部分闭合的几何结构可形成在多层PCB的外基板上以围住通孔结构210。这些多边形结构有效地减少了通孔结构210的寄生电容，从而增加了通过通孔结构210的信号的功率等级以及减少了这些信号通过导电通路208和/或导电通路212的反射返回。
每个都具有自己导电通路的多个基板202到206可结合在一起以形成多层PCB 200。多层PCB 200可包括任意数量的基板204.1到204.n，也称为内基板，或者可不包括基板204.1到204.n中的任意一个。使用通孔结构可将形成在一个基板上的导电通路与形成在其它基板上的导电通路相连接。从一个基板到另一个基板进行钻孔，然后填充和/或镀上导电材料以形成通孔结构。例如，可通过在基板202到206间钻孔并将孔洞镀上铜或其它任意合适的金属以形成通孔结构210，使得导电通路208与导电通路212相连接。通常指盲通孔结构的通孔结构可另外在诸如基板202的外基板和诸如基板204.1到204.n中的一个的内基板之间形成。另外，通常指盲通孔结构的通孔结构可在诸如基板204.1到204.n中任意两个的两个内基板之间形成。
用于依据本发明示范实施例的多层印刷电路板中的通孔结构
图2B阐述了用于依据本发明示范实施例的多层印刷电路板中的第一外基板的俯视图。更具体地说，图2B阐述了具有导电通路208的基板202的一部分。通常在基板202到206间钻孔并将孔洞填充和/或镀上导电材料以形成通孔结构210。通常，用于形成该孔洞的钻头大于导电通路208的宽度。导电通路208包括导电材料形成的圆环，称为焊盘220，以使从基板202到基板206间进行安全钻孔。表征焊盘220结构特征的径向距离大于用于通孔结构210的钻孔孔洞的大小。
图2C阐述了用于依据本发明示范实施例的多层印刷电路板中的内基板的俯视图。图2C阐述的基板222表示基板204.1到204.n中的一个或多个的一部分。基板222包括填充和/或镀上后以形成通孔结构210的孔洞。基板222可包括一个或多个围住通孔结构210的闭合几何结构224.1到224.i。通常采用导电材料形成所述的一个或多个闭合几何结构224.1到224.i。最外侧的闭合几何结构，即闭合几何结构224.i可包括基板222的导电通路。
通常，一个或多个闭合几何结构224.1到224.i表示为任意闭合或部分闭合的二维结构，所述二维结构与围住通孔结构210的基板222位于同一平面。换句话说，一个或多个闭合几何结构224.1到224.i与基板222可位于同一个平面内。例如，一个或多个闭合几何结构224.1到224.i可包括一个或多个同心圆环，如图2C所示。其它结构也可用于闭合几何结构224.1到224.i，诸如图2D中所示的一个或多个同心正方形226.1到226.i、如图2E中所示的一个或多个非同心圆环228.1到228.i、诸如以一个或多个规则的多边形为例的一个或多个规则的闭合几何结构、诸如以一个或多个不规则的多边形为例的一个或多个不规则的闭合几何结构、和/或这些闭合结构的任意合适的结合，上述对于相关领域的技术人员而言将是显而易见的。一个或多个闭合几何结构224.1到224.i可另外表征为同心几何结构、非同心几何结构、和/或同心和非同心几何结构的任意结合。
尽管图2C阐述的是内基板的俯视图，但是相关领域的技术人员将认识到只要不脱离本发明的精神和范围，可在内基板的任意一侧上，即顶部或底部形成一个或多个闭合几何结构224.1到224.i。例如，可仅在内基板的顶部、仅在内基板的底部、或同时在内基板的顶部和底部形成几何结构224.1到224.i。还应注意的是可分别在导电通路208和导电通路212相反一侧上的基板202和/或基板206上形成一个或多个闭合几何结构224.1到224.i。例如，可在基板202的底部或基板208的顶部形成一个或多个闭合几何结构224.1到224.i。
图2F阐述了用于依据本发明示范实施例的多层印刷电路板中的第二外基板的仰视图。更具体地说，图2F阐述了具有导电通路212的基板206的一部分。通常在基板202到206间钻孔并将孔洞填充和/或镀上导电材料以形成通孔结构210。通常，用于形成该孔洞的钻头大于导电通路212的宽度。导电通路212包括导电材料形成的圆环，称为焊盘226，以使从基板202到基板206间进行安全钻孔。表征焊盘226结构特征的径向距离大于用于通孔结构210的钻孔孔洞的大小。尽管采用导电材料的金属圆环阐述和描述焊盘220和226，但是相关领域的技术人员将认识到只要不脱离本发明的精神和范围，焊盘220和226可以是任意合适的闭合几何结构，诸如以多边形为例。
还应注意的是可在一个或多个基板204.1到204.n上形成导电通路208或导电通路212中的一个，使得通孔结构210表现为盲通孔(blind via)。该情形中，基板202或基板206可包括一个或多个闭合几何结构224.1到224.i。另外，一个或多个基板204.1到204.n上既可形成导电通路208也可形成导电通路212，使得通孔结构210表现为埋孔(burried via)。该情形中，基板202和基板206可包括一个或多个闭合几何结构224.1到224.i。
用于依据本发明示范实施例的多层印刷电路板中的通孔结构的性能
图3A阐述了用于依据本发明示范实施例的多层印刷电路板中的内基板的俯视图。更具体地说，图3A阐述了表示基板204.1到204.n中的一个的基板252，所述基板204.1到204.n分别设置有各自的导电通路诸如以形成以接地面或电源面为例的平面。通常，闭合几何结构224.1到224.i在通孔结构210到闭合几何结构224.1到224.i的最外侧的一个之间形成多个串联连接的多个电容。如图3A所示，通孔结构210形成第一寄生电容302.1的第一导体，闭合几何结构224.1形成第一寄生电容302.1的第二导体。同样地，闭合几何结构224.1形成第二寄生电容302.2的第一导体，闭合几何结构224.2形成第二寄生电容302.2的第二导体。类似地，闭合几何结构224.2形成第三寄生电容302.3的第一导体，基板252的导电通路形成第三寄生电容302.3的第二导体。然而，该举例仅用作阐述目的，相关领域的技术人员将认识到只要不脱离本发明的精神和范围，基板252具有更大或更小数量的不同配置和设置的几何结构302，例如如以上图2C到图2E中所描述的。
设置第一寄生电容302.1、第二寄生电容302.2和第三寄生电容302.3以形成串联连接的电容。这些寄生电容的等效电容可近似表示为：
C EQ = 1 C 1 + 1 C 2 + 1 C 3 - - - ( 2 )
其中CEQ表示寄生电容302.1到302.3的等效电容，C1表示第一寄生电容302.1的电容，C2表示第二寄生电容302.2的电容，C3表示第三寄生电容302.3的电容。
通孔结构210的等效电容CEQ小于常规通孔结构110的电容。因此，通孔结构210有效地增加了通过通孔结构210的信号的功率等级，以及减少了这些信号在更高频率处通过导电通路208和/或导电通路212的反射返回。散射参数，通常指S-参数，描述了当电信号经历各种稳态刺激时电网络的电性能。可测量和/或仿真诸如通孔结构210和常规通孔结构110的电网络的S参数来确定通过电网络的信号的功率等级，通常指的是S21，和/或确定这些信号通过电网络的反射返回，通常指的是S11。
图3B阐述了常规通孔结构和依据本发明实施例的通孔结构的第一散射参数的比较示意图。更具体地说，图3B阐述了常规通孔结构110和通孔结构210之间的反射散射参数S11的比较。反射散射参数S11表示从导电通路进入通孔结构的能量与从导电通路离开通孔结构的能量之间的比率，通常测量中以分贝(dB)为单位。因此，当与给定频率下更小的散射参数S11相比时，给定频率下更大的散射参数S11表示有更多的能量通过通孔结构被反射。如图3B所示，在近似0Hz到近似7.7GHz的范围内，表示为散射参数352的常规通孔结构110的反射散射参数S11小于表示为散射参数354的通孔结构210的反射散射参数S11。在这些频率处，与通孔结构210相比，常规通孔结构110反射了更少的能量。然而在大于7.7GHz的频率范围内，散射参数352大于散射参数354。与通孔结构210相比，常规通孔结构110在这些频率处反射了更多的能量。
图3C阐述了常规通孔结构和依据本发明实施例的通孔结构的第二散射参数的比较示意图。更具体地说，图3C阐述了常规通孔结构110和通孔结构210之间的传输散射参数S21的比较。反射散射参数S21表示从第一导电通路进入通孔结构的能量与从第二导电通路离开通孔结构的能量之间的比率，通常测量中以分贝(dB)为单位。因此，当与给定频率下更小的散射参数S21相比时，给定频率下更大的散射参数S21表示有更多的能量通过通孔结构。
如图3C所示，表示为散射参数356的常规通孔结构110的传输散射参数S21近似等于表示为散射参数358的通孔结构210的传输散射参数S21。然而，在大约10.25GHz到大约16.50GHz的范围内，散射参数358大于散射参数356。这些频率处，通孔结构210比常规通孔结构110通过更多的能量，比常规通孔结构110反射更多的能量。
用于依据本发明示范实施例的多层印刷电路板中的通孔结构的电子设计自动化(EDA)软件实施
图4阐述了用于设计依据本发明实施例的多层印刷电路板的电子设计自动化软件使用的通孔结构的设计参数。更具体地说，图4阐述了通孔结构210和诸如以一个或多个基板204.1到204.n为例的一个基板的一个或多个闭合几何结构224.1到224.i。一个或多个闭合几何结构224.1到224.i中的每一个可用对应的宽度w1到wk以及厚度t1到tk进行表征。
宽度w1到wk表示从通孔结构210到一个或多个闭合几何结构224.1到224.i中第一个闭合几何结构之间的区域，和/或表示为无导电材料的闭合几何结构224.1到224.i中任意两个相邻的之间的区域。该区域可包括类似于基板的非导电材料、环氧树脂预浸、和/或对于相关领域技术人员而言是显而易见的其它合适的非导电材料。对于闭合几何结构224.1到224.i而言，每一个的宽度w1到wk可以是相近的，也可以是两两之间互不相同的。
厚度t1到tk表示闭合几何结构224.1到224.i的厚度或宽度。闭合几何结构224.1到224.i的每一个可表征为具有统一的厚度，如图4所示，或表征为具有非统一的或不同的厚度。对于闭合几何结构224.1到224.i而言，每一个的厚度t1到tk可以是相近的，也可以是两两之间互不相同的。
宽度w1到wk和厚度t1到tk表示将被电子设计自动化(EDA)软件使用的设计参数。EDA软件属于计算机辅助设计工具范畴，用于设计、仿真和/或生成电子系统，诸如PCB。EDA软件可在各个宽度w1到wk和厚度t1到tk中进行选择以获得一组最优的设计参数，诸如以上所讨论的散射参数。EDA软件可使用二进制搜索和/或对于相关领域技术而言是显而易见的任意其它合适的搜索来分别调节宽度w1到wk和厚度t1到tk中的每一个，以获得用于闭合几何结构224.1到224.i的最优宽度w1到wk和最优厚度t1到tk。
结论
应意识到，用于解释权利要求的是详细描述章节而不是摘要章节。摘要章节可能阐述了本发明的一个或多个实施例，但不是全部实施例，因此摘要章节将不会以任何方式限定本发明和附加权利要求。
借助于阐述了其指定功能和关系的实施的功能构建模块，以上已对本发明进行了描述。为方便描述，此处已任意定义了这些功能构件模块的界限。只要能合适地执行其指定功能和关系，可定义其它的界限。
只要不脱离本发明的精神和范围，其中在形式上和细节上对本发明所做的各种变化对于相关领域的技术人员而言是显而易见的。因此，本发明不应受到以上所描述的任意实施例的限制，应仅依据权利要求及其等同对本发明进行限定。

Claims (10)

1.一种多层印刷电路版（PCB），其特征在于，包括：
形成在第一基板上的第一导电通路；
形成在第二基板上的第二导电通路；
通过第三基板形成的通孔结构，以将所述第一导电通路连接到所述第二导电通路；和
第一闭合几何结构，形成在所述第三基板的表面上以围住所述通孔结构。
2.根据权利要求1所述的多层印刷电路版（PCB），其特征在于，其中所述第一闭合几何结构包括：
规则多边形。
3.根据权利要求1所述的多层印刷电路版（PCB），其特征在于，其中所述第一闭合几何结构包括：
圆环。 
4.根据权利要求3所述的多层印刷电路版（PCB），其特征在于，其中所述第一闭合几何结构包括：
同心圆环。
5.根据权利要求1所述的多层印刷电路版（PCB），其特征在于，所述第一闭合几何结构由宽度和厚度进行表征，
其中所述宽度表示无导电材料的所述第三基板中的区域，和
其中所述厚度表示所述第一闭合几何结构的厚度。
6.根据权利要求5所述的多层印刷电路版（PCB），其特征在于，其中所述宽度和厚度表示电子设计自动化（EDA）软件将使用的设计参数。
7.根据权利要求1所述的多层印刷电路版（PCB），其特征在于，进一步包括：
第二闭合几何结构，形成在所述第三基板上以围住所述第一闭合几何结构和所述通孔结构。
8.一种多层印刷电路版（PCB），其特征在于，包括：
形成在第一基板上的第一导电通路；
形成在第二基板上的第二导电通路；
通过第三基板形成的通孔结构，以将所述第一导电通路连接到所述第二导电通路；和
一个或多个闭合几何结构，形成在内部非导电的表面上以形成多个电容，在所述通孔结构到所述一个或多个闭合几何结构的最外侧一个之间以串联方式设置所述多个电容。
9.根据权利要求8所述的多层印刷电路版（PCB），其特征在于，所述串联电容包括：
第一电容，所述通孔结构形成所述电容的第一导体，所述一个或多个闭合几何结构的第一个闭合几何结构形成所述第一电容的第二导体。
10.根据权利要求8所述的多层印刷电路版（PCB），其特征在于，所述串联电容进一步包括：
第二电容，所述一个或多个闭合几何结构的所述第一个闭合几何结构形成所述第二电容的第一导体，所述一个或多个闭合几何结构的第二个闭合几何结构形成所述第二电容的第二导体。
CN201110052817XA 2010-03-04 2011-03-04 多层印刷电路板 Expired - Fee Related CN102196666B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/717,570 US8487195B2 (en) 2010-03-04 2010-03-04 Via structure for multi-gigahertz signaling
US12/717,570 2010-03-04

Publications (2)

Publication Number Publication Date
CN102196666A true CN102196666A (zh) 2011-09-21
CN102196666B CN102196666B (zh) 2013-12-18

Family

ID=43973457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110052817XA Expired - Fee Related CN102196666B (zh) 2010-03-04 2011-03-04 多层印刷电路板

Country Status (5)

Country Link
US (2) US8487195B2 (zh)
EP (1) EP2364071A1 (zh)
CN (1) CN102196666B (zh)
HK (1) HK1161805A1 (zh)
TW (1) TWI458412B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112131823A (zh) * 2020-09-29 2020-12-25 浪潮电子信息产业股份有限公司 一种pcb中信号层厚度的确定方法、装置、设备及介质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8704104B2 (en) 2010-07-19 2014-04-22 Asml Netherlands B.V. Electrical connector, electrical connection system and lithographic apparatus
US10032731B2 (en) * 2014-09-08 2018-07-24 Skyworks Solutions, Inc. Voltage compensated switch stack
EP4163961A4 (en) * 2020-06-03 2024-06-26 Sumitomo Bakelite Co., Ltd. PRINTED CIRCUIT BOARD

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044801A (zh) * 2004-09-17 2007-09-26 泰拉丁公司 具有降低的电容耦合的电路板组件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538538B2 (en) * 1999-02-25 2003-03-25 Formfactor, Inc. High frequency printed circuit board via
TW525417B (en) * 2000-08-11 2003-03-21 Ind Tech Res Inst Composite through hole structure
GB2374984B (en) * 2001-04-25 2004-10-06 Ibm A circuitised substrate for high-frequency applications
US7141742B2 (en) 2003-07-17 2006-11-28 Hewlett-Packard Development Company, L.P. Alternating voided areas of anti-pads
TWI320681B (en) * 2007-01-11 2010-02-11 Hsiuan Ju Hsu A novel via structure for improving signal integrity
US7897880B1 (en) * 2007-12-07 2011-03-01 Force 10 Networks, Inc Inductance-tuned circuit board via crosstalk structures
US7847654B2 (en) * 2008-07-28 2010-12-07 Bosch Security Systems, Inc. Multilayer microstripline transmission line transition
US8143976B2 (en) 2009-10-27 2012-03-27 Xilinx, Inc. High impedance electrical connection via

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044801A (zh) * 2004-09-17 2007-09-26 泰拉丁公司 具有降低的电容耦合的电路板组件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112131823A (zh) * 2020-09-29 2020-12-25 浪潮电子信息产业股份有限公司 一种pcb中信号层厚度的确定方法、装置、设备及介质

Also Published As

Publication number Publication date
TW201218892A (en) 2012-05-01
EP2364071A1 (en) 2011-09-07
US20130299225A1 (en) 2013-11-14
US8487195B2 (en) 2013-07-16
CN102196666B (zh) 2013-12-18
TWI458412B (zh) 2014-10-21
US20110214912A1 (en) 2011-09-08
HK1161805A1 (en) 2012-08-03

Similar Documents

Publication Publication Date Title
US9622358B2 (en) Method for forming a circuit board via structure for high speed signaling
CN103188886B (zh) 一种印制电路板及其制作方法
RU2141152C1 (ru) Переходное устройство от волновода к электронной схеме, способ минимизации утечки сигналов из перехода, волновод-сигнальный проводник и переходное устройство печатной платы для минимизации утечки сигналов
US20070184687A1 (en) Circuit board provided with digging depth detection structure and transmission device with the same mounted
CN101346039B (zh) 一种可改善信号完整度的创新穿孔结构
US7202755B2 (en) Semi-suspended coplanar waveguide on a printed circuit board
CN203040005U (zh) 印制电路板
US6072375A (en) Waveguide with edge grounding
WO2007047891A2 (en) Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures
CN101677487A (zh) 印刷布线基板及其制造方法
CN103098567B (zh) 结构体和配线基板
CN102196666B (zh) 多层印刷电路板
US20050224912A1 (en) Circuit and method for enhanced low frequency switching noise suppression in multilayer printed circuit boards using a chip capacitor lattice
JP2003249731A (ja) 同軸線路構造を有するプリント配線基板およびその製造方法
CN113079623A (zh) 一种w波段毫米波芯片多层介质基板
CN105323956A (zh) 布线基板
CN211702540U (zh) 一种抑制电路板电磁干扰的结构和电路板
US6710255B2 (en) Printed circuit board having buried intersignal capacitance and method of making
KR20060006776A (ko) 비아 구조의 고주파 성능 최적화 방법
US7196906B1 (en) Circuit board having segments with different signal speed characteristics
CN111295043B (zh) 射频电路板
CN111405747A (zh) 一种抑制电路板电磁干扰的结构和电路板
Di Febo et al. Impact of planar electromagnetic band-gap structures on IR-DROP and signal integrity in high speed printed circuit boards
CN115046462A (zh) 一种同轴孔对准度测试板及测试方法
Matus A methodology for modeling vias in high-speed interconnects including electromagnetic radiation effects

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1161805

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1161805

Country of ref document: HK

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170314

Address after: Singapore Singapore

Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: Alton Park Road, Irvine, California, 16215, 92618-7013

Patentee before: Zyray Wireless Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131218

Termination date: 20170304