CN113079623A - 一种w波段毫米波芯片多层介质基板 - Google Patents
一种w波段毫米波芯片多层介质基板 Download PDFInfo
- Publication number
- CN113079623A CN113079623A CN202110334711.2A CN202110334711A CN113079623A CN 113079623 A CN113079623 A CN 113079623A CN 202110334711 A CN202110334711 A CN 202110334711A CN 113079623 A CN113079623 A CN 113079623A
- Authority
- CN
- China
- Prior art keywords
- layer
- radio frequency
- stratum
- dielectric
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
- H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09481—Via in pad; Pad over filled via
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种W波段毫米波芯片多层介质基板,包括:第一地层、第一介质层、第二地层、第二介质层、控制层、第三介质层、电源层、第四介质层、第三地层、第五介质层、射频层、第六介质层、第四地层、第七介质层和天线层,第四地层通过垂直通孔实现与射频层的第二端的连接;射频层的第一端通过垂直通孔实现与第三地层、电源层、控制层、第二地层和第一地层的连接;射频层为多段不同阻抗的微带线结构。本发明通过合理规划金属层的结构,射频层设置于两层地层之间,并在信号传输结构周围设置屏蔽柱,在保障射频信号抗干扰性的同时,在同层或异层之间进行高密度布线,适用于天线与芯片一体化封装互连结构应用场景,满足目前功能复杂、集成度高和重量轻的要求。
Description
技术领域
本发明涉及阻抗匹配技术,具体涉及一种W波段毫米波芯片多层介质基板。
背景技术
在信息化蓬勃发展的现代,微波波谱由于其独特的自身特性,成为了一种非常宝贵的资源。随着微波电路和射频电路的快速发展和应用,微波多层电路趋于集成化和小型化。为了资源的高效利用,需要在PCB板上集成较多的元器件和芯片,因此,如何在微波集成电路的集成度越高、体积重量越小的情况下保证电路系统的性能成为了一个新的研究方向和热点。
在设计W波段多层介质基板时,需考虑其在高频段工作场景下的耐高温高湿性、介质传输损耗、介电特性、基板层数以及尺寸稳定性等因素。祝大同等(祝大同.毫米波电路用基板材料技术的新发展(上)[J].覆铜板资讯,2016(05):7-16.)公开了一种基板多层化结构,采用碳氢树脂作为第七层电路走线、第六层微波基材和第五层接地层或参考层,环氧树脂作为第四层FR-4半固化片、第三层FR-4层压板、第二层FR-4半固化片和第一层FR-4层压板,该多层介质基板结构和材料不平衡,基板容易发生机械翘曲形变,使得焊锡球因为结构应力产生虚焊和脱焊的现象。
发明内容
本发明的目的在于,针对背景技术存在的缺陷,提出了一种W波段毫米波芯片多层介质基板。
为实现上述目的,本发明采用的技术方案如下:
一种W波段毫米波芯片多层介质基板,其特征在于,包括:
第一地层1;
覆盖所述第一地层的第一介质层2;
覆盖所述第一介质层的第二地层3;
覆盖所述第二地层的第二介质层4;
覆盖所述第二介质层的控制层5;
覆盖所述控制层的第三介质层6;
覆盖所述第三介质层的电源层7;
覆盖所述电源层的第四介质层8;
覆盖所述第四介质层的第三地层9;
覆盖所述第三地层的第五介质层10;
覆盖所述第五介质层的射频层11;
覆盖所述射频层的第六介质层12;
覆盖所述第六介质层的第四地层13;
覆盖所述第四地层的第七介质层14;
覆盖所述第七介质层的天线层15;
所述第四地层13通过垂直通孔实现与射频层11的第二端的连接;射频层11的第一端通过垂直通孔实现与第三地层9、电源层7、控制层5、第二地层3和第一地层1的连接;
所述射频层为阻抗匹配结构,所述阻抗匹配结构为多段不同阻抗的微带线结构,微带线结构的一端连接射频层的第一端,另一端连接射频层的第二端。
进一步地,所述第四地层通过“焊盘-垂直通孔-焊盘”的方式实现与射频层第二端的连接;射频层的第一端设置第一射频层焊盘,并通过垂直通孔与第三地层焊盘、电源层焊盘、控制层焊盘、第二地层焊盘、第一地层焊盘连接,实现射频层第一端与第一地层的连接。
进一步地,所述第四地层13通过第四地层焊盘29、第六介质垂直通孔28和第二射频层焊盘27,实现与射频层第二端的连接;射频层的第一端通过第一射频层焊盘26、第五介质层垂直通孔25、第三地层焊盘24、第四介质垂直通孔23、电源层焊盘22、第三介质层垂直通孔21、控制层焊盘20、第二介质层垂直通孔19、第二地层焊盘18、第一介质层垂直通孔17和第一地层焊盘16,连接至第一地层。
进一步地,所述垂直通孔和阻抗匹配结构周围设置屏蔽孔,用于屏蔽信号。所述屏蔽孔为信号屏蔽柱。
进一步地,所述垂直通孔为信号传输柱。
进一步地,所述阻抗匹配结构的第一端口阻抗为第二端口阻抗的共轭阻抗。
进一步地,所述第一地层、第二地层、控制层、电源层、第三地层、射频层、第四地层、天线层的厚度为0.015mm~0.03mm。
进一步地,所述第一介质层、第二介质层、第三介质层、第四介质层、第五介质层、第六介质层、第七介质层的厚度为0.04mm~0.2mm。
进一步地,所述屏蔽孔和垂直通孔的半径为0.01mm~0.04mm。
进一步地,所述第一射频层焊盘、第三地层焊盘、电源层焊盘、控制层焊盘、第二地层焊盘、第一地层焊盘连接的半径为0.04mm~0.09mm。
进一步地,所述微带线结构的长度不超过1.278mm、宽度不超过0.18mm。
进一步地,所述微带线的阻抗为50欧姆、60欧姆、75欧姆或100欧姆等。
与现有技术相比,本发明的有益效果为:
1、本发明提供的一种W波段毫米波芯片多层介质基板,采用对称的结构,有效解决了基板发生机械翘曲变形、导致焊锡球发生虚焊和脱焊的问题,大大提高了介质基板的稳定性。
2、本发明提供的一种W波段毫米波芯片多层介质基板,通过合理规划金属层的结构,射频层设置于两层地层之间,并在信号传输结构周围设置屏蔽柱,在保障射频信号抗干扰性的同时,在同层或异层之间进行高密度布线,适用于天线与芯片一体化封装互连结构应用场景,满足目前功能复杂、集成度高和重量轻的要求。
3、本发明提供的一种W波段毫米波芯片多层介质基板,采用焊盘-垂直通孔-焊盘的方式实现连接和信号传输,有效提高了毫米波芯片的结构稳定性和信号传输特性。
附图说明
图1为本发明提供的一种W波段毫米波芯片多层介质基板的剖视图;
图2为本发明提供的一种W波段毫米波芯片多层介质基板中,焊盘的剖视图;
图3本发明提供的一种W波段毫米波芯片多层介质基板中,垂直通孔的剖视图;
图4为实施例提供的一种W波段毫米波芯片多层介质基板中,射频层微带线的俯视图;
图5为实施例提供的一种W波段毫米波芯片多层介质基板中,屏蔽孔的剖视图;
图6为实施例提供的一种W波段毫米波芯片多层介质基板中,屏蔽孔的俯视图;
图7为实施例提供的一种W波段毫米波芯片多层介质基板的匹配测试结果。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施方式仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
实施例
如图1所示,为本发明实施例提供的一种W波段毫米波芯片多层介质基板的剖面图,所述W波段毫米波芯片多层介质基板是由金属层39和介质层40交替排列得到的,具体包括:第一地层1,覆盖所述第一地层的第一介质层2,覆盖所述第一介质层的第二地层3,覆盖所述第二地层的第二介质层4,覆盖所述第二介质层的控制层5,覆盖所述控制层的第三介质层6,覆盖所述第三介质层的电源层7,覆盖所述电源层的第四介质层8,覆盖所述第四介质层的第三地层9,覆盖所述第三地层的第五介质层10,覆盖所述第五介质层的射频层11,覆盖所述射频层的第六介质层12,覆盖所述第六介质层的第四地层13,覆盖所述第四地层的第七介质层14,覆盖所述第七介质层的天线层15。其中,射频层11的上下金属层分别为第三地层9和第四地层13,以保证射频信号在传输过程中不被外界信号所干扰,降低信号传输过程中的能量损耗。
具体地,所述W波段毫米波芯片多层介质基板的长度为1.9mm,宽度为0.9mm,高度为0.62mm。其中,第一地层1、第二地层3、控制层5、电源层7、第三地层9、射频层11、第四地层13、天线层15均采用相对介电常数为1、介质损耗为0的铜材料,尺寸均为:长度1.9mm、宽度0.9mm、高度0.015mm。第一介质层2和第七介质层14均采用相对介电常数为3.12、介质损耗正切为0.0042的聚四氟乙烯,尺寸均为:长度1.9mm、宽度0.9mm、高度0.16mm。第二介质层4、第三介质层6、第五介质层10、第六介质层12均采用相对介电常数为3.12、介质损耗正切为0.0042的覆铜箔层压板(聚四氟乙烯),尺寸均为:长度1.9mm、宽度0.9mm、高度0.04mm。第四介质层8采用相对介电常数为3.22、介质损耗为0.0042的覆铜箔层压板(聚四氟乙烯),尺寸为:长度1.9mm、宽度0.9mm、高度0.06mm。
其中,所述W波段毫米波芯片多层介质基板通过“焊盘-垂直通孔-焊盘”的方式多层介质基板之间的跨层连接,完成信号的传输。垂直通孔为信号传输柱37。具体地,如图2和图3所示,所述第四地层13通过第四地层焊盘29、第六介质垂直通孔28和第二射频层焊盘27,实现与射频层第二端的连接;射频层的第一端通过第一射频层焊盘26、第五介质层垂直通孔25、第三地层焊盘24、第四介质垂直通孔23、电源层焊盘22、第三介质层垂直通孔21、控制层焊盘20、第二介质层垂直通孔19、第二地层焊盘18、第一介质层垂直通孔17和第一地层焊盘16,连接至第一地层。第一地层焊盘16、第二地层焊盘18、控制层焊盘20、电源层焊盘22、第三地层焊盘24、第一射频层焊盘26、第二射频层焊盘27、第四地层焊盘29均采用相对介电常数为1、介质损耗为0的铜材料,半径R为0.05mm。第二介质层垂直通孔19、第三介质层垂直通孔21、第五介质层垂直通孔25、第六介质层垂直通孔28的半径r为0.025mm,高度为0.04mm。第一介质层垂直通孔17的半径r为0.025mm,高度为0.16mm。第四介质层垂直通孔23的半径r为0.025mm,高度为0.06mm。以上垂直通孔37均采用相对介电常数为1、介质损耗为0的铜材料。
其中,射频层为多段不同阻抗的微带线组成的阻抗匹配结构,俯视图如图4所示,阻抗匹配结构35采用微带线结构,结构简单,易于制作,降低了阻抗匹配结构的制作成本和加工难度。在W波段毫米波芯片多层介质基板中设置阻抗匹配结构,主要是为了调节信号通过垂直通孔从第一地层焊盘到第一射频层焊盘输出端口阻抗,使其与W波段毫米波芯片多层介质基板内部信号通过第六介质垂直通孔从第四地层焊盘到第二射频层焊盘输出端口阻抗相匹配,以满足信号传输要求,降低信号传输过程中的能量损耗。
阻抗匹配结构35采用多段不同阻抗式微带线结构,阻抗匹配结构35的第一端处的第一端口阻抗Z1为第四地层焊盘29到第二射频层焊盘27的第六介质垂直通孔28输出端处的第二端口阻抗Z2的共轭阻抗。
具体地,阻抗匹配结构35包括第一射频层焊盘26、第一段传输线32、第二段传输线33、第三段传输线34和第二射频层焊盘27。第一射频层焊盘26和第二射频层焊盘27均采用相对介电常数为1、介质损耗为0的铜材料,尺寸均为:半径R为0.05mm、高度为0.015mm。第一段传输线32的长度L1为0.3mm,宽度W1为0.06mm;第二段传输线33的长度L2为0.765mm,宽度W2为0.16mm;第三段传输线34的长度L3为0.18mm,宽度W3为0.06mm。以上传输线均采用相对介电常数为1、介质损耗为0的铜材料。
其中,在设置匹配结构35时,首先根据所采用的射频层11来确定相关的参数,例如射频层11的厚度以及射频层11采用的材料的介电常数等重要的设计指标,然后通过仿真或者实际测试获得信号从焊盘上的焊锡球进入,通过垂直通孔37从第一地层焊盘16到第一射频层焊盘26之后的寄生电容电感,或者散射参数(S参数)以及信号通过从第四地层焊盘29进入通过垂直通孔37到第二射频层焊盘27之后的寄生电容电感,或者散射参数(S参数)。结合该散射参数,通过计算或者辅助软件来设计阻抗匹配结构。如果把信号从焊盘上的焊锡球进入通过垂直通孔37从第一地层焊盘16到第一射频层焊盘26后的端口阻抗为Z1,信号通过垂直通孔37从第四地层焊盘29到第二射频层焊盘27后的端口阻抗为Z2,阻抗匹配结构35的优化目标就是使得Z1在经过阻抗匹配结构之后的阻抗,即阻抗匹配结构35的第一端处的第一端口阻抗Z1,通过设计的匹配结构,使得第一端口阻抗Z1和第二端口阻抗Z2相匹配,从而使得信号通过垂直通孔37从第一地层焊盘16到第一射频层焊盘26与信号通过第六介质层垂直通孔28从第四地层焊盘29到第二射频层焊盘27进行信号交互时,在匹配结构35处获得最好的信号传输性能。通过设置第一端口阻抗Z1为第二端口阻抗Z2的共轭阻抗,使得在射频层微带线35处实现共轭匹配,从而获得最大的信号传输功率。
其中,所述W波段毫米波芯片多层介质基板中还设置用于屏蔽信号的屏蔽孔,如图5和图6所示;所述屏蔽孔为信号屏蔽柱,用于隔绝干扰,增强了整体结构的稳定性。具体地,所述屏蔽孔3包括垂直通孔周围的屏蔽孔30和微带线周围的屏蔽孔31。垂直通孔周围的屏蔽孔30设置在第一介质层2、第二介质层4、第三介质层6、第四介质层8、第五介质层10、第六介质层12中,半径为0.025mm,高度分别为0.16mm、0.04mm、0.04mm、0.06mm、0.04mm、0.04m,数量为40根,相邻两个屏蔽孔之间的水平距离为0.13mm,垂直距离为0.06mm,相对两根屏蔽孔的水平距离为0mm,垂直距离为0.26mm、0.38mm。微带线周围的屏蔽孔31设置在第五介质层10和第六介质层12中,半径为0.025mm,高度为0.04mm,相邻屏蔽孔的水平距离为0.12mm,相对屏蔽孔垂直距离为0.26mm,数量为32根。以上屏蔽孔均采用相对介电常数为1,介质损耗为0的铜材料。
如图7所示,为实施例提供的一种W波段毫米波芯片多层介质基板的阻抗匹配测试结果。如图7所示,在W波段毫米波信号传输环境(80~100GHz)下,通过将阻抗匹配结构设置于多层介质基板内部,在芯片集成时,直接将带阻抗匹配结构的传输线与垂直通孔的信号传输线连接,获得了最低-22dB的反射系数以及-2dB以内的插入损耗,信号传输功能良好。
上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会了解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (6)
1.一种W波段毫米波芯片多层介质基板,其特征在于,包括:
第一地层(1);
覆盖所述第一地层的第一介质层(2);
覆盖所述第一介质层的第二地层(3);
覆盖所述第二地层的第二介质层(4);
覆盖所述第二介质层的控制层(5);
覆盖所述控制层的第三介质层(6);
覆盖所述第三介质层的电源层(7);
覆盖所述电源层的第四介质层(8);
覆盖所述第四介质层的第三地层(9);
覆盖所述第三地层的第五介质层(10);
覆盖所述第五介质层的射频层(11);
覆盖所述射频层的第六介质层(12);
覆盖所述第六介质层的第四地层(13);
覆盖所述第四地层的第七介质层(14);
覆盖所述第七介质层的天线层(15);
所述第四地层通过垂直通孔实现与射频层的第二端的连接;射频层的第一端通过垂直通孔实现与第三地层、电源层、控制层、第二地层和第一地层的连接;
所述射频层为阻抗匹配结构,所述阻抗匹配结构为多段不同阻抗的微带线结构,微带线结构的一端连接射频层的第一端,另一端连接射频层的第二端。
2.根据权利要求1所述的W波段毫米波芯片多层介质基板,其特征在于,所述第四地层通过“焊盘-垂直通孔-焊盘”的方式实现与射频层第二端的连接;射频层的第一端设置第一射频层焊盘,并通过垂直通孔与第三地层焊盘、电源层焊盘、控制层焊盘、第二地层焊盘、第一地层焊盘连接,实现射频层第一端与第一地层的连接。
3.根据权利要求1所述的W波段毫米波芯片多层介质基板,其特征在于,所述第四地层通过第四地层焊盘、第六介质垂直通孔和第二射频层焊盘,实现与射频层第二端的连接;射频层的第一端通过第一射频层焊盘、第五介质层垂直通孔、第三地层焊盘、第四介质垂直通孔、电源层焊盘、第三介质层垂直通孔、控制层焊盘、第二介质层垂直通孔、第二地层焊盘、第一介质层垂直通孔和第一地层焊盘,连接至第一地层。
4.根据权利要求1所述的W波段毫米波芯片多层介质基板,其特征在于,所述垂直通孔和阻抗匹配结构周围设置屏蔽孔。
5.根据权利要求1所述的W波段毫米波芯片多层介质基板,其特征在于,所述垂直通孔为信号传输柱。
6.根据权利要求1所述的W波段毫米波芯片多层介质基板,其特征在于,所述阻抗匹配结构的第一端口阻抗为第二端口阻抗的共轭阻抗。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110334711.2A CN113079623B (zh) | 2021-03-29 | 2021-03-29 | 一种w波段毫米波芯片多层介质基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110334711.2A CN113079623B (zh) | 2021-03-29 | 2021-03-29 | 一种w波段毫米波芯片多层介质基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113079623A true CN113079623A (zh) | 2021-07-06 |
CN113079623B CN113079623B (zh) | 2022-07-29 |
Family
ID=76611162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110334711.2A Active CN113079623B (zh) | 2021-03-29 | 2021-03-29 | 一种w波段毫米波芯片多层介质基板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113079623B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114006139A (zh) * | 2021-10-22 | 2022-02-01 | 成都西科微波通讯有限公司 | 一种基于htcc的超宽带毫米波垂直互联结构 |
CN116053740A (zh) * | 2023-02-08 | 2023-05-02 | 南京航空航天大学 | 一种表贴式w波段化合物芯片硅基衬底封装集成微系统 |
CN117769237A (zh) * | 2023-12-29 | 2024-03-26 | 江苏赛博空间科学技术有限公司 | 一种基于特定函数的电磁屏蔽结构 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030103012A1 (en) * | 2001-12-05 | 2003-06-05 | Navarro Julio A. | Antenna-integrated printed wiring board assembly for a phased array antenna system |
CN104867912A (zh) * | 2013-12-18 | 2015-08-26 | 英特尔公司 | 嵌入式毫米波相控阵列模块 |
CN105848410A (zh) * | 2016-05-30 | 2016-08-10 | 无锡昊瑜节能环保设备有限公司 | 一种多层防辐射pcb板 |
CN107046170A (zh) * | 2016-02-08 | 2017-08-15 | 波音公司 | 主动扫描式相控阵列天线系统的可扩展平面封装架构 |
US20190162769A1 (en) * | 2017-11-27 | 2019-05-30 | Omnivision Technologies, Inc. | Electromagnetic interference (emi) evaluation system for image sensors |
CN110829989A (zh) * | 2019-10-27 | 2020-02-21 | 陕西亚成微电子股份有限公司 | 一种阻抗匹配电路及方法 |
CN112437535A (zh) * | 2020-11-02 | 2021-03-02 | 中国电子科技集团公司第三十八研究所 | 一种具有高稳定性的射频前端 |
-
2021
- 2021-03-29 CN CN202110334711.2A patent/CN113079623B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030103012A1 (en) * | 2001-12-05 | 2003-06-05 | Navarro Julio A. | Antenna-integrated printed wiring board assembly for a phased array antenna system |
CN104867912A (zh) * | 2013-12-18 | 2015-08-26 | 英特尔公司 | 嵌入式毫米波相控阵列模块 |
CN107046170A (zh) * | 2016-02-08 | 2017-08-15 | 波音公司 | 主动扫描式相控阵列天线系统的可扩展平面封装架构 |
CN105848410A (zh) * | 2016-05-30 | 2016-08-10 | 无锡昊瑜节能环保设备有限公司 | 一种多层防辐射pcb板 |
US20190162769A1 (en) * | 2017-11-27 | 2019-05-30 | Omnivision Technologies, Inc. | Electromagnetic interference (emi) evaluation system for image sensors |
CN110829989A (zh) * | 2019-10-27 | 2020-02-21 | 陕西亚成微电子股份有限公司 | 一种阻抗匹配电路及方法 |
CN112437535A (zh) * | 2020-11-02 | 2021-03-02 | 中国电子科技集团公司第三十八研究所 | 一种具有高稳定性的射频前端 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114006139A (zh) * | 2021-10-22 | 2022-02-01 | 成都西科微波通讯有限公司 | 一种基于htcc的超宽带毫米波垂直互联结构 |
CN116053740A (zh) * | 2023-02-08 | 2023-05-02 | 南京航空航天大学 | 一种表贴式w波段化合物芯片硅基衬底封装集成微系统 |
CN116053740B (zh) * | 2023-02-08 | 2023-12-01 | 南京航空航天大学 | 一种表贴式w波段化合物芯片硅基衬底封装集成微系统 |
CN117769237A (zh) * | 2023-12-29 | 2024-03-26 | 江苏赛博空间科学技术有限公司 | 一种基于特定函数的电磁屏蔽结构 |
Also Published As
Publication number | Publication date |
---|---|
CN113079623B (zh) | 2022-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113079623B (zh) | 一种w波段毫米波芯片多层介质基板 | |
US7808434B2 (en) | Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices | |
US6700076B2 (en) | Multi-layer interconnect module and method of interconnection | |
CN108063302B (zh) | 射频基板垂直互联结构 | |
WO2020258743A1 (zh) | 毫米波有源天线单元及pcb板间互连结构 | |
US6617943B1 (en) | Package substrate interconnect layout for providing bandpass/lowpass filtering | |
US20110203843A1 (en) | Multilayer substrate | |
CN107969065B (zh) | 一种印刷电路板 | |
US20060226928A1 (en) | Ball coax interconnect | |
US6838953B2 (en) | High-frequency interconnection for circuits | |
WO2006065539A2 (en) | Multi-layer printed circuit board comprising a through connection for high frequency applications | |
JP2017215197A (ja) | 高周波基板 | |
US20130286620A1 (en) | Package with Integrated Pre-Match Circuit and Harmonic Suppression | |
US7197818B2 (en) | Method and structures for implementing customizable dielectric printed circuit card traces | |
CN107834233A (zh) | 一种垂直过渡结构 | |
WO2006019596A2 (en) | High frequency via | |
CN114006139B (zh) | 一种基于htcc的超宽带毫米波垂直互联结构 | |
CN208173765U (zh) | 基片集成波导传输结构、天线结构 | |
CN112533358A (zh) | 高频微波多层电路板及高频微波组件 | |
CN115224462B (zh) | 一种微波多层板层间互联匹配方法 | |
US8841561B1 (en) | High performance PCB | |
US6933596B2 (en) | Ultra wideband BGA | |
US10461387B2 (en) | Systems and methods for improved chip device performance | |
CN210328148U (zh) | 毫米波有源天线单元及pcb板间互连结构 | |
US20230262893A1 (en) | Circuit board, manufacturing method thereof, and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |