CN101346039B - 一种可改善信号完整度的创新穿孔结构 - Google Patents

一种可改善信号完整度的创新穿孔结构 Download PDF

Info

Publication number
CN101346039B
CN101346039B CN200710198485.XA CN200710198485A CN101346039B CN 101346039 B CN101346039 B CN 101346039B CN 200710198485 A CN200710198485 A CN 200710198485A CN 101346039 B CN101346039 B CN 101346039B
Authority
CN
China
Prior art keywords
perforation
plane
ground
power supply
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710198485.XA
Other languages
English (en)
Other versions
CN101346039A (zh
Inventor
李察·华德·鲁考斯基
许轩儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN101346039A publication Critical patent/CN101346039A/zh
Application granted granted Critical
Publication of CN101346039B publication Critical patent/CN101346039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种可改善电磁相容问题并提高信号质量的穿孔结构，任何电路都会应用到穿孔结构。本实施例以四层电路结构来说明，而可应用到任意多层数的电路结构中；该四层电路结构包括三种型态：型态A(参考图2)：在信号穿孔外围，做接地穿孔或电源穿孔。型态B(参考图4)：在信号穿孔内围，做接地穿孔或电源穿孔。型态C(参考图2或图4)：参考型态A或型态B。用电源层或接地层取代信号层，则此接地穿孔与电源穿孔结构变成「电容」。

Description

一种可改善信号完整度的创新穿孔结构 
技术领域
本发明是一种有关可降低串音干扰与EMC辐射问题并提高信号质量的穿孔(via)结构，且特别是有关电路板、封装电路或是IC积体电路结构，该电路板、封装电路或是IC积体电路信号线的穿孔结构经过电源平面或接地平面时，在电源平面或接地平面之间一定距离的周围设置与信号穿孔相同形状或任意形状的金属面，用以提供信号经过穿孔结构时有一个电压参考平面或电流回流路径，如此可以减少信号在经过穿孔结构时的阻抗不连续效应，并减少信号的回波损耗(return loss)，进而降低穿孔间的串音干扰与电路的EMC问题并提高信号质量。 
背景技术
随着电子科技的突飞猛进，各种电子产品已日益普及地应用于我们的工作及生活当中，尤其是目前最为常见的资讯及家电等电子产品。为了让这些电子产品产生特殊的功能，电子产品几乎都具有一主机板，IC封装电路，与IC电路，其主要是由许多电子元件及与传输线所构成，其中这些电子元件组装至电路板，并经由印刷电路板的线路来做彼此电性的连接。 
随着电子产品功能特性增强的同时，对电子元件的体积微型化要求也不断提升并且信号的工作频率也不断地提高，因而导致信号之间的干扰日益严重，而信号之间的干扰杂信通常来自于线路元件之间的连接，一般干扰杂信的种类有串音干扰、阻抗不连续所产生的反射、热干扰、互调式干扰等，串音干扰的出现是非常普遍的，串音干扰会出现在晶片，PCB板，连接器，封装，与连接器的电缆。此外，当技术和客户需求推动越来越小且越来越快的产品的时候，数位系统中串音干扰的量会大大地增加，串音干扰是指当给定频率的电信号施于一对导体时，各导体会将信号能的不等部分传送给邻近导体对的各导体，一对导体中的第一导体与其相邻导体间的电容与电感耦合， 如果与该对导体的第二导体与其相邻导体间的电容与电感耦合不同时，即会产生串音现象，同时如果传输距离增加、导体对过于接近或信号强度增加时，串音干扰发生的可能性也相对增加，从而会令信号变形而影响信息传输的精确度。阻抗不连续是指传输线在电路连接处的阻抗不连续。阻抗不连续可能是一段具有不同特征阻抗的传输线，或是一个终端电阻，或是输入阻抗与晶片内的缓冲器之间的阻抗不连续。 
请参阅图1所示，是目前一般多层电路基板1上的穿孔结构的立体示意图，电源平面(或接地平面)7和8之间缺乏电源穿孔(或接地穿孔)做连接，因此，当信号穿孔3贯穿电源平面(或接地平面)7和8的时候，信号在电源平面(或接地平面)7和8之间会产生电磁辐射，并且以此信号穿孔3为中心向外扩散，此电磁辐射会在电源平面和接地平面上造成电压扰动而降低信号完整度，而且信号线2和9与信号穿孔3之间的阻抗是不连续的，所以信号在流经信号穿孔3时，会造成反射现象而影响信号质量。图5和图7的虚线为图1的信号线分别在PCB尺寸与IC封装尺寸的穿孔结构所测试的插入损耗(insertion loss)，较小的插入损耗(insertion loss)代表有较多的能量损耗在信号路径上，而这些能量损耗可能来自于电磁辐射、阻抗不连续或是介电损失等。 
再来请参阅图3所示，为目前另外一种一般电路基板22上的穿孔结构的立体示意图，电源平面(或接地平面)28和29之间缺乏电源穿孔(或接地穿孔)做连接，因此，当信号穿孔24连接第三层与第五层的信号线的时候，信号很容易在电源平面(或接地平面)28和29之间会产生电磁辐射，并且以此信号穿孔24为中心向外扩散，此电磁辐射会在电源平面和接地平面上造成电压扰动而降低信号完整度，而且信号线23和30与信号穿孔24之间的阻抗是不连续的，所以信号在流经信号穿孔24时，会造成反射现象而影响信号质量。图6和图8的虚线为图3的信号线分别在PCB尺寸与IC封装尺寸的穿孔结构所测试的插入损耗(insertion loss)，较小的插入损耗(insertion loss)代表有较多的能量损耗在信号路径上，而这些能量损耗可能来自于电磁辐射、阻抗不连续或是介电损失等。 
有鉴于此，确实有必要提供一种可降低串音干扰与EMC辐射问题并提高信号质量的穿孔(via)结构，以降低电子器件所传输信号经过穿孔时，在穿孔之间产生串音干扰，或是提供信号经过穿孔时有一个电压参考平面或电流回流路径，并降低阻抗的不连续所造成的信号反射杂信，进而保持信号传输的质量。 
发明内容
本发明是提供一种可改善信号完整度的创新穿孔结构，以解决现有技术中传输信号之间的串音干扰，阻抗的不连续效应等问题。 
因此，本发明的目的就是在于提供一种可降低串音干扰与EMC辐射问题并提高信号质量的穿孔(via)，以降低穿孔(via)所传输信号之间的串音干扰，与减少阻抗的不连续效应，从而提高信号传输的质量。 
为达成上述目的，本发明为一个可降低串音干扰与EMC辐射问题并提高信号质量的穿孔(via)结构，在此以单一穿孔结构来做说明。有一电子电路基板，而该电子电路基板具有一个穿孔(via)，该电路结构包括：一基板，内设有信号线路层、介电层、电源层(或接地层)与一个穿孔(vias)。信号穿孔(via)贯穿于该基板的两个信号层，遂使该信号穿孔将该信号线路层做电性连接；及另一电源穿孔(power vias)或接地穿孔(ground via)，形成在信号穿孔的外围(参考图2)或内围(参考图4)，若是形成于信号穿孔的外围可使信号穿孔彼此隔开独立并提供信号完整的电压参考面或电流回流路径，若是形成于信号穿孔的内围也可提供信号穿孔一个完整的电压参考面或电流回流路径。 
与现有技术比较，本发明通过在电路板的信号穿孔外围或内围设有电源穿孔(power via)或接地穿孔(ground via)，该电源穿孔(power via)或接地穿孔(ground via)的厚度大于对应信号穿孔所传输信号的集肤效应的厚度，如此每一信号穿孔所辐射的电磁波无法穿透外围的电源穿孔(power via)或接地穿孔(ground via)，进而避免信号传递时信号穿孔之间的相互干扰，并且提供最近的电流回流路径与减少阻抗的不连续效应，从而减小每一信号穿孔的回波损耗(return loss)以提高信号传输的质量。 
与现有技术相比，本发明具有以下优点：本发明可以减少信号在经过穿孔结构时的阻抗不连续效应，并减少信号的回波损耗，进而降低穿孔间的串音干扰与电路的EMC问题并提高信号质量。至于两层和三层电路结构属于共平面导波管coplanar waveguide也可应用相同的观念而采用变形的穿孔结构来达成相同的目的。 
附图说明
图1是一般类似微带线电路与信号穿孔的立体示意图； 
图2是实施本发明的类似微带线电路与信号穿孔和电源穿孔(或接地穿孔)的立体示意图； 
图3是一般类似带线电路与信号穿孔的立体示意图； 
图4是实施本发明的类似带线电路与信号穿孔和电源穿孔(或接地穿孔)的立体示意图； 
图5是插入损耗对频率的响应图； 
此图是针对图1(未设置电源穿孔或接地穿孔)和图2(有设置电源穿孔或接地穿孔)对于主机板尺寸的类似微带线穿孔所做的测试结果比较图； 
图6是插入损耗对频率的响应图； 
此图是针对图3(未设置电源穿孔或接地穿孔)和图4(有设置电源穿孔或接地穿孔)对于主机板尺寸的类似带线穿孔所做的的测试结果比较图； 
图7是插入损耗对频率的响应图； 
此图是针对图1(未设置电源穿孔或接地穿孔)和图2(有设置电源穿孔或接地穿孔)对于IC封装尺寸的类似微带线穿孔所做的测试结果比较图； 
图8是插入损耗对频率的响应图； 
此图是针对图3(未设置电源穿孔或接地穿孔)和图4(有设置电源穿孔或接地穿孔)对于IC封装尺寸的类似带线穿孔所做的测试结果比较图； 
图9a到图9k用来说明制造图2所示的穿孔结构的步骤； 
图10a到图10j用来说明制造图4所示的穿孔结构的步骤。 
主要组件符号说明如下： 
1电路板(PCB)或基板(Substrate)或晶圆(wafer) 
2    第一层信号线                3    信号穿孔结构 
4    第二层介电层                5    第四层介电层 
6    第六层介电层 
7    第三层金属平面层(铜)电源层(或接地层) 
8    第五层金属平面层(铜)电源层(或接地层) 
9    第七层信号线                10   抗垫片结构(Antipad) 
11   电路板(PCB)或基板(Substrate)或晶圆(wafer) 
12   第一层信号线                13   信号穿孔结构 
14   电源穿孔或接地穿孔结构      15   第二层介电层 
16   第四层介电层                17   第六层介电层 
18   第三层金属平面层(铜)电源层(或接地层) 
19   第五层金属平面层(铜)电源层(或接地层) 
20   第七层信号线                21   抗垫片结构(Antipad) 
22   电路板(PCB)或基板(Substrate)或晶圆(wafer) 
23   第一层信号线                24   信号穿孔结构 
25   第二层介电层                26   第四层介电层 
27   第六层介电层 
28   第三层金属平面层(铜)电源层(或接地层) 
29   第五层金属平面层(铜)电源层(或接地层) 
30   第七层信号线 
31   电路板(PCB)或基板(Substrate)或晶圆(wafer) 
32   第一层金属平面层(铜)电源层(或接地层) 
33   信号穿孔结构                34   电源穿孔或接地穿孔结构 
35   第二层介电层                36   第四层介电层 
37   第六层介电层                38   第三层信号线 
39   第五层信号线 
40   第七层金属平面层(铜)电源层(或接地层) 
41   抗垫片结构(Antipad) 
具体实施方式
以下以四个电路板的结构(参阅图1到图4)为例说明本发明的构思，每一个电路板都具有信号层、介电层、电源层(或接地层)与穿孔结构，熟悉该项技术的人可知本发明的构思也可应用在IC封装电路与IC内部积体电路的穿孔结构上或其他积体电路的穿孔结构上。 
首先，请参阅图1所示，为目前一般多层电路基板1上的穿孔结构的立体示意图，电源平面(或接地平面)7和8之间缺乏电源穿孔(或接地穿孔)做连接，因此，当信号穿孔3贯穿电源平面(或接地平面)7和8的时候，信号在电源平面(或接地平面)7和8之间会产生电磁辐射，并且以此信号穿孔3为中心向外扩散，此电磁辐射会在电源平面和接地平面上造成电压扰动而降低信号完整度，而且信号线2和9与信号穿孔3之间的阻抗是不连续的，所以信号在流经信号穿孔3时，会造成反射现象而影响信号质量。 
接着，请参阅图2所示，为实施本发明的型态A的电路板与穿孔结构的立体示意图，此穿孔结构可以降低一些影响信号完整度的因素，例如：穿孔与穿孔间的耦合、阻抗不连续或是电磁辐射等。实施本发明的电路板包括一基板11，该基板11内设有两层信号线路层12和20与两层电源平面层(或两层接地层)18和19，而该基板11上设有一个信号穿孔结构13和一个电源穿孔(或接地穿孔)结构14，该等电路基板11内的信号线路层12和20通过信号穿孔结构13做电性连接，如此达成各信号层的电性连接，而该信号穿孔13的外围则用电源穿孔(或接地穿孔)结构14将电源平面(或接地平面)连接起来，以达成该电源穿孔(或接地穿孔)14成为信号穿孔13上信号完整的电压参考面或最短的电流回流路径，通过适当地设计信号穿孔与电源穿孔之间的距离(抗垫片antipad)，可以控制信号穿孔阻抗来减少信号线与信号穿孔的阻抗不连续效应，并且可以将信号穿孔13所产生的电磁波隔离起来而不影响基板上其它穿孔(未图示)的信号。 
该电路基板11上以镭射或机械的方式进行钻孔(Drilling)，钻孔所形成的开孔可以是盲孔(Blind hole)或贯孔(Through hole)，在本实施例中以贯 孔形式13和盲孔形式14进行介绍，在钻孔之前便在该贯孔13外围做成一电源盲孔(或接地盲孔)14将电源平面(或接地平面)连接，该电源盲孔(或接地盲孔)14材质有，例如：锡(Sn)、银(Ag)、铜(Cu)、金(Au)或其他合金导电材质。最后，第一层信号层12通过信号穿孔13与第七层信号层20做电性连接，而所有穿孔的形成方式可采用例如铸模、电镀、无电镀等方式。 
在本实施例中，该电源穿孔或接地穿孔为铜金属或铜镀层，呈圆环状(或多边形状)，并与该信号穿孔13同心设置。然而，这些穿孔不必非要圆环状或同心设置，例如信号穿孔可为圆柱状且不与电源穿孔或接地穿孔同心设置。并且该信号穿孔13与电源穿孔(或接地穿孔)14相隔一段距离，即二者之间不连接，并且该电源穿孔(或接地穿孔)14的厚度最好必须大于对应信号穿孔13上所传输信号在工作频率下的集肤深度(Skin depth)，其中所谓的集肤深度(Skin depth)，是指导体在传输信号时，当信号频率提高时，流动电荷会渐渐向传输线的边缘靠近，令导体表面的电流强度增加，甚至导体中间没有电流通过，而集肤深度δs＝(2/ωμσ)^(1/2)，其中ω为信号的频率，μ为镀层金属的导磁系数，σ为镀层金属的导电系数，如此该信号穿孔13所传输信号辐射的电磁波无法穿透该电源穿孔(或接地穿孔)14，从而降低该信号穿孔13所造成的插入损耗(insertion loss)，即增加信号的透射率，进而降低各信号穿孔(未图示)之间传输信号的相互干扰，从而保证信号质量的完整性与有效性。 
再来请参阅图3所示，为目前另外一种一般电路基板22上的穿孔结构的立体示意图，电源平面(或接地平面)28和29之间缺乏电源穿孔(或接地穿孔)做连接，因此，当信号穿孔24连接第三层与第五层的信号线的时候，信号很容易在电源平面(或接地平面)28和29之间会产生电磁辐射，并且以此信号穿孔24为中心向外扩散，此电磁辐射会在电源平面和接地平面上造成电压扰动而降低信号完整度，而且信号线23和30与信号穿孔24之间的阻抗是不连续的，所以信号在流经信号穿孔24时，会造成反射现象而影响信号质量。 
最后，请参阅图4所示，为实施本发明的型态B的另外一种电路板与穿 孔结构的立体示意图，此穿孔结构可以降低一些影响信号完整度的因素，例如：穿孔与穿孔间的耦合、阻抗不连续或是电磁辐射等。实施本发明的电路板包括一基板31，该基板31内设有两层信号线路层38和39与电源平面层(或接地层)32和40，而该基板31上设有一个信号穿孔结构33和一个电源穿孔(或接地穿孔)结构34，该电路基板31内的信号线路层38和39通过信号穿孔结构33做电性连接，如此达成各信号层的电性连接，本发明主要是利用信号穿孔方式将基板31内的信号线路层38和39做电性连接的电子电路，如本实施例中的信号穿孔结构33，而该信号穿孔33的内围则用电源穿孔(或接地穿孔)结构34将电源平面(或接地平面)连接起来，以达成该电源穿孔(或接地穿孔)34成为信号穿孔33的电压参考面或电流回流路径，如此可减少阻抗的不连续效应，而且，由于电磁场会集中在信号穿孔33与电源穿孔(或接地穿孔)34之间，所以信号穿孔33所产生的电磁波比较不会藕合到基板上其它穿孔(未图示)的信号。 
该电路基板31上以镭射或机械的方式进行钻孔(Drilling)，钻孔所形成的开孔可以是盲孔(Blind hole)或贯孔(Through hole)，在本实施例中以盲孔形式33和贯孔形式34进行介绍，在钻盲孔之后，第三层信号层38通过信号穿孔33与第五层信号层39做电性连接，而信号穿孔33的形成方式例如是采用铸模、电镀、无电镀等方式。之后，在该信号盲孔33内围做成一电源贯孔(或接地盲孔)34将电源平面(或接地平面)32，40做连接，该电源贯孔(或接地贯孔)34材质例如为锡(Sn)、银(Ag)、铜(Cu)、金(Au)或其他合金导电材质。电源贯孔(或接地贯孔)34可以是电镀成圆环状或浇铸为实心圆柱状。 
在本实施例中，该电源穿孔(或接地穿孔)为铜金属或铜镀层，呈圆环状(或多边形状)，并与该信号穿孔33同心设置。然而，这些穿孔不必非要圆环状或同心设置，例如电源穿孔(或接地穿孔)34可为圆环状、实心圆柱状、多边形环状或不与信号穿孔33同心设置。并且该信号穿孔33与电源穿孔(或接地穿孔)34相隔一段距离(抗垫片anti-pad)，即二者之间不连接，并且该电源穿孔(或接地穿孔)34的厚度最好必须大于对应信号穿孔33上所 传输信号在工作频率下的集肤深度(Skin depth)。因此，大部分的回路电流(由信号穿孔33所感应出来)会走在电源穿孔(或接地穿孔)34上，而不致于一部分走在电源穿孔(或接地穿孔)34，一部分走在介电质材料中(未图示)。如此该电源穿孔(或接地穿孔)34所产生金属损失会减少而降低该信号穿孔33的插入损耗(insertion loss)，即增加信号的透射率，进而降低各信号穿孔(未图示)之间传输信号的相互干扰，从而保证信号质量的完整性与有效性。 
使用一般的PCB制程技术就可以做出图2和图4所示的创新穿孔结构，图9a到图9k用来说明制造图2所示的穿孔结构的步骤，而图10a到图10j用来说明制造图4所示的穿孔结构的步骤。 
图9a显示一个两面都镀有导电金属平面51，53的介电基板52。此两个导电金属平面51，53用来当做电源平面或是接地平面。一般PCB板用FR4为材料，而任何适合的介质材料都可用来当做PCB的基板，例如：低温共烧陶瓷(LTCC)或是Rogers Duroid等。 
图9b显示一个贯孔54。此贯孔54可以用机械钻孔或雷射钻孔来达成。 
图9c显示贯孔58被镀上导电金属57来将金属平面55和56做电性连接。 
图9d显示图9c中的贯孔58被填满介电材料61。可以适当地选择此介电材料61来达到控制信号穿孔阻抗的目的。化学气相沉积可以用来填充此贯孔58，许多其它的技术也可以用来填充此贯孔58，在此并不详述。 
图9e显示两片介电材料62和63被粘贴到基板的两面，粘贴的过程需要加热与硬化处理。 
图9f显示基板的顶层和底层被镀上导电金属64和65。化学气相沉积或是其它现有的技术都可以用来镀上此导电金属64和65。 
图9g说明贯孔66是被如何做出来的，此贯孔66可以用机械钻孔或雷射钻孔来达成。介于贯孔66和镀上金属的穿孔68之间之间隙67可以被适当地设计来达到控制信号穿孔的阻抗的目的。 
图9h显示图9g中的贯孔66被镀上导电金属71来连接顶层和底层的导电金属69和70。我们也可以用图9i所示的方式，就是将图9g中的贯孔66填满成为导电金属74来连接顶层和底层的导电金属72和73。 
图9j显示图9h中的导电金属69和70被做成信号线75和76。信号线75和76可以用一般的PCB制程做出来，最后，信号线75和76通过导电金属77做电性连接。同样地，图9k显示图9i中的导电金属72和73被做成信号线78和79。信号线78和79也可以用一般的PCB制程做出来，最后，信号线78和79通过导电金属80做电性连接。 
图10a到图10c显示的制程和图9a到图9c的制程一样。 
图10c往后的第一、第二、第三制程为：第一制程与图9d的制程一样；第二制程是将第一制程中的导电金属做成信号线，信号线可以用一般的PCB制程做出来，最后，信号线通过另一导电金属做电性连接；第三制程是将两片介电材料粘贴到基板的两面，粘贴的过程需要加热与硬化处理。 
图10g显示基板的顶层和底层被镀上导电金属110和111。化学气相沉积或是其它现有的技术都可以用来镀上此导电金属64和65。 
图10h显示说明贯孔112是被如何做出来的，此贯孔112可以用机械钻孔或雷射钻孔来达成。介于贯孔112和镀上金属的穿孔113之间之间隙114可以被适当地设计来达到控制信号穿孔的阻抗的目的。 
图10i显示图10h中的贯孔112被镀上导电金属118来连接顶层和底层的导电金属115和116。然而，我们也可以用图10j所示的方式，就是将图10h中的贯孔112填满成为导电金属123来连接顶层和底层的导电金属120和121。 
本测试依照穿孔(via)的几何大小来区分，分别有目前常用的主机板和IC封装电路尺寸的穿孔大小；而穿孔又分为两种型态：型态A(参考图2)类似微带线穿孔，与型态B(参考图4)类似带线穿孔。主机板的穿孔测试分析部份，请一同参阅图5和图6，其中图5为针对主机板的类似微带线穿孔传输信号的插入损耗(insertion loss)测试结果图，其中该类似微带线穿孔在穿越电源平面或接地平面时，分别有两种情况：a.未在外围设置电源穿孔(或接地穿孔)(参考图1)，与b.有在外围设置电源穿孔(或接地穿孔)(参考图2)。由图5可以看出，当类似微带线穿孔传输频率低于大约1.07GHz的信号时，有设置电源穿孔(或接地穿孔)(参阅图2)与未设电源穿孔(或接地穿孔)(参 阅图1)的插入损耗的对比，信号输入端与输出端之间的插入损耗(insertionloss)在设置电源穿孔(或接地穿孔)之后，插入损耗(insertion loss)均有所增加，也就是该类似微带线穿孔所传输信号的透射率增加，进而降低了类似微带线穿孔与主机板上其它穿孔之间的干扰，从而可确保类似微带线穿孔所传输信号的完整性与有效性。 
而图6为针对主机板的类似带线穿孔传输信号的插入损耗(insertion loss)测试结果图，其中该类似带线穿孔也分别有两种情况：a.未在内围设置电源穿孔(或接地穿孔)(参考图3)，与b.有在内围设置电源穿孔(或接地穿孔)(参考图4)。由图6可以看出，当类似带线穿孔传输频率低于大约1.07GHz的信号时，实线代表有设置电源穿孔(或接地穿孔)(参考图4)，而虚线代表未设电源穿孔(或接地穿孔)(参考图3)的插入损耗的对比，信号输入端与输出端之间的插入损耗(insertion loss)在设置电源穿孔(或接地穿孔)之后，插入损耗(insertion loss)均有所增加，由此该类似带线穿孔所传输信号的透射率增加，进而降低了类似带线穿孔与主机板上其它穿孔之间的干扰，从而确保类似带线穿孔所传输信号的完整性与有效性。 
同理，IC封装的穿孔测试分析部份，请一同参阅图7和图8，其中图7为针对IC封装尺寸的类似微带线穿孔所做的插入损耗测试结果图，而图8为针对IC封装尺寸的类似带线穿孔所做的插入损耗测试结果图。图7为针对IC封装尺寸的类似微带线穿孔(参考图1图和2)传输信号的插入损耗(insertionloss)测试结果图。由图7可以看出，当类似微带线穿孔传输频率低于大约20GHz的信号时，实线代表有设置电源穿孔(或接地穿孔)(参阅图2)，而虚线代表未设置电源穿孔(或接地穿孔)(参阅图1)的插入损耗的对比，信号输入端与输出端之间的插入损耗(insertion loss)在设置电源穿孔(或接地穿孔)之后，插入损耗(insertion loss)均有所增加，也就是该类似微带线穿孔所传输信号的透射率增加，进而降低了类似微带线穿孔与主机板上其它穿孔之间的干扰，从而可确保类似微带线穿孔所传输信号的完整性与有效性。 
而图8为针对IC封装尺寸的类似带线穿孔传输信号的插入损耗(insertionloss)测试结果图。由图8可以看出，当类似带线穿孔(参考图3和图4)传 输频率低于大约20GHz的信号时，有设置电源穿孔(或接地穿孔)(参阅图4)与未设电源穿孔(或接地穿孔)(参阅图3)的插入损耗的对比，信号输入端与输出端之间的插入损耗(insertion loss)在设置电源穿孔(或接地穿孔)之后，插入损耗(insertion loss)均有所增加，由此该类似带线穿孔所传输信号的透射率增加，进而降低了类似带线穿孔与主机板上其它穿孔之间的干扰，从而确保类似带线穿孔所传输信号的完整性与有效性。 
相较于现有技术，本发明通过在信号穿孔的外围或内围设有电源穿孔(或接地穿孔)，并且该电源穿孔(或接地穿孔)的厚度大于该信号穿孔的信号工作频率所产生的集肤效应厚度，如此信号穿孔所辐射的电磁波无法穿透该电源穿孔(或接地穿孔)，从而增加信号穿孔的插入损耗，也就是增加信号穿孔的透射率；又由于电磁波会集中在信号穿孔与电源穿孔(或接地穿孔)之间，所以可以避免信号穿孔在传输信号时干扰其它信号穿孔上的信号而影响信号的质量，并且提供最近的电流回流路径以及减少阻抗的不连续效应来提高信号传输的质量。 
以上公开的仅为本发明的几个具体实施例，但是，本发明并非局限于此，任何本领域的技术人员能思的的变化都应落入本发明的保护范围。 

Claims (11)

1.一种在多层电路板中的穿孔结构，其特征在于，包括：
一个电源平面或接地平面通过电源穿孔或接地穿孔与另一个电源平面或接地平面连接；其中电源穿孔或接地穿孔沿着同一轴线经过多个电源平面、接地平面和介电层；
一个电源穿孔或接地穿孔可以连接所有具有相同电位的电源平面或接地平面；
一个电源穿孔或接地穿孔位于信号穿孔的内围。
2.如权利要求1所述穿孔结构，其特征在于，信号穿孔与电源穿孔或接地穿孔为同心设置且信号穿孔和电源穿孔或接地穿孔之间的距离与介电材料可以适当地设计选择来控制信号穿孔的阻抗。
3.如权利要求1所述穿孔结构，其特征在于，信号穿孔和电源穿孔或接地穿孔垂直于电路板的电源平面或接地平面。
4.一种在多层电路板中的穿孔结构，其特征在于，该多层电路板从上层到下层依序如下：
第一层的第一电源平面或第一接地平面；
第二层的第一介电层；
第三层的第一接地平面或第一电源平面；
第四层的第二介电层；
第五层的第二接地平面或第二电源平面；
第六层的第三介电层；
第七层的第二电源平面或第二接地平面；
第一电源平面或第一接地平面通过电源穿孔或接地穿孔与第二电源平面或第二接地平面连接；
第一接地平面或第一电源平面通过接地穿孔或电源穿孔与第二接地平面或第二电源平面连接；
其中电源穿孔或接地穿孔的外围设置一个接地穿孔或电源穿孔，因此电路板的堆迭架构可以是：电源平面-接地平面-接地平 面-电源平面或是接地平面-电源平面-电源平面-接地平面。
5.如权利要求4所述穿孔结构，其特征在于，第一层的第一电源平面或第一接地平面与第七层的第二电源平面或第二接地平面连接起来而且具有相同电位。
6.如权利要求4所述穿孔结构，其特征在于，电源穿孔或接地穿孔为圆环状或圆柱状。
7.如权利要求4所述穿孔结构，其特征在于，该穿孔结构可应用于电子电路基板、主机板、IC封装基板或是低温共烧陶瓷基板内部的穿孔结构。
8.如权利要求4所述穿孔结构，其特征在于，电源平面或接地平面在积体电路晶片中变为电源网格或接地网格。
9.一种在多层电路板中的穿孔结构，其特征在于，包括：
一个电源平面或接地平面通过一个电源穿孔或接地穿孔与其它多个电源平面或多个接地平面连接，其中电源穿孔或接地穿孔沿着同一轴线经过多个电源平面、接地平面和介电层；
一个电源穿孔和一个接地穿孔分别连接其它的电源平面和接地平面；
一个电源穿孔或接地穿孔设置于接地穿孔或电源穿孔的外围。
10.如权利要求9所述穿孔结构，其特征在于，电源穿孔或接地穿孔与接地穿孔或电源穿孔为同心设置且电源穿孔与接地穿孔之间的距离与介电材料可以适当地设计选择来控制电容的值。
11.如权利要求9所述穿孔结构，其特征在于，电源穿孔与接地穿孔垂直于电路板的电源平面和接地平面。 
CN200710198485.XA 2007-01-10 2007-12-17 一种可改善信号完整度的创新穿孔结构 Active CN101346039B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/651,338 US8084695B2 (en) 2007-01-10 2007-01-10 Via structure for improving signal integrity
US11/651,338 2007-01-10

Publications (2)

Publication Number Publication Date
CN101346039A CN101346039A (zh) 2009-01-14
CN101346039B true CN101346039B (zh) 2011-01-12

Family

ID=40135298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710198485.XA Active CN101346039B (zh) 2007-01-10 2007-12-17 一种可改善信号完整度的创新穿孔结构

Country Status (2)

Country Link
US (2) US8084695B2 (zh)
CN (1) CN101346039B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080237893A1 (en) * 2007-03-27 2008-10-02 Quach Minh Van Anti Pad To Reduce Parasitic Capacitance And Improve Return Loss In A Semiconductor Die And Package
US20090008139A1 (en) * 2007-07-03 2009-01-08 Sony Ericsson Mobile Communications Ab Multilayer pwb and a method for producing the multilayer pwb
US8351216B2 (en) * 2007-07-09 2013-01-08 Power Concepts Nz Limited Layered structure connection and assembly
US20100134376A1 (en) * 2008-12-01 2010-06-03 Toyota Motor Engineering & Manufacturing North America, Inc. Wideband rf 3d transitions
CN101945537A (zh) * 2009-07-10 2011-01-12 英华达(上海)电子有限公司 一种具有过孔结构的印刷电路板及其制造方法
US9831540B2 (en) 2010-09-30 2017-11-28 Aviat U.S., Inc. Systems and methods for improved chip device performance
TW201223347A (en) * 2010-11-23 2012-06-01 Hon Hai Prec Ind Co Ltd Printed circuit board with compound-via
CN103096613A (zh) * 2011-11-07 2013-05-08 英业达科技有限公司 印刷电路板及其制作方法
US20140262499A1 (en) * 2013-03-14 2014-09-18 Boulder Wind Power, Inc. Methods and apparatus for optimizing electrically inoperative zones on laminated composite assemblies
US9793775B2 (en) 2013-12-31 2017-10-17 Boulder Wind Power, Inc. Methods and apparatus for reducing machine winding circulating current losses
US9930783B2 (en) * 2016-03-24 2018-03-27 Qualcomm Incorporated Passive device assembly for accurate ground plane control
CN106550536A (zh) * 2016-10-28 2017-03-29 昆山国显光电有限公司 一种电路板及其制备方法
US10157842B1 (en) 2017-05-31 2018-12-18 International Business Machines Corporation Semiconductor device including superconducting metal through-silicon-vias and method of manufacturing the same
CN108254625A (zh) * 2017-12-29 2018-07-06 生益电子股份有限公司 一种插入损耗测试条
CN115642137A (zh) * 2021-07-20 2023-01-24 长鑫存储技术有限公司 半导体结构
CN113709963B (zh) * 2021-07-23 2023-02-28 苏州浪潮智能科技有限公司 一种pcb板及其制作方法、设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183169A (zh) * 1995-04-05 1998-05-27 北卡罗来纳州微电子中心 用于微电子衬底的焊料突点结构
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
CN1272038A (zh) * 1999-04-26 2000-11-01 国际商业机器公司 可以减少pcb剥离且具有较高可靠性的多孔电源和地层

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479764B1 (en) * 2000-05-10 2002-11-12 International Business Machines Corporation Via structure with dual current path
TW525417B (en) * 2000-08-11 2003-03-21 Ind Tech Res Inst Composite through hole structure
US6617526B2 (en) * 2001-04-23 2003-09-09 Lockheed Martin Corporation UHF ground interconnects
US7091424B2 (en) * 2002-10-10 2006-08-15 International Business Machines Corporation Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers
US7404250B2 (en) * 2005-12-02 2008-07-29 Cisco Technology, Inc. Method for fabricating a printed circuit board having a coaxial via
TW200744272A (en) 2006-05-18 2007-12-01 Mitac Int Corp High-frequency structure to prevent the interference of cross talk

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183169A (zh) * 1995-04-05 1998-05-27 北卡罗来纳州微电子中心 用于微电子衬底的焊料突点结构
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
CN1272038A (zh) * 1999-04-26 2000-11-01 国际商业机器公司 可以减少pcb剥离且具有较高可靠性的多孔电源和地层

Also Published As

Publication number Publication date
US20080314631A1 (en) 2008-12-25
US8084695B2 (en) 2011-12-27
CN101346039A (zh) 2009-01-14
USRE44586E1 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
CN101346039B (zh) 一种可改善信号完整度的创新穿孔结构
US11800636B2 (en) Electronic substrate having differential coaxial vias
CN101095380B (zh) 用于高频应用之包括贯穿连接之多层印刷电路板
US5466892A (en) Circuit boards including capacitive coupling for signal transmission and methods of use and manufacture
US7360308B2 (en) Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers
CN101455129B (zh) 屏蔽式过孔
US7478472B2 (en) Method of making circuitized substrate with signal wire shielding
CN1758830B (zh) 通孔短线减小的高速电路化衬底,其制作方法及利用其的信息处理系统
US20080173476A1 (en) Embedded waveguide and embedded electromagnetic shielding
US20080169125A1 (en) Novel interconnection structure for improving signal integrity
EP0817267A1 (en) Semiconductor package having pins connected to inner layers of multilayer structure
US8134086B2 (en) Electrical isolating structure for conductors in a substrate
KR100663265B1 (ko) 다층 기판 및 그 제조 방법
EP3547363B1 (en) Electronic assembly and electronic system with impedance matched interconnect structures
US7679005B2 (en) Circuitized substrate with shielded signal lines and plated-thru-holes and method of making same, and electrical assembly and information handling system utilizing same
US10045435B2 (en) Concentric vias and printed circuit board containing same
US7209368B2 (en) Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making
TW200830967A (en) A novel via structure for improving signal integrity
WO2000044210A1 (en) Multi-layer rf printed circuit architecture
WO2000044210A9 (en) Multi-layer rf printed circuit architecture
CN101442877B (zh) 创新连接结构和建立电穿孔的方法
US6710255B2 (en) Printed circuit board having buried intersignal capacitance and method of making
CN209949547U (zh) 一种天线系统的pcb板跳线结构
CN109219329A (zh) 电路板的制造方法
JP2004259959A (ja) 配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant