CN115642137A - 半导体结构 - Google Patents

半导体结构 Download PDF

Info

Publication number
CN115642137A
CN115642137A CN202110821475.7A CN202110821475A CN115642137A CN 115642137 A CN115642137 A CN 115642137A CN 202110821475 A CN202110821475 A CN 202110821475A CN 115642137 A CN115642137 A CN 115642137A
Authority
CN
China
Prior art keywords
protection
via hole
pad
protection structure
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110821475.7A
Other languages
English (en)
Inventor
卢宗正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110821475.7A priority Critical patent/CN115642137A/zh
Priority to PCT/CN2021/117281 priority patent/WO2023000464A1/zh
Priority to US17/693,819 priority patent/US20230028636A1/en
Publication of CN115642137A publication Critical patent/CN115642137A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请实施例涉及半导体领域，提供一种半导体结构，包括：沿预设方向排列的至少一层地层和至少一层电源层，以及沿预设方向延伸的过孔结构；第一保护结构以及第二保护结构，在沿环绕过孔结构侧壁的方向上，第一保护结构和第二保护结构依次环绕过孔结构侧壁设置，且第一保护结构与第二保护结构相互间隔，第一保护结构与过孔结构之间具有第一间隔，第一保护结构至少部分区域与至少一层地层电连接，第二保护结构至少部分区域与过孔结构之间具有第二间隔，且第二保护结构与至少一层电源层电连接。本申请实施例有利于优化过孔结构的回流路径和降低过孔结构和周围电路间的串扰，以提高过孔结构传递电信号的传输质量。

Description

半导体结构
技术领域
本申请实施例涉及半导体领域，特别涉及一种半导体结构。
背景技术
随着半导体结构的高度集成化，半导体结构中具有复杂多层的电路结构已经十分常见，电信号经常需要通过过孔结构进行换层。随着信号频率的升高，带宽的增加，过孔结构作为不同层导电线之间的连接结构，会对电信号造成阻抗不连续而引发严重的反射问题，同时还会增大相邻电信号之间的串扰，导致一些时序问题，从而对过孔结构传递的电信号的传输质量造成不利影响。
因此，亟需设计一种新的半导体结构来提高过孔结构传递电信号的传输质量。
发明内容
本申请实施例提供一种半导体结构，至少有利于提高过孔结构传递电信号的传输质量。
根据本申请一些实施例，本申请实施例提供一种半导体结构，包括：沿预设方向排列的至少一层地层和至少一层电源层，以及沿所述预设方向延伸的过孔结构；第一保护结构以及第二保护结构，在沿环绕所述过孔结构侧壁的方向上，所述第一保护结构和所述第二保护结构依次环绕所述过孔结构侧壁设置，且所述第一保护结构与所述第二保护结构相互间隔，所述第一保护结构与所述过孔结构之间具有第一间隔，所述第一保护结构至少部分区域与至少一层所述地层电连接，所述第二保护结构至少部分区域与所述过孔结构之间具有第二间隔，且所述第二保护结构与至少一层所述电源层电连接。
另外，在沿所述预设方向上，所述第一保护结构的长度和所述第二保护结构的长度均小于或等于所述过孔结构的长度。
另外，在沿所述预设方向上，所述过孔结构具有相对的顶端和底端，所述半导体结构还包括：第一焊盘，所述第一焊盘与所述顶端接触电连接；第二焊盘，所述第二焊盘与所述底端接触电连接，所述第一保护结构和所述第二保护结构均位于所述第一焊盘和所述第二焊盘之间，且所述第一保护结构和所述第二保护结构均与所述第一焊盘相互间隔，所述第一保护结构和所述第二保护结构也均与所述第二焊盘相互间隔。
另外，所述底端所在的平面为投影面，所述第一保护结构和所述第二保护结构在所述投影面上的组合正投影既位于所述第一焊盘在所述投影面上的正投影中，也位于所述第二焊盘在所述投影面上的正投影中。
另外，在沿环绕所述过孔结构侧壁的方向上，所述第一保护结构环绕所述过孔结构侧壁的长度与所述过孔结构侧壁的周长的比值为0.4～0.6，所述第二保护结构环绕所述过孔结构侧壁的长度与所述过孔结构侧壁的周长的比值为0.4～0.6。
另外，在沿环绕所述过孔结构侧壁的方向上，所述第一保护结构包括至少两个相互间隔的第一子保护结构，至少一所述第一子保护结构与所述地层电连接；所述第二保护结构包括至少两个相互间隔的第二子保护结构，至少一所述第二子保护结构与所述电源层电连接。
另外，在沿所述预设方向上，所述第一保护结构包括至少两个相互间隔的第一子保护结构，至少一所述第一子保护结构与所述地层电连接；所述第二保护结构包括至少两个相互间隔的第二子保护结构，至少一所述第二子保护结构与所述电源层电连接。
另外，至少另一所述第一子保护结构与所述电源层电连接。
另外，至少另一所述第二子保护结构与所述地层电连接。
另外，所述半导体结构还包括：沿所述预设方向延伸的反焊盘区域，且所述过孔结构、所述第一保护结构和所述第二保护结构均位于所述反焊盘区域内。
另外，在垂直于所述预设方向的平面中，所述反焊盘区域的横截面积与所述过孔结构的横截面积的比值为9～12.25。
另外，在垂直于所述预设方向的方向上，所述第一保护结构与所述反焊盘区域之间具有第三间隔，所述第二保护结构与所述反焊盘区域之间具有第四间隔，所述第一间隔的宽度和所述第三间隔的宽度的比值为0.8～4.5，所述第二间隔的宽度和所述第四间隔的宽度的比值为0.8～4.5。
另外，所述第一间隔的宽度和所述第二间隔的宽度均为150um～225um。
另外，在沿垂直于所述预设方向的方向上，所述第一保护层的厚度与所述第二保护层的厚度均为8um～25um。
另外，在沿所述预设方向上，所述过孔结构具有相对的顶端和底端，所述半导体结构还包括：第一导线层，与所述顶端接触电连接，所述第一导线层穿过所述第一保护结构和所述第二保护结构之间的间隔；第二导线层，与所述底端接触电连接，所述第二导线层穿过所述第一保护结构和所述第二保护结构之间的间隔。
本申请实施例提供的技术方案至少具有以下优点：
上述技术方案中，过孔结构的侧壁大部分被第一保护结构和第二保护结构共同包围，则第一保护结构和第二保护结构可以共同作为过孔结构侧壁的保护壳，用于隔离过孔结构与其周围的电学器件，从而降低相邻过孔结构以及过孔结构与其周围其他电学器件之间的电磁干扰影响，以提高过孔结构传递电信号的传输质量。此外，由于半导体结中的过孔结构的数量很多，部分过孔结构中的电信号回流时的参考平面为地层，由于第一保护结构的至少部分区域是与地层电连接的，因而该部分过孔结构中的电信号可以借助于与过孔结构侧壁相邻的第一保护结构实现回流，部分过孔结构中的电信号回流时的参考平面为电源层，由于第二保护结构的至少部分区域是与电源层电连接的，因而该部分过孔结构中的电信号可以借助于与过孔结构侧壁相邻的第二保护结构实现回流。因此，针对回流时参考平面不同的过孔结构，第一保护结构或者第二保护结构能作为新的参考平面，为被该第一保护结构或者第二保护结构包裹的过孔结构提供更短的回流路径，以降低电信号回流时的环绕区域，从而降低电信号回流时产生的辐射能量，降低电信号回流时对半导体结构中各种电学器件的电磁干扰，以提高过孔结构传递电信号的传输质量。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制。
图1为本申请实施例提供的半导体结构对应的立体结构示意图；
图2为半导体结构中过孔结构、第一保护结构、第二保护结构、第一焊盘和第二焊盘的组合剖面结构示意图；
图3至图5为半导体结构中过孔结构、第一保护结构以及第二保护结构的三种立体结构示意图；
图6为半导体结构中过孔结构、第一保护结构、第二保护结构以及反焊盘区域的俯视结构示意图。
具体实施方式
由背景技术可知，目前过孔结构传递电信号的传输质量有待提高。
经分析发现，电信号通常借助于地层或者电源层作为参考平面以实现回流，不同过孔结构传递的电信号可能不同，电信号分为高频信号和低频信号。由于地层除了回路电流是没有电流通过的，可以避免地层对高频信号和低频信号造成额外的电磁干扰。对于自身频率较高的高频信号，若选择电源层作为参考平面，因电源层中除了回路电流还有较大的电流通过，存在噪声，会对频率高的高频信号造成很大的电磁干扰，影响高频信号的传输质量。对于低频信号，若选择电源层作为参考平面，电源层对低频信号造成的电磁干扰一般在可接受范围内。因而，无论是高频信号，还是低频信号，选择地层作为参考平面以实现回流均是较佳的选择。
但是，因为半导体结构中电学器件的多样，需要较多的过孔结构实现不同器件之间的电连接，为满足不同过孔结构均借助于地层实现回流，半导体结构中的电路复杂且会增加半导体结构堆叠的层数，增加半导体结构的制备成本，所以，一般高频信号借助于地层作为参考平面以实现回流，低频信号借助于电源层作为参考平面以实现回流。
即使如此，过孔结构在传递电信号时既存在寄生电容也存在寄生电感，在高速数字电路的设计中，过孔的寄生电感和寄生电容均会给电信号的传递带来危害。过孔结构的寄生电感会削弱半导体结构中旁路电容的贡献，减弱整个半导体结构的滤波效用，而且会增大电信号流经过孔结构所产生的电压降，电压降的增大会引起传输线效应，譬如突变、串扰、开关噪声、轨道塌陷和地弹等电磁干扰问题。过孔结构的寄生电容给电信号的传递造成的主要影响为延长电信号上升时间，降低电信号的传递速度。
因此，亟需设计一种新的半导体结构，以降低半导体结构中电路的复杂性和提高过孔结构传递电信号的传输质量。
本申请实施例提供一种半导体结构，过孔结构的侧壁大部分被第一保护结构和第二保护结构共同包围，且第一保护结构的至少部分区域与地层电连接，第二保护结构的至少部分区域与电源层电连接，因而对于传递不同频率的电信号的过孔结构，均可以通过第一保护结构或者第二保护结构为过孔结构提供更短的回流路径，则第一保护结构和第二保护结构共同包裹过孔结构的方案对传递高频信号的过孔结构和传递低频信号的过孔结构均适用，有利于简化半导体结构中的电路布局，相对于使得所有的过孔结构均借助于地层回流，有利于降低半导体结构的制备成本，且回流路径的缩短，有利于提高过孔结构传递电信号的传输质量。此外，第一保护结构和第二保护结构可以共同作为过孔结构的保护壳，用于隔离过孔结构与其周围的电学器件，从而降低相邻过孔结构以及过孔结构与其周围其他电学器件之间的电磁干扰。
下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
本申请实施例提供一种半导体结构，以下将结合附图对本申请实施例提供的半导体结构进行详细说明。图1为本申请实施例提供的半导体结构对应的立体结构示意图；图2为半导体结构中过孔结构、第一保护结构、第二保护结构、第一焊盘和第二焊盘的组合剖面结构示意图；图3至图5为半导体结构中过孔结构、第一保护结构以及第二保护结构的三种立体结构示意图；图6为半导体结构中过孔结构、第一保护结构、第二保护结构以及反焊盘区域的俯视结构示意图。
结合参考图1和图2，半导体结构包括：沿预设方向X排列的至少一层地层100和至少一层电源层101，以及沿预设方向X延伸的过孔结构102；第一保护结构103以及第二保护结构104，在沿环绕过孔结构102侧壁的方向上，第一保护结构103和第二保护结构104依次环绕过孔结构102侧壁设置，且第一保护结构103与第二保护结构104相互间隔，第一保护结构103与过孔结构102之间具有第一间隔c，第一保护结构103至少部分区域与至少一层地层100电连接，第二保护结构104至少部分区域与过孔结构102之间具有第二间隔d，且第二保护结构104与至少一层电源层101电连接。
由于电信号流经过孔结构102时，会在过孔结构102两端产生电压降，该电压降与过孔结构102自身产生的自感、过孔结构102与其周围电学器件产生的互感以及电信号流经过孔结构102时的电流的变化速率有关，具体地，可由如下公式表示：
Figure BDA0003172114470000051
其中，Vgb为电信号在过孔结构102两端产生的电压降，La为过孔结构102自身产生的自感，Lab为过孔结构102与其周围电学器件产生的互感，
Figure BDA0003172114470000052
为电信号流经过孔结构102时的电流的变化速率。
需要说明的是，本申请实施例中，以过孔结构102传递的电信号以第一保护结构103作为参考平面实现回流，实际应用中，过孔结构102传递的电信号也能以第二保护结构104作为参考平面实现回流。对于同一过孔结构102，电信号流经过孔结构102时的电流的变化速率为定值，过孔结构102的侧壁被第一保护结构103环绕着，Lab为过孔结构102与第一保护结构103之间产生的互感，第一保护结构103与过孔结构102侧壁之间相距较近，有利于增大过孔结构102与第一保护结构103之间产生的互感，相较于过孔结构102借助于与过孔结构102相距更远的地层100实现回流，本申请实施例中有利于通过第一保护结构103给过孔结构102提供更短的回流路径，且通过增大过孔结构102与第一保护结构103之间产生的互感Lab来降低电信号在过孔结构102两端产生的电压降Vgb，从而有利于避免因较大的电压降引起的传输线效应，从而有利于提高过孔结构102传递电信号的传输质量。
此外，一方面，不同的过孔结构102均能借助于与该过孔结构102最近的第一保护结构103实现回流，避免过孔结构102中电信号的回流路径的跨分割，且降低电信号回流时的环绕区域，从而降低电信号回流时产生的辐射能量，降低电信号回流时对半导体结构中各种电学器件的电磁干扰。另一方面，第一保护结构103和第二保护结构104可以共同作为过孔结构102侧壁的保护壳，用于隔离过孔结构102与其周围的电学器件，从而降低相邻过孔结构02以及过孔结构102与其周围其他电学器件之间的电磁干扰。上述两方面均有利于通过降低过孔结构102和过孔结构102周围的电学器件之间的电磁干扰，以提高过孔结构102传递电信号的传输质量。
需要说明的是，图1中以半导体结构具有5层地层100和1层电源层101作为示例，在其他实施例中，可根据实际电学需求，合理设置地层100的层数以及电源层101的层数。此外，图1中各种电学器件以及导电结构之间由介质层隔离开。
在一些实施例中，继续参考图1或图2，在沿预设方向X上，过孔结构102具有相对的顶端a和底端b，半导体结构还可以包括：第一焊盘115，第一焊盘115与顶端a接触电连接；第二焊盘125，第二焊盘125与底端b接触电连接，第一保护结构103和第二保护结构104均位于第一焊盘115和所述第二焊盘125之间，且第一保护结构103和第二保护结构104均与第一焊盘115相互间隔，第一保护结构103和第二保护结构104也均与第二焊盘125相互间隔。
因此，在沿预设方向X上，第一保护结构103的长度和第二保护结构104的长度均小于过孔结构102的长度。例如，在沿预设方向X上，过孔结构102的长度减去第一焊盘115的长度，并减去第二焊盘125的长度的数值为参考长度，第一保护结构103的长度和第二保护结构104的长度均小于该参考长度，以保证第一保护结构103和第二保护结构104均不会于第一焊盘115相接触，且也均不会与第二焊盘125相接触。而且，在沿环绕过孔结构102侧壁的方向上，第一保护结构103环绕过孔结构102侧壁的长度以及第二保护结构104环绕过孔结构102侧壁的长度均为定值的前提下，第一保护结构103的长度和第二保护结构104的长度均接近该参考长度，有利于保证第一保护结构103和第二保护结构104对过孔结构102侧壁均具有较大的包裹面积，从而增大第一保护结构103和第二保护结构104对过孔结构102的保护效果。具体地，保证第一保护结构103对过孔结构102侧壁具有较大的包裹面积，有利于保证过孔结构102与第一保护结构103之间具有较大的互感，从而有利于降低电信号在过孔结构102两端产生的电压降，从而有利于避免因较大的电压降引起的传输线效应，从而有利于提高过孔结构102传递电信号的传输质量；保证第一保护结构103和第二保护结构104对过孔结构102侧壁均具有较大的包裹面积，有利于提高过孔结构102与其周围的电学器件之间的隔离效果，从而降低相邻过孔结构102以及过孔结构102与其周围其他电学器件之间的电磁干扰。
半导体结构还可以包括：第一导线层106，与第一焊盘115接触电连接；第二导线层(图1中未示出)，与第二焊盘125接触电连接，第一导线层106和第二导线层共用于将过孔结构102中的电信号传递至其他电学器件中。
其中，底端b所在的平面为投影面，第一保护结构103和第二保护结构104在投影面上的组合正投影既位于第一焊盘115在投影面上的正投影中，也位于第二焊盘125在投影面上的正投影中。如此，在过孔结构102具有第一焊盘115和第二焊盘125时，在沿垂直于预设方向X的方向上，第一保护结构103和第二保护结构104不会占用过多的布局空间，有利于缩小半导体结构在该方向上的布局范围，从而提高半导体结构的集成密度。而且，相较于额外增加地孔来优化过孔结构102中电信号的回流路径，本申请实施例有利于省去地孔在半导体结构中所占用的空间和降低半导体结构中电路连接的复杂性。
在其他实施例中，在沿预设方向上，过孔结构具有相对的顶端和底端，半导体结构还可以包括：第一导线层，与顶端接触电连接，第一导线层穿过第一保护结构和第二保护结构之间的间隔；第二导线层，与底端接触电连接，第二导线层穿过第一保护结构和第二保护结构之间的间隔。第一导线层和第二导线层共用于将过孔结构中的电信号传递至其他电学器件中。
而且，由于半导体结构不具有与顶端接触的第一焊盘，也不具有与底端接触的第二焊盘，在沿预设方向上，第一保护结构的长度与第二保护结构的长度不仅可以小于过孔结构的长度，还可以大于或者等于过孔结构的长度。例如，第一保护结构的长度与第二保护结构的长度均可以等于过孔结构的长度，一方面，在沿环绕过孔结构侧壁的方向上，第一保护结构环绕过孔结构侧壁的长度以及第二保护结构环绕过孔结构侧壁的长度均为定值的前提下，有利于增大第一保护结构和第二保护结构对过孔结构侧壁的包裹面积，第一保护结构和第二保护结构对过孔结构侧壁的包裹面积较大的具体的优势与前述实施例一样，在此不做赘述；另一方面，在增大第一保护结构和第二保护结构对过孔结构侧壁的包裹面积的同时，保证第一保护结构和第二保护结构较小的体积，有利于降低第一保护结构和第二保护结构在半导体结构中的布局空间，以及降低第一保护结构和第二保护结构的制备成本。
在一些实施例中，无论半导体结构是否具有第一焊盘115和第二焊盘125，在沿预设方向X上，第一保护结构103的长度与过孔结构102的长度的比值不低于3/4，第二保护结构104的长度与过孔结构102的长度的比值不低于3/4，以保证第一保护结构103和第二保护结构104对过孔结构102侧壁均具有较大的包裹面积，从而保证第一保护结构103和第二保护结构104对过孔结构102的良好保护效果，以保证过孔结构102对电信号良好的传输质量。
需要说明的是，图1中以过孔结构102为中空圆柱结构为示例，即在沿底端b所在的平面上，过孔结构102的横截面形状为圆环。在实际应用中，在沿底端所在的平面上，过孔结构的横截面形状也可以为方环、圆形或者矩形等，本申请实施例不对过孔结构的横截面形状做限制。此外，本申请实施例中，以环绕过孔结构102的第一保护结构103和第二保护结构104均为弧形结构为示例，即沿底端b所在的平面上，第一保护结构103的横截面形状和第二保护结构104的横截面形状均为扇环。在实际应用中，第一保护结构和第二保护结构可以根据实际电路需要而设置成其他类型的结构，本申请实施例不对第一保护结构和第二保护结构的横截面形状做限制。
在一些实施例中，过孔结构102为中空圆柱结构时，有利于调整过孔结构102的电阻和与过孔结构102电连接的第一导线层106的电阻和第二导线层的电阻之间的差值，使得过孔结构102的电阻、第一导线层106的电阻和第二导线层的电阻相近或者相等，有利于降低电信号在第一导线层106、过孔结构102和第二导线层中传递时的阻抗不连续性，以提高电信号在第一导线层106、过孔结构102和第二导线层中的传输质量。
上述实施例中，在沿环绕过孔结构102侧壁的方向上，第一保护结构103环绕过孔结构102侧壁的长度与过孔结构102侧壁的周长的比值为0.4～0.6，第二保护结构104环绕过孔结构102侧壁的长度与过孔结构102侧壁的周长的比值为0.4～0.6。当第一保护结构103和第二保护结构104均为弧形结构时，即第一保护结构103环绕过孔结构102的角度为144°～216°，第二保护结构104环绕过孔结构102的角度为144°～216°。如此，在沿预设方向X上，第一保护结构的长度以及第二保护结构的长度均为定值的前提下，第一保护结构103和第二保护结构104环绕过孔结构102的角度均在该范围内，有利于保证第一保护结构103和第二保护结构104对过孔结构102侧壁较大的包裹面积，从而保证第一保护结构103和第二保护结构104对过孔结构102的良好保护效果，以保证过孔结构102对电信号良好的传输质量.
例如，第一保护结构103环绕过孔结构102的角度小于180°，但接近于180°，第二保护结构104环绕过孔结构102的角度小于180°，但接近于180°，则针对于以第一保护结构103为参考平面回流或者以第二保护结构104为参考平面回流的过孔结构102，均有利于通过保证第一保护结构103或第二保护结构104对过孔结构102侧壁较大的包裹面积，以提高电信号在过孔结构102两端产生的电压降的降低程度，从而减小过孔结构102和过孔结构102周围的电学器件之间的电磁干扰，以提高过孔结构102传递电信号的传输质量。此外，有利于增大第一保护结构103和第二保护结构104对过孔结构102侧壁总的包裹面积，以提高过孔结构102与其周围的电学器件之间的隔离效果，从而降低相邻过孔结构102以及过孔结构102与其周围其他电学器件之间的电磁干扰。
参考图3至图5，图3至图5为半导体结构中过孔结构102、第一保护结构103以及第二保护结构104的三种立体结构示意图。需要说明的是，图3至图5中以过孔结构102为实心圆柱结构为示例，实际应用中，过孔结构102也可以为中空圆柱结构。关于过孔结构102、第一保护结构103以及第二保护结构104的具体描述如下：
在一些实施例中，参考图3，第一保护结构103以及第二保护结构104均为整面膜层结构，则过孔结构102中电信号用于实现回流的参考平面为一完整平面，有利于避免过孔结构102中电信号的回流路径的跨分割，对过孔结构102中电信号造成干扰，以提高过孔结构102传递电信号的传输质量。
在另一些实施例中，参考图4，在沿环绕过孔结构102侧壁的方向上，第一保护结构103包括至少两个相互间隔的第一子保护结构113，至少一第一子保护结构113与地层100(参考图1)电连接；第二保护结构104包括至少两个相互间隔的第二子保护结构114，至少一第二子保护结构114与电源层101(参考图1)电连接。
在又一些实施例中，参考图5，在沿预设方向X上，第一保护结构103包括至少两个相互间隔的第一子保护结构113，至少一第一子保护结构113与地层100(参考图1)电连接；第二保护结构104包括至少两个相互间隔的第二子保护结构114，至少一第二子保护结构114与电源层101(参考图1)电连接。
需要说明的是，图4和图5中均以第一保护结构103包括两个相互间隔的第一子保护结构113，以及第二保护结构104包括两个相互间隔的第二子保护结构114为示例，实际应用中，对第一保护结构103包括的第一子保护结构113的数量和第二保护结构104包括的第二子保护结构114的数量不做限制。
在图4和图5所示的实施例中，至少另一第一子保护结构113可以与电源层101电连接。例如，当过孔结构102中的电信号以电源层101为参考平面时，可以在使得第二子保护结构114均与电源层101电连接的同时，使得部分第一子保护结构113也与电源层101电连接，从而有利于进一步增大过孔结构102和第一保护结构103以及第二保护结构104之间的总互感，从而进一步降低电信号在过孔结构102两端产生的电压降，以避免因较大的电压降引起的传输线效应，从而有利于提高过孔结构102传递电信号的传输质量。
在图4和图5所示的实施例中，至少另一所述第二子保护结构114还可以与地层100电连接。例如，当过孔结构102中的电信号以地层100为参考平面时，可以在使得第一子保护结构113均与地层100电连接的同时，使得部分第二子保护结构114也与地层100电连接，从而有利于进一步增大过孔结构102和第一保护结构103以及第二保护结构104之间的总互感，从而进一步降低电信号在过孔结构102两端产生的电压降，以避免因较大的电压降引起的传输线效应，从而有利于提高过孔结构102传递电信号的传输质量。
在上述实施例中，在沿垂直于预设方向X的方向上，第一保护结构103的厚度与第二保护结构104的厚度均为8um～25um。由于第一保护结构103的厚度与第二保护结构104的厚度大于25um时，第一保护结构103和第二保护结构104容易与连接的地层100或者电源层101脱落，第一保护结构103的厚度与第二保护结构104的厚度小于8um时，制备第一保护结构103和第二保护结构104的工艺精度较难控制，影响第一保护结构103和第二保护结构104的电特性，因此，第一保护结构103的厚度与第二保护结构104的厚度均在8um～25um的范围内较为合适。例如，第一保护结构103的厚度与第二保护结构104的厚度均为20um，该厚度对第一保护结构103和第二保护结构104的电特性的影响较小。在其他实施例中，第一保护结构的厚度与第二保护结构的厚度可以不相等。
其中，第一保护结构103的材料与地层100的材料相同，第二保护结构104的材料与所电源层101的材料相同。如此，有利于降低第一保护结构103的材料与地层100之间的电特性的差异，在电信号以地层100为参考平面回流时，降低电信号在第一保护结构103和地层100之间传输时的阻抗不连续性；也有利于降低第二保护结构104的材料与电源层101之间的电特性的差异，在电信号以电源层101为参考平面回流时，降低电信号在第二保护结构104和电源层101之间传输时的阻抗不连续性。
具体地，第一保护结构103的材料和第二保护结构104的材料均为铜、银、铂等导电材料中的一种。例如，第一保护结构103的材料和第二保护结构104的材料相同，且均为铜，有利于降低第一保护结构103和第二保护结构104的的制备成本。此外，在第一保护结构103的材料和第二保护结构104的材料相同的前提下，在沿预设方向X上，第一保护结构103的长度和第二保护结构104的长度也可以相等，有利于通过同一步骤形成第一保护结构103和第二保护结构104，有利于简化第一保护结构103和第二保护结构104的的制备工艺步骤。
本申请实施例中，结合参考图1和图6，半导体结构还可以包括：沿预设方向X延伸的反焊盘区域I，且过孔结构102、第一保护结构103和第二保护结构104均位于反焊盘区域I内。图1和图6中均以过孔结构102为中空圆柱结构为例，则反焊盘区域I为圆柱区域，即在沿底端b所在的平面上，反焊盘区域I的横截面形状也为圆环。在一些实施例中，过孔结构102与反焊盘区域I同轴设置。反焊盘区域I用于保证过孔结构102与半导体结构中的其他电学器件和导电结构之间具有间隔，该间隔中具有介质层，用于隔离过孔结构102与半导体结构中的其他电学器件和导电结构。
其中，在垂直于预设方向X的平面中，反焊盘区域I的横截面积与过孔结构102的横截面积的比值为9～12.25。在一些实施例中，过孔结构102为中空圆柱结构以及反焊盘区域I也为圆柱区域时，过孔结构102的外壁的直径可以为200um，可以保证过孔结构102具有较好的电特性的同时，保证过孔结构102较低的材料成本，反焊盘区域I的外围的直径为600um～700um，尺寸在该范围内的反焊盘区域I，有利于保证过孔结构102与半导体结构中的其他电学器件和导电结构之间具有合适的间隔，同时有利于控制反焊盘区域I在半导体结构中占用较小的布局空间。其中，反焊盘区域I的外围的直径可以取650um。
其中，在垂直于预设方向X的方向上，第一保护结构103与反焊盘区域I之间具有第三间隔e，第二保护结构104与反焊盘区域I之间具有第四间隔f，第一间隔c的宽度和第三间隔e的宽度的比值为0.8～4.5，第二间隔d的宽度和第四间隔f的宽度的比值为0.8～4.5。
在一些实施例中，第一间隔c的宽度和第二间隔d的宽度可以不相等，当电信号以第一保护结构103为参考平面实现回流时，第一间隔c的宽度越小，越有利于第一保护结构103与过孔结构102之间形成紧耦合，有利于降低过孔结构102对其他过孔结构102的串扰影响，同时也有效的保护该过孔结构102不受其他过孔结构102的干扰，降低了该过孔结构102的噪声，同时，有利于减小过孔结构102中的电信号的回流路径，以降低电信号流经过孔结构102所产生的电压降，保证过孔结构102两端更加平稳的电压，从而有利于提高过孔结构102传递电信号的传输质量。此时，第二间隔d可以作为隔离过孔结构102与其周围的电学器件的保护壳，从而降低相邻过孔结构102以及过孔结构102与其周围其他电学器件之间的电磁干扰影响。在其他实施例中，第一间隔的宽度和第二间隔的宽度也可以相同。
在另一些实施例中，当电信号以第二保护结构104为参考平面实现回流时，第二间隔d的宽度越小，给半导体结构带来有益效果与前述实施例一样，在此不做赘述。
然而，在上述实施例中，第一间隔c的宽度和第二间隔d的宽度太小，则第一保护结构103和第二保护结构104会与过孔结构102离得太近，增加第一保护结构103和第二保护结构104的制作难度，且第一保护结构103和第二保护结构104均容易与过孔结构102发生接触造成短路问题。因而，可以将第一间隔c的宽度和第二间隔d的宽度限定为10um～225um，如此，有利于在提高过孔结构102传递电信号的传输质量的同时，降低第一保护结构103和第二保护结构104的制作难度，和避免第一保护结构103和第二保护结构104与过孔结构102发生接触造成短路问题。
在一个具体的实施例中，过孔结构102为中空圆柱结构，反焊盘区域I为圆柱区域，过孔结构102的外壁的直径为200um，过孔结构102的外壁与内壁之间的距离为13um～25um，反焊盘区域I的直径为650um，第一间隔c的宽度和第二间隔d的宽度可以均为150um～225um。
在另一个具体的实施例中，过孔结构102为中空圆柱结构，反焊盘区域I为圆柱区域，过孔结构102的外壁的直径为200um，过孔结构102的外壁与内壁之间的距离为13um～25um，反焊盘区域I的直径为650um，第三间隔e的宽度和第四间隔f的宽度可以均为0um～125um。
综上所述，过孔结构102的侧壁大部分可以被第一保护结构103和第二保护结构104共同包围，且第一保护结构103的至少部分区域与地层100电连接，第二保护结构104的至少部分区域与电源层101电连接，因而对于传递不同频率的电信号的过孔结构102，均可以通过第一保护结构103或者第二保护结构104为过孔结构102提供更短的回流路径，则第一保护结构103和第二保护结构104共同包裹过孔结构102的方案对传递高频信号的过孔结构102和传递低频信号的过孔结构102均适用，有利于简化半导体结构中的电路布局，相对于使得所有的过孔结构102均借助于地层回流，有利于降低半导体结构的制备成本，且回流路径的缩短，有利于提高过孔结构102传递电信号的传输质量。此外，第一保护结构103和第二保护结构104可以共同作为过孔结构102的保护壳，用于隔离过孔结构102与其周围的电学器件，从而降低相邻过孔结构102以及过孔结构102与其周围其他电学器件之间的电磁干扰。
本领域的普通技术人员可以理解，上述各实施方式是实现本申请的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。任何本领域技术人员，在不脱离本申请的精神和范围内，均可作各自更动与修改，因此本申请的保护范围应当以权利要求限定的范围为准。

Claims (15)

1.一种半导体结构，其特征在于，包括：
沿预设方向排列的至少一层地层和至少一层电源层，以及沿所述预设方向延伸的过孔结构；
第一保护结构以及第二保护结构，在沿环绕所述过孔结构侧壁的方向上，所述第一保护结构和所述第二保护结构依次环绕所述过孔结构侧壁设置，且所述第一保护结构与所述第二保护结构相互间隔，所述第一保护结构与所述过孔结构之间具有第一间隔，所述第一保护结构至少部分区域与至少一层所述地层电连接，所述第二保护结构至少部分区域与所述过孔结构之间具有第二间隔，且所述第二保护结构与至少一层所述电源层电连接。
2.如权利要求1所述的半导体结构，其特征在于，在沿所述预设方向上，所述第一保护结构的长度和所述第二保护结构的长度均小于或等于所述过孔结构的长度。
3.如权利要求1所述的半导体结构，其特征在于，在沿所述预设方向上，所述过孔结构具有相对的顶端和底端，所述半导体结构还包括：
第一焊盘，所述第一焊盘与所述顶端接触电连接；
第二焊盘，所述第二焊盘与所述底端接触电连接，所述第一保护结构和所述第二保护结构均位于所述第一焊盘和所述第二焊盘之间，且所述第一保护结构和所述第二保护结构均与所述第一焊盘相互间隔，所述第一保护结构和所述第二保护结构也均与所述第二焊盘相互间隔。
4.如权利要求3所述的半导体结构，其特征在于，所述底端所在的平面为投影面，所述第一保护结构和所述第二保护结构在所述投影面上的组合正投影既位于所述第一焊盘在所述投影面上的正投影中，也位于所述第二焊盘在所述投影面上的正投影中。
5.如权利要求1或3所述的半导体结构，其特征在于，在沿环绕所述过孔结构侧壁的方向上，所述第一保护结构环绕所述过孔结构侧壁的长度与所述过孔结构侧壁的周长的比值为0.4～0.6，所述第二保护结构环绕所述过孔结构侧壁的长度与所述过孔结构侧壁的周长的比值为0.4～0.6。
6.如权利要求1所述的半导体结构，其特征在于，在沿环绕所述过孔结构侧壁的方向上，所述第一保护结构包括至少两个相互间隔的第一子保护结构，至少一所述第一子保护结构与所述地层电连接；所述第二保护结构包括至少两个相互间隔的第二子保护结构，至少一所述第二子保护结构与所述电源层电连接。
7.如权利要求1所述的半导体结构，其特征在于，在沿所述预设方向上，所述第一保护结构包括至少两个相互间隔的第一子保护结构，至少一所述第一子保护结构与所述地层电连接；所述第二保护结构包括至少两个相互间隔的第二子保护结构，至少一所述第二子保护结构与所述电源层电连接。
8.如权利要求6或7所述的半导体结构，其特征在于，至少另一所述第一子保护结构与所述电源层电连接。
9.如权利要求6或7所述的半导体结构，其特征在于，至少另一所述第二子保护结构与所述地层电连接。
10.如权利要求1或3所述的半导体结构，其特征在于，还包括：
沿所述预设方向延伸的反焊盘区域，且所述过孔结构、所述第一保护结构和所述第二保护结构均位于所述反焊盘区域内。
11.如权利要求10所述的半导体结构，其特征在于，在垂直于所述预设方向的平面中，所述反焊盘区域的横截面积与所述过孔结构的横截面积的比值为9～12.25。
12.如权利要求10所述的半导体结构，其特征在于，在垂直于所述预设方向的方向上，所述第一保护结构与所述反焊盘区域之间具有第三间隔，所述第二保护结构与所述反焊盘区域之间具有第四间隔，所述第一间隔的宽度和所述第三间隔的宽度的比值为0.8～4.5，所述第二间隔的宽度和所述第四间隔的宽度的比值为0.8～4.5。
13.如权利要求12所述的半导体结构，其特征在于，所述第一间隔的宽度和所述第二间隔的宽度均为150um～225um。
14.如权利要求1所述的半导体结构，其特征在于，在沿垂直于所述预设方向的方向上，所述第一保护层的厚度与所述第二保护层的厚度均为8um～25um。
15.如权利要求1所述的半导体结构，其特征在于，在沿所述预设方向上，所述过孔结构具有相对的顶端和底端，所述半导体结构还包括：
第一导线层，与所述顶端接触电连接，所述第一导线层穿过所述第一保护结构和所述第二保护结构之间的间隔；
第二导线层，与所述底端接触电连接，所述第二导线层穿过所述第一保护结构和所述第二保护结构之间的间隔。
CN202110821475.7A 2021-07-20 2021-07-20 半导体结构 Pending CN115642137A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110821475.7A CN115642137A (zh) 2021-07-20 2021-07-20 半导体结构
PCT/CN2021/117281 WO2023000464A1 (zh) 2021-07-20 2021-09-08 半导体结构
US17/693,819 US20230028636A1 (en) 2021-07-20 2022-03-14 Semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110821475.7A CN115642137A (zh) 2021-07-20 2021-07-20 半导体结构

Publications (1)

Publication Number Publication Date
CN115642137A true CN115642137A (zh) 2023-01-24

Family

ID=84940345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110821475.7A Pending CN115642137A (zh) 2021-07-20 2021-07-20 半导体结构

Country Status (2)

Country Link
CN (1) CN115642137A (zh)
WO (1) WO2023000464A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060237227A1 (en) * 2005-04-26 2006-10-26 Shiyou Zhao Circuit board via structure for high speed signaling
US7687391B2 (en) * 2006-09-27 2010-03-30 International Business Machines Corporation Electrically optimized and structurally protected via structure for high speed signals
US8084695B2 (en) * 2007-01-10 2011-12-27 Hsu Hsiuan-Ju Via structure for improving signal integrity
CN101945537A (zh) * 2009-07-10 2011-01-12 英华达(上海)电子有限公司 一种具有过孔结构的印刷电路板及其制造方法
CN103096613A (zh) * 2011-11-07 2013-05-08 英业达科技有限公司 印刷电路板及其制作方法
CN107734833A (zh) * 2017-10-27 2018-02-23 郑州云海信息技术有限公司 一种优化高速信号过孔处回流路径的方法

Also Published As

Publication number Publication date
WO2023000464A1 (zh) 2023-01-26

Similar Documents

Publication Publication Date Title
EP1721497B1 (en) Improved flip chip mmic on board performance using periodic electromagnetic bandgap structures
US7414201B2 (en) Transmission line pair
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
US7543264B2 (en) High frequency signal transmission line having ground line blocks to reduce noise
US7369020B2 (en) Transmission line comprising a plurality of serially connected rotational direction-reversal structures
EP1538672B1 (en) Semiconductor device
US6075427A (en) MCM with high Q overlapping resonator
US20050205292A1 (en) Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
US7436056B2 (en) Electronic component package
US20060254814A1 (en) Ground shield structure
US20150084167A1 (en) Ebg structure, semiconductor device, and circuit board
US8975978B2 (en) Interconnect substrate and electronic device
US20140167886A1 (en) Plating Stub Resonance Shift with Filter Stub Design Methodology
JP3955308B2 (ja) 共振器
CN115642137A (zh) 半导体结构
JP2002252300A (ja) 基板および半導体チップパッケージ
US7221238B2 (en) Superconducting filter device
JP2006042098A (ja) 高周波用配線基板
JP2002270429A (ja) インダクタ部品
US20230028636A1 (en) Semiconductor structure
JP5606199B2 (ja) フィルタ装置
TWI672990B (zh) 立體式電磁干擾抑制結構及具有該立體式電磁干擾抑制結構之電子裝置
US11688675B1 (en) Core cavity noise isolation structure for use in chip packages
JP4377725B2 (ja) 高周波用配線基板
JP4464291B2 (ja) 高周波回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination