CN102194828B - 一种新型源漏结构的抗辐照soi器件及制备方法 - Google Patents

Abstract

本发明公开了一种新型源漏结构的抗辐照SOI器件，包括衬底硅层，埋氧化层、有源区硅层、栅氧化层及隔离氧化层，所述有源区硅层上形成源区、漏区和沟道区，其特征在于，所述源区或者漏区与埋氧化层之间有一层与源区或者漏区掺杂类型相反的掺杂层。通过改变源漏区与埋氧层界面处的掺杂类型，使辐照导致的埋氧层界面处的寄生导电沟道无法导通，从而减少总剂量辐照引起的SOI器件背栅泄漏电流以及由于耦合引起的器件性能退化，达到提高SOI器件抗总剂量辐照能力的目的。

Description

一种新型源漏结构的抗辐照SOI器件及制备方法

技术领域

本发明属于集成电路及空间技术应用领域。本发明涉及一种能够大幅提高器件的抗总剂量辐照性能的SOI器件，尤其是一种基于主流集成电路工艺制备的新型SOI器件结构。

背景技术

集成电路技术由于成本低、功能强大、体积小等优点已经成为推动电子信息产业及社会发展的重要动力。集成电路芯片被广泛应用于计算机、通讯、汽车、工业控制及消费电子等领域。集成电路芯片同样大量应用于空间技术中，大量使用集成电路芯片使卫星的功能更强大，体积和重量更小，集成电路芯片的发展对于空间技术的发展具有重要意义。相对于体硅器件而言，SOI器件具有更高的集成度、更低的功耗以及更优良的短沟道特性，并且由于埋氧层的存在从根本上消除了闩锁效应从而使器件的可靠性大幅提高。SOI技术以其优良的器件特性被广泛应用于超深亚微米集成电路芯片中SOI器件是集成电路的基本构成单元，随着SOI技术越来越被广泛应用于集成电路制造，研究具有良好抗总剂量辐照能力的SOI器件对于提高芯片的可靠性以及使用寿命具有重要意义。

如图1所示为常规的SOI器件结构，包括硅衬底层1，埋氧化层2，源区3，漏区4，二氧化硅栅氧化层5，隔离氧化层6、沟道区7及多晶硅栅8；在空间环境应用中，集成电路受到空间辐射的影响，辐照对于SOI集成电路的影响主要在于在埋氧层2中引入氧化物陷阱电荷，如图5所示，这些陷阱电荷一方面吸引硅层中的电子形成了寄生的导电沟道10，使器件的泄漏电流增大，另一方面这部分电荷作用将耦合到栅氧化层中，造成器件的栅控能力下降从而使器件性能退化，针对埋氧层的加固措施是SOI器件的加固重点。

由于SOI技术在集成电路芯片中的广泛应用，在不改变主流半导体制造工艺的前提下提出一种可以减小器件总剂量辐照后关态泄露电流的新型源漏掺杂结构的SOI器件对于提高集成电路的可靠性具有很大的意义。

发明内容

本发明在现有的SOI器件结构的基础上，采用与主流半导体制造工艺兼容的掺杂注入方法，在硅层背界面引入与源漏类型相反的杂质。通过改变源漏区与埋氧层界面处的掺杂类型，使辐照导致的埋氧层界面处的寄生导电沟道无法导通，从而减少总剂量辐照引起的SOI器件背栅泄漏电流以及由于耦合引起的器件性能退化，达到提高SOI器件抗总剂量辐照能力的目的。

本发明一方面提供一种可以提高器件抗总剂量辐照效应(减小总剂量辐照效应引起的器件性能退化)的新型SOI器件结构。本发明另一方面提供了这种新型抗辐照SOI器件的制备方法。

为了达到本发明的第一目的，采用的技术方案是：

一种新型源漏结构的抗辐照SOI器件，包括衬底硅层，埋氧化层、有源区硅层、栅氧化层及隔离氧化层，所述有源区硅层上形成源区、漏区和沟道区，其特征在于，所述源区或者漏区与埋氧化层之间有一层与源区或者漏区掺杂类型相反的掺杂层。

所述源区或者漏区的掺杂浓度与所述掺杂层界面的掺杂浓度变化为突变。

所述掺杂层的厚度为10～40纳米。

所述掺杂层的形成方法为：第一次对源区或漏区进行离子注入掺杂，对于NMOS而言注入施主杂质，对于PMOS而言注入受主杂质；第二次对源区或漏区进行离子注入掺杂，注入杂质类型与第一次相反。

为了达到本发明的另一目的，采用的技术方案是：

一种新型源漏结构的抗辐照SOI器件制备方法，其步骤包括：

1)准备两片单晶硅，一片作为有源区硅层，一片作为衬底硅片，所述衬底硅片上使用热氧化工艺生成埋氧化层；

2)采用硅片键合工艺将第一步制作的有源区硅层与具有埋氧化层的硅衬底制作在一起，之后对于顶层的硅膜减薄；

3)使用源漏掩膜版阻挡器件沟道区部分，使用离子注入工艺使沟道两端形成源区及漏区；

4)采用同样的离子注入工艺，使用与步骤3)相反类型的杂质离子，注入源区或漏区，使源区或漏区与埋氧层接触处形成掺杂薄层；

5)进行沟道部分掺杂，使用源漏掩膜版定义栅氧化层的长度，在沟道部分之上制作栅氧化层；

6)在栅氧化层上淀积多晶硅栅，之后生成隔离氧化层实现多晶硅栅与源区、漏区之间的隔离；

7)后续进行SOI器件常规加工程序，制作完毕。

所述步骤4)注入浓度为1.2×10²⁰cm^-3～1.5×10²⁰cm^-3。

与现有技术相比，本发明的有益效果是：

1、基于主流的SOI制造技术，与传统工艺完全兼容。

2、本发明所提出的基于源漏调制掺杂结构的新型抗总剂量辐照SOI器件可以降低在总剂量辐照之后出现的寄生泄漏电流，提高了器件的抗总剂量辐照能力。

3、对于降低辐照引起的电流功耗升高、提高集成电路可靠性以及工作寿命具有重要意义，具有广泛应用前景。

附图说明

图1为本发明SOI器件沿沟道方向剖面图；

图2为常规的SOI器件沿沟道方向剖面图；

图3为本发明SOI器件源漏区域深度方向掺杂浓度分布示意图；

图4为常规的SOI器件源漏区域深度方向掺杂浓度分布示意图；

图5为本发明SOI器件在总剂量辐照之后引起寄生泄漏沟道示意图；

图6为常规的SOI器件在总剂量辐照之后引起寄生泄漏沟道示意图；

图7(a)为硅片制备与埋氧化层生长步骤示意图；

图7(b)为硅片键合及硅层减薄步骤示意图；

图7(c)为源漏注入步骤示意图；

图7(d)为源漏二次注入步骤示意图；

图7(e)为栅氧化层制作步骤示意图；

图7(f)为多晶硅栅淀积及后续步骤示意图；

其中各区域及其材料如下：

1-硅衬底；2-埋氧化层；3-源区；4-漏区；5-栅氧化层；6-隔离氧化层；7-沟道区；8-多晶硅栅；9-光刻胶掩膜；10-总剂量辐照引起的寄生泄漏沟道；11-掺杂层；12-有源区硅层。

具体实施方式

下面结合附图和具体实施方式对本发明作进一步详细描述：

如图1所示，本发明的新型抗总剂量辐照工艺结构包括SOI结构中硅层中源漏区域的调制掺杂结构。使用两次注入的方式使新结构器件的源漏区域中上部分为与沟道区相反的掺杂，下部分为与沟道区同类型掺杂，即在有源区硅层的背面形成同类型的掺杂。

将图1本发明的新型源漏调制掺杂的SOI器件与图2的常规SOI器件结构相对比，可以发现，图2所示的常规结构中源区3和漏区4与埋氧化层2相接触，而图1所示的本发明SOI器件中源区3和漏区4并不直接与埋氧层2直接接触，而是在源区3和漏区4与埋氧化层2之间存在一个薄层的区域。该区域为与沟道区7掺杂类型相同的区域，如图3所示，表示了沿图1箭头所示方向对SOI器件的剖面中掺杂浓度的分布；如图4表示了沿图2箭头所示方向对SOI器件的剖面中掺杂浓度的分布，其中Tsi代表顶层硅膜的厚度，其数值在两种器件中一致，Ta代表新型源漏结构器件中源漏区的深度，Nd代表源漏区域的掺杂浓度，Na代表新型源漏结构中处于源漏与埋氧化层中间部分的掺杂浓度。通过对比可以看出常规SOI(图2所示)的有源区硅层中从上界面到埋氧层界面浓度分布为一致的且为同类型的掺杂，而本发明的SOI结构(图1所示)的有源区硅层中在源漏区域部分为一种掺杂浓度，而源漏区域与埋氧化层之间的薄层中是不同浓度的相反类型掺杂。

本发明这样与源漏区域不同掺杂类型薄层的形成方法为：(针对NMOS)在源漏注入(施主杂质磷、砷等)使源漏成为N型重掺杂之后，使用同样的掩膜版对源漏进行二次深注入(受主杂质硼、镓、铟等)，使源漏区在靠近上界面处为N型掺杂，而靠近下界面处为P型掺杂。

这一薄层衬底掺杂区域的作用为隔离了埋氧化层与源漏区域，从而使辐照在埋氧化层中产生的陷阱电荷引起的寄生泄漏沟道不能将源漏区域联通。SOI器件在辐照后的退化主要由埋氧层中的氧化物陷阱电荷吸引沟道区域硅层中的电子形成背界面寄生泄漏沟道导致。对于传统的SOI结构而言，源漏区域位于寄生泄漏沟道两端，在源漏偏置电压的作用下形成较大的寄生泄漏电流从而使SOI器件泄漏电流增大，从而出现性能退化。而对于本发明的结构而言，寄生泄漏沟道并没有将源漏连连通，因此不会出现寄生泄漏电流，从而提高了器件的抗辐照性能。如图6所示，本发明的新型SOI结构在总剂量辐照之后埋氧化层2中陷阱引起的有源区硅层下界面处的寄生导电沟道10，如图5所示，为常规SOI器件总剂量辐照后引起的寄生沟道10。通过图5与图6的对比可以看出，对于图6所示的常规源漏结构的SOI器件而言，辐照引起的寄生导电沟道10将器件的源区3和漏区4连通，这样一来在源区3和漏区4之间就产生了较大的寄生泄漏电流；而对于图5所示的本发明的SOI结构而言，从图5中可以看出，辐照引起的寄生导电沟道10并不能够将源漏两端连通，从而并不会出现很大的寄生泄漏电流。这样一来辐照并不会使器件的电流出现严重退化，从而提高了集成电路芯片的可靠性。

本发明的SOI结构另一重要特点在于其基于主流的SOI制造技术，与传统工艺完全兼容，不会造成成本的重大变化。相对于传统SOI器件工艺，制作过程仅仅加入一道二次源漏注入的工序，且不需要增加掩膜版。而且相对于目前的SOI器件结构而言，本发明的源漏调制掺杂结构的新型SOI器件在保留器件常规特性优势的情况下提高了器件的抗辐照能力，且使用与传统工艺完全相同的工艺流程，工艺流程简单可行。

下面以NMOS为例，详细介绍本发明的SOI结构器件的制备方法：

1)硅片制备与埋氧层生长步骤：如图7(a)所示，制备两片单晶硅片，其中一片作为有源区硅层12，另一片作为硅衬底1，在硅衬底1上使用热氧化工艺(湿氧氧化)生成厚度为50～500纳米的埋氧化层2；

2)硅片键合及硅层减薄步骤：如图7(b)所示，采用硅片键合工艺将第一步制作的有源区硅层12及具有埋氧化层2的硅衬底1制作在一起，之后对于有源区硅层12使用等离子辅助化学腐蚀方法等进行减薄；得到厚度为50-200纳米的有源区硅层12，其上形成源区、漏区、沟道区；

3)SOI器件源漏掩膜注入步骤：如图7(c)所示，使用源漏掩膜版，使光刻胶掩膜9阻挡器件沟道区7部分，使用离子注入工艺，在沟道区7的两端注入砷As，之后采用快速退火工艺使沟道两端形成掺杂浓度为10²⁰cm^-3左右的源区3及漏区4；

4)SOI器件源漏区域二次调制注入步骤：如图7(d)所示，在步骤3)后，不更换光刻胶掩膜9，采用同样的离子注入工艺，使用相反类型的杂质离子，以镓Ga为杂质注入源区3或漏区4，注入浓度为1.2×10²⁰cm^-3～1.5×10²⁰cm^-3，注入深度为源漏深度上10～40纳米，之后采用快速退火工艺使沟道区7下界面处形成厚度约10～40纳米P型掺杂薄层11；

5)栅氧化层生长步骤：如图7(e)所示，源漏制作好之后，给沟道区7注入Ga进行掺杂，掺杂浓度为1×10¹⁷cm^-3～5×10¹⁷cm^-3，用光刻胶9定义栅氧化层5的长度(50～100纳米)，使用干氧氧化工艺，制作厚度为3～5纳米的二氧化硅栅氧化层6，并在氮气氛中进行退火以减少界面态；

6)多晶硅栅淀积步骤：如图7(f)所示，在上述制作完成的栅氧化层5上淀积厚度为20～100纳米厚度的N型重掺杂多晶硅栅8，之后湿氧氧化生成隔离氧化层6以保护器件并实现多晶硅栅8与源区3、漏区4之间的隔离。

7)后续制备工艺，器件制作完毕，后续工艺如打孔、连线、隔离区域等不再赘述。

以上通过详细实施例描述了本发明所提供的抗辐照SOI器件及其制备方法，本领域的技术人员应当理解，在不脱离本发明实质的范围内，可以对本发明做一定的变形或修改；其具体事实方式也不限于实施例中所公开的内容。

Claims (4)

1.一种新型源漏结构的抗辐照SOI器件，包括衬底硅层，埋氧化层、有源区硅层、栅氧化层及隔离氧化层，所述有源区硅层上形成源区、漏区和沟道区，其特征在于，所述源区或者漏区与埋氧化层之间有一层与源区或者漏区掺杂类型相反的隔离埋氧化层与源漏区域的掺杂层；所述掺杂层的形成方法为：第一次对源区或漏区进行离子注入掺杂，对于NMOS而言注入施主杂质，对于PMOS而言注入受主杂质；第二次对源区或漏区进行离子注入掺杂，注入杂质类型与第一次相反，注入浓度为1.2×10²⁰cm^-3～1.5×10²⁰cm^-3，注入深度为源漏深度上10～40纳米。

2.如权利要求1所述的SOI器件，其特征在于，所述源区或者漏区的掺杂浓度与所述掺杂层界面的掺杂浓度变化为突变。

3.如权利要求1所述的SOI器件，其特征在于，所述掺杂层的厚度为10～40纳米。

4.一种新型源漏结构的抗辐照SOI器件制备方法，其步骤包括：

1）准备两片单晶硅，一片作为有源区硅层，一片作为衬底硅片，所述衬底硅片上使用热氧化工艺生成埋氧化层；

2）采用硅片键合工艺将第一步制作的有源区硅层与具有埋氧化层的硅衬底制作在一起，之后对于顶层的硅膜减薄；

3）使用源漏掩膜版阻挡器件沟道区部分，使用离子注入工艺使沟道两端形成源区及漏区；

4）采用同样的离子注入工艺，使用与步骤3）相反类型的杂质离子，注入源区或漏区，注入浓度为1.2×10²⁰cm^-3～1.5×10²⁰cm^-3，注入深度为源漏深度上10～40纳米，使源区或漏区与埋氧层接触处形成掺杂薄层；

5）进行沟道部分掺杂，使用源漏掩膜版定义栅氧化层的长度，在沟道部分之上制作栅氧化层；

6）在栅氧化层上淀积多晶硅栅，之后生成隔离氧化层实现多晶硅栅与源区、漏区之间的隔离；

7）后续进行SOI器件常规加工程序，制作完毕。

Images